專利名稱：陣列基板及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于ー種陣列基板及其制作方法，尤指ー種エ藝簡(jiǎn)化的陣列基板的制作方
法。
背景技術(shù)：
在目前的全彩顯示技術(shù)中，主動(dòng)陣列式顯示裝置例如主動(dòng)陣列式液晶顯示器(Active Matrix Liquid Crystal Display, AMLCD)與主動(dòng)陣列式有機(jī)發(fā)光裝置(ActiveMatrix Organic Light Emitting Diodes,AMOLED)均需要具有數(shù)個(gè)薄膜晶體管(thin filmtransistor, TFT)呈矩陣排列的陣列基板來(lái)驅(qū)動(dòng)其顯示介質(zhì)(例如液晶分子或有機(jī)發(fā)光層)，并通過(guò)像素的排列與混色而呈現(xiàn)出所需的顯示畫(huà)面。陣列基板以及其薄膜晶體管的結(jié)構(gòu)會(huì)依據(jù)所使用的半導(dǎo)體材料的不同而有所變化。目前顯示器業(yè)界較普遍使用的半導(dǎo)體層材料包括非晶娃半導(dǎo)體(amorphous siliconsemiconductor)材料、多晶娃半導(dǎo)體(poly silicon semiconductor)材料、有機(jī)半導(dǎo)體(organic semiconductor)材料以及氧化物半導(dǎo)體(oxide semiconductor)材料等。半導(dǎo)體材料本身的材料性質(zhì)與陣列基板以及其薄膜晶體管中其它材料之間的搭配狀況將直接影響到陣列基板的結(jié)構(gòu)設(shè)計(jì)與其エ藝步驟的復(fù)雜度。因此，為了提升陣列基板以及其薄膜晶體管的質(zhì)量，一般需導(dǎo)入較復(fù)雜的結(jié)構(gòu)(例如可通過(guò)蝕刻阻擋層來(lái)保護(hù)半導(dǎo)體層)，但是相對(duì)地也容易導(dǎo)致エ藝的復(fù)雜化并使得制造成本増加。因此，如何通過(guò)エ藝或結(jié)構(gòu)的調(diào)整以在提升質(zhì)量的同時(shí)簡(jiǎn)化工藝步驟來(lái)提升競(jìng)爭(zhēng)カー直都是相關(guān)人員所努力的方向。

發(fā)明內(nèi)容
本發(fā)明的主要目的之ー在于提供一種陣列基板及其制作方法，通過(guò)整合柵極電極與圖案化半導(dǎo)體層的エ藝步驟，達(dá)到エ藝簡(jiǎn)化與減少使用光掩模數(shù)量的目的。為達(dá)上述目的，本發(fā)明的一較佳實(shí)施例提供一種陣列基板的制作方法，包括下列步驟。首先，提供一基板。接著，進(jìn)行ー第一光掩模エ藝，以形成ー圖案化柵極介電層、ー圖案化蝕刻阻擋層、一柵極電極以及ー圖案化半導(dǎo)體層。第一光掩模エ藝包括下列步驟。首先，于基板上依序形成一第一導(dǎo)電層、一柵極介電層、一半導(dǎo)體層以及ー蝕刻阻擋層，并于蝕刻阻擋層上形成一第一圖案化光刻膠。接著，進(jìn)行ー第一蝕刻エ藝，將未被第一圖案化光刻膠覆蓋的蝕刻阻擋層與半導(dǎo)體層移除，以部分暴露出柵極介電層。然后，進(jìn)行ー第二蝕刻エ藝，對(duì)第一圖案化光刻膠、蝕刻阻擋層以與柵極介電層進(jìn)行蝕刻，以形成一圖案化柵極介電層與ー圖案化蝕刻阻擋層，并部分暴露出第一導(dǎo)電層與半導(dǎo)體層。之后，將未被圖案化柵極介電層覆蓋的第一導(dǎo)電層移除，以形成一柵極電扱。將未被圖案化蝕刻阻擋層覆蓋的半導(dǎo)體層移除，以形成一圖案化半導(dǎo)體層，并部分暴露出圖案化柵極介電層。然后，進(jìn)行ー第ニ光掩模エ藝，此第二光掩模エ藝包括下列步驟。首先，形成一保護(hù)層，至少部分覆蓋基板以及圖案化蝕刻阻擋層。然后，將未被保護(hù)層覆蓋的圖案化蝕刻阻擋層移除，以至少部分暴露圖案化半導(dǎo)體層。
其中，該第一光掩模エ藝更包括將未被該圖案化柵極介電層覆蓋的該第一導(dǎo)電層移除，以形成一墊電扱。其中，該第二光掩模エ藝更包括將未被該圖案化半導(dǎo)體層覆蓋的該圖案化柵極介電層移除，以至少部分暴露該墊電扱。其中，更包括進(jìn)行ー第三光掩模エ藝，以于該保護(hù)層與該圖案化半導(dǎo)體層上形成一源極電極以及ー漏極電極。其中，更包括利用該第三光掩模エ藝于該漏極電極上形成一像素電極；以及進(jìn)
行一第四光掩模エ藝，以于該像素電極上形成一間隔層，其中該間隔層具有一像素開(kāi)ロ，且該像素開(kāi)ロ至少部分暴露該像素電極。其中，更包括利用該第三光掩模エ藝于該漏極電極與該保護(hù)層之間形成一像素電極；以及進(jìn)行一第四光掩模エ藝，以于該源極電極以及該漏極電極上形成一間隔層，其中該間隔層具有一像素開(kāi)ロ，且該像素開(kāi)ロ至少部分暴露該像素電極。其中，該第三光掩模エ藝包括形成一間隔層，并以該間隔層定義出該源極電極以及該漏極電極。其中，該第三光掩模エ藝更包括利用該間隔層定義出一像素電極。其中，該間隔層包括一第一厚度區(qū)以及ー第二厚度區(qū)，且位于該第二厚度區(qū)的該間隔層的一厚度小于位于該第一厚度區(qū)的該間隔層的ー厚度。其中，更包括將該第二厚度區(qū)的該間隔層移除，以形成一像素開(kāi)ロ。其中，該第一圖案化光刻膠包括一第一厚度區(qū)以及ー第二厚度區(qū)，且位于該第二厚度區(qū)的該第一圖案化光刻膠的ー厚度小于位于該第一厚度區(qū)的該第一圖案化光刻膠的一厚度。其中，該第二厚度區(qū)的該第一圖案化光刻膠以及對(duì)應(yīng)的該蝕刻阻擋層于該第二蝕刻エ藝中移除。其中，該第一光掩模エ藝更包括于該第一導(dǎo)電層形成之前，于該基板上形成一透明導(dǎo)電層；以及將未被該圖案化柵極介電層覆蓋的該透明導(dǎo)電層移除，以形成一像素電極。其中，更包括進(jìn)行ー第三光掩模エ藝，以于該保護(hù)層與該圖案化半導(dǎo)體層上形成一源極電極以及ー漏極電極，其中該第三光掩模エ藝包括形成一第二導(dǎo)電層，以覆蓋該保護(hù)層與該圖案化半導(dǎo)體層；于該第二導(dǎo)電層上形成一間隔層；將未被該間隔層覆蓋的該第ニ導(dǎo)電層移除，以形成該源極電極以及該漏極電極；以及將至少部分的未被該間隔層覆蓋的該圖案化柵極介電層以及該第一導(dǎo)電層移除，以至少部分暴露出該像素電極。其中，該半導(dǎo)體層包括氧化物半導(dǎo)體材料、非晶硅半導(dǎo)體材料或多晶硅半導(dǎo)體材料。為達(dá)上述目的，本發(fā)明的一較佳實(shí)施例提供一種陣列基板。此陣列基板包括一基板以及ー薄膜晶體管。薄膜晶體管設(shè)置于基板上，且薄膜晶體管包括ー柵極電極、一圖案化柵極介電層、一圖案化半導(dǎo)體層、ー圖案化蝕刻阻擋層、一保護(hù)層、一源極電極以及ー漏極電極。柵極電極設(shè)置于基板上。圖案化柵極介電層設(shè)置于柵極電極上。圖案化半導(dǎo)體層設(shè)置于圖案化柵極介電層上。圖案化蝕刻阻擋層設(shè)置于圖案化半導(dǎo)體層上。保護(hù)層設(shè)置于圖案化蝕刻阻擋層上，且保護(hù)層與圖案化蝕刻阻擋層具有多個(gè)接觸開(kāi)ロ，以部分暴露出圖案化半導(dǎo)體層。源極電極與漏極電極設(shè)置于保護(hù)層與圖案化半導(dǎo)體層上，且源極電極與漏極電極透過(guò)接觸開(kāi)ロ與圖案化半導(dǎo)體層電性連接。其中，更包括一墊電極，設(shè)置于該基板上，其中該墊電極未被該保護(hù)層所覆蓋。其中，更包括一間隔層，設(shè)置于該基板上且至少部分覆蓋該源極電極、該漏極電極以及該保護(hù)層。其中，該間隔層具有ー開(kāi)ロ，且該開(kāi)ロ至少部分暴露該薄膜晶體管。其中，更包括一像素電極，設(shè)置于該漏極電極之上，其中該像素電極于垂直于該基板的一方向上與該圖案化半導(dǎo)體層至少部分重迭，且該間隔層具有一像素開(kāi)ロ以至少部分暴露該像素電極。其中，更包括一像素電極，設(shè)置于該漏極電極與該保護(hù)層之間，其中該像素電極于垂直于該基板的一方向上與該圖案化半導(dǎo)體層至少部分重迭，且該間隔層具有一像素開(kāi)ロ以至少部分暴露該像素電極。其中，更包括一像素電極，至少部分設(shè)置于該基板與該漏極電極之間，其中該間隔層具有一像素開(kāi)ロ以至少部分暴露該像素電極。其中，該圖案化半導(dǎo)體層包括氧化物半導(dǎo)體材料、非晶硅半導(dǎo)體材料或多晶硅半導(dǎo)體材料。其中，該間隔層包括一上下堆棧結(jié)構(gòu)，該上下堆棧結(jié)構(gòu)的上層為有機(jī)材料、下層為無(wú)機(jī)材料，且該無(wú)機(jī)材料包含氧化銦鋅錫、氧化銦鋁鋅、氧化銦鎵錫、氧化鋁鋅、氧化銻錫、氧化鎵鋅或氧化銦鎵鋅。本發(fā)明的陣列基板及其制作方法利用整合柵極電極、半導(dǎo)體層以及蝕刻阻擋層的エ藝步驟，達(dá)到エ藝簡(jiǎn)化與減少使用光掩模數(shù)量的目的。同時(shí)，也利用具有不同厚度區(qū)的圖案化光刻膠將墊電極上方的圖案化柵極介電層移除，避免圖案化柵極介電層影響到其它導(dǎo)電層與墊電極的接觸狀況，進(jìn)而達(dá)到提升良率的效果。此外，本發(fā)明也利用間隔層來(lái)定義源極電極與漏極電極，達(dá)到更進(jìn)一歩エ藝簡(jiǎn)化與減少使用光掩模數(shù)量的效果。以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。


圖I至圖8繪示了本發(fā)明的一第一較佳實(shí)施例的陣列基板的制作方法示意圖。圖9繪示了本發(fā)明的一第二較佳實(shí)施例的陣列基板的制作方法示意圖。圖10至圖12繪示了本發(fā)明的一第三較佳實(shí)施例的陣列基板的制作方法示意圖。圖13繪示了本發(fā)明的一第四較佳實(shí)施例的陣列基板的制作方法示意圖。圖14至圖22繪示了本發(fā)明的一第五較佳實(shí)施例的陣列基板的制作方法示意圖。圖23繪示了本發(fā)明的一第六較佳實(shí)施例的陣列基板的制作方法示意圖。圖24繪示了本發(fā)明的一第七較佳實(shí)施例的陣列基板的制作方法示意圖。圖25繪示了本發(fā)明的一第八較佳實(shí)施例的陣列基板的制作方法示意圖。圖26至圖27繪示了本發(fā)明的一第九較佳實(shí)施例的陣列基板的制作方法示意圖。圖28繪示了本發(fā)明的一第十較佳實(shí)施例的陣列基板的制作方法示意圖。
圖29與圖30繪示了本發(fā)明的一第十一較佳實(shí)施例的陣列基板的制作方法示意圖。圖31至圖34繪示了本發(fā)明的一第十二較佳實(shí)施例的陣列基板的制作方法示意圖。其中，附圖標(biāo)記101 :陣列基板102 :陣列基板110 :基板120 :第一導(dǎo)電層120G:柵極電極120P:墊電極 130:柵極介電層131:圖案化柵極介電層140:半導(dǎo)體層141:圖案化半導(dǎo)體層150 蝕刻阻擋層151 :圖案化蝕刻阻擋層159 :第一圖案化光刻膠160 :保護(hù)層160V:接觸開(kāi)ロ161 :第一保護(hù)層162 :第二保護(hù)層169 :第二圖案化光刻膠170:第二導(dǎo)電層171 :源極電極172:漏極電極180:第三導(dǎo)電層181:像素電極190:間隔層190V:像素開(kāi)ロ201 :陣列基板202:陣列基板259:第一圖案化光刻膠280:第三導(dǎo)電層281 :像素電極290:間隔層290A:第一厚度區(qū)290B:第二厚度區(qū)290V:像素開(kāi)ロ291V:開(kāi)ロ301 :陣列基板302:陣列基板359:第一圖案化光刻膠359A :第一厚度區(qū)359B :第二厚度區(qū)380:透明導(dǎo)電層381 :像素電極390:間隔層390A:第一厚度區(qū)390B:第二厚度區(qū)390V:像素開(kāi)ロ391V:開(kāi)ロ401 :陣列基板402:陣列基板501 :陣列基板502:陣列基板569:第二圖案化光刻膠600:陣列基板700:陣列基板Rl :區(qū)域R2 :區(qū)域R3:區(qū)域R4:區(qū)域R5:區(qū)域SI :第一堆棧結(jié)構(gòu)S2 :第二堆棧結(jié)構(gòu)S3:電容結(jié)構(gòu)S4:連接結(jié)構(gòu)S5:墊電極結(jié)構(gòu)S6:電容結(jié)構(gòu)S7 :連接結(jié)構(gòu)S8:墊電極結(jié)構(gòu)S9:墊電極結(jié)構(gòu)S10:連接結(jié)構(gòu)Sll :墊電極結(jié)構(gòu)S12:連接結(jié)構(gòu)S13:墊電極結(jié)構(gòu)S14:墊電極結(jié)構(gòu)S15:電容結(jié)構(gòu)
S16:第二堆棧結(jié)構(gòu)S17 :連接結(jié)構(gòu)S18:墊電極結(jié)構(gòu)Tl :薄膜晶體管T2 :薄膜晶體管T5 :薄膜晶體管T7:薄膜晶體管Z:方向
具體實(shí)施方式

為使熟本領(lǐng)域技術(shù)人員能更進(jìn)一歩了解本發(fā)明，下文特列舉本發(fā)明的較佳實(shí)施例，并配合所附圖式，詳細(xì)說(shuō)明本發(fā)明的構(gòu)成內(nèi)容及所欲達(dá)成的功效。請(qǐng)參考圖I至圖8。圖I至圖8繪示了本發(fā)明的一第一較佳實(shí)施例的陣列基板的制作方法示意圖。其中圖I繪示了本實(shí)施例的一第一光掩模エ藝的示意圖，圖7繪示了本實(shí)施例的一第二光掩模エ藝的示意圖，圖8繪示了本實(shí)施例的一第三光掩模エ藝的示意圖，且圖2至圖6繪示了本實(shí)施例的第一光掩模エ藝的細(xì)部步驟示意圖。為了方便說(shuō)明，本發(fā)明的各圖式僅為示意以更容易了解本發(fā)明，其詳細(xì)的比例可依照設(shè)計(jì)的需求進(jìn)行調(diào)整。本實(shí)施例的陣列基板的制作方法包括下列步驟。如圖I所示，首先，提供一基板110。接著，進(jìn)行一第一光掩模エ藝，以形成ー圖案化柵極介電層131、ー圖案化蝕刻阻擋層151、一柵極電極120G、一墊電極120P以及ー圖案化半導(dǎo)體層141。值得說(shuō)明的是，本發(fā)明中所提及的各光掩模エ藝較佳包括成膜エ藝、微影エ藝以及蝕刻エ藝，且每ー個(gè)光掩模エ藝較佳使用単一光掩模進(jìn)行微影エ藝，但并不以此為限。此外，由于以同一光掩模エ藝形成柵極電極120G、圖案化柵極介電層131、圖案化半導(dǎo)體層141以及圖案化蝕刻阻擋層151，故柵極電極(第一層或稱為底層)120G、圖案化柵極介電層(第二層)131、圖案化半導(dǎo)體層(第三層)141以及圖案化蝕刻阻擋層(第四層或稱為頂層)151大體上是于ー相反于垂直于基板110的方向Z上依序堆棧設(shè)置，且圖案化柵極介電層131于方向Z上的面積大體上大于或等于圖案化半導(dǎo)體層141與圖案化蝕刻阻擋層151的面積，但并不以此為限。進(jìn)ー步說(shuō)明，本實(shí)施例的第一光掩模エ藝包括下列步驟。首先，如圖2與圖3所不，于基板110上依序形成一第一導(dǎo)電層120、ー柵極介電層130、一半導(dǎo)體層140以及ー蝕刻阻擋層150，并于蝕刻阻擋層150上形成一第一圖案化光刻膠159。在本實(shí)施例中，第一導(dǎo)電層120較佳可包括金屬材料例如招(aluminum, Al)、銅(copper, Cu)、銀(silver,Ag)、絡(luò)(chromium, Cr)、欽(Titanium, Ti)、鑰(molybdenum, Mo)的其中至少一者、上述材料的復(fù)合層或上述材料的合金，柵極介電層130與蝕刻阻擋層150較佳可分別包括氧化物例如氧化娃(silicon oxide)、氮化物例如氮化娃(silicon nitride)或氮氧化物例如氮氧化娃(silicon oxynitride),而半導(dǎo)體層140較佳可包括氧化物半導(dǎo)體材料例如氧化銦鋅錫(indium zinc tin oxide, IZT0)、氧化銦招鋒(indium aluminum zinc oxide, IAZ0)、氧化銦嫁錫(indium gallium tin oxide, IGT0)、氧化招鋒(aluminum zinc oxide, AZ0),氧化鋪錫(antimony tin oxide, AT0)、氧化嫁鋒(gallium zinc oxide, GZ0)、氧化銦嫁鋒(indium gallium zinc oxide, IGZ0)、非晶娃半導(dǎo)體材料、微晶娃半導(dǎo)體材料、單晶娃半導(dǎo)體材料、奈米晶硅半導(dǎo)體材料、多晶硅半導(dǎo)體材料或有機(jī)半導(dǎo)體材料，但本發(fā)明并不以上述各材料為限。接著，進(jìn)行ー第一蝕刻エ藝，將未被第一圖案化光刻膠159覆蓋的蝕刻阻擋層150與半導(dǎo)體層140移除，以部分暴露出柵極介電層130。本實(shí)施例的第一蝕刻エ藝可視蝕刻阻擋層150與半導(dǎo)體層140之間的蝕刻特性搭配狀況而采用單ー蝕刻方式同時(shí)對(duì)蝕刻阻擋層150與半導(dǎo)體層140進(jìn)行蝕刻，或是采用兩種不同的蝕刻方式分別對(duì)蝕刻阻擋層150與半導(dǎo)體層140進(jìn)行蝕刻。然后，如圖4所示，進(jìn)行ー第二蝕刻エ藝，對(duì)第一圖案化光刻膠159、蝕刻阻擋層150以與柵極介電層130進(jìn)行蝕刻，以形成圖案化柵極介電層131與圖案化蝕刻阻擋層151，并部分暴露出第一導(dǎo)電層120與半導(dǎo)體層140。本實(shí)施例的第二蝕刻エ藝較佳是對(duì)柵極介電層130與半導(dǎo)體層140具有高蝕刻選擇比(etching selectivity)的蝕刻エ藝，以避免半導(dǎo)體層140被第二蝕刻エ藝蝕刻。也就是說(shuō)，于第二蝕刻エ藝中，蝕刻選擇比(etchingselectivity)是以柵極介電層130蝕刻速率除以半導(dǎo)體層140蝕刻速率所定義出來(lái)的，則高蝕刻選擇比即為柵極介電層130在第二蝕刻エ藝中蝕刻速率遠(yuǎn)大于半導(dǎo)體層140在第二蝕刻エ藝中蝕刻速率。此外，第二蝕刻エ藝較佳采用單ー蝕刻方式例如干式蝕刻方式同時(shí)對(duì)第一圖案化光刻膠159、蝕刻阻擋層150以與柵極介電層130進(jìn)行蝕刻，以部分暴露出第一導(dǎo)電層120與半導(dǎo)體層140，但本發(fā)明并不以此為限而也可視需要于第二蝕刻エ藝中采用不同的蝕刻方式分別對(duì)第一圖案化光刻膠159、蝕刻阻擋層150以與柵極介電層130進(jìn)行蝕刻。之后，如圖5所示，將未被圖案化柵極介電層131覆蓋的第一導(dǎo)電層120移除，以形成柵極電極120G與墊電極(圖5未示)。然后，如圖6所示，將未被圖案化蝕刻阻擋層151覆 蓋的半導(dǎo)體層140移除，以形成圖案化半導(dǎo)體層141，并部分暴露出圖案化柵極介電層131。在本實(shí)施例中，可視半導(dǎo)體層140與第一導(dǎo)電層120的蝕刻特性的搭配狀況而采用兩種不同的蝕刻方式分別對(duì)第一導(dǎo)電層120與半導(dǎo)體層140進(jìn)行蝕刻，或是可采用單ー蝕刻方式同時(shí)對(duì)第一導(dǎo)電層120與半導(dǎo)體層140進(jìn)行蝕刻，以進(jìn)ー步簡(jiǎn)化工藝步驟。值得說(shuō)明的是，由于本實(shí)施例僅利用第一圖案化光刻膠159來(lái)形成柵極電極120G、一圖案化半導(dǎo)體層141以及圖案化蝕刻阻擋層151，故可簡(jiǎn)化工藝步驟并且節(jié)省所需使用的光掩模數(shù)量，達(dá)到降低制作成本的效果。如圖7所示，本實(shí)施例的陣列基板的制作方法是于第一光掩模エ藝之后進(jìn)行ー第ニ光掩模エ藝，此第二光掩模エ藝包括下列步驟。首先，形成一保護(hù)層160，至少部分覆蓋基板110、圖案化柵極介電層131以及圖案化蝕刻阻擋層151。然后，將未被保護(hù)層160覆蓋的圖案化蝕刻阻擋層151移除，以至少部分暴露出圖案化半導(dǎo)體層141。保護(hù)層160可包括無(wú)機(jī)材料例如氧化鋁、氮化硅、氧化硅或氮氧化硅、有機(jī)材料例如丙烯酸類樹(shù)脂(aeryIicresin)或上述材料的單層或復(fù)合層結(jié)構(gòu)，但并不以此為限。舉例來(lái)說(shuō)，本實(shí)施例的保護(hù)層160較佳包括一第一保護(hù)層161以及ー第二保護(hù)層162。第一保護(hù)層161較佳可包括與半導(dǎo)體層140搭配性較佳的材料例如氮化硅、氧化硅或氮氧化硅，而第二保護(hù)層162較佳可包括保護(hù)能力較佳的材料例如氧化鋁，以同時(shí)兼顧材料搭配性與保護(hù)效果，但并不以此材料搭配為限。此外，本實(shí)施例的第二光掩模エ藝更包括將未被圖案化半導(dǎo)體層141覆蓋的圖案化柵極介電層131移除，以至少部分暴露墊電極120P，而便于將被暴露的墊電極120P與后續(xù)形成的其它導(dǎo)電層形成電性連結(jié)。此外，本實(shí)施例的第二光掩模エ藝可更包括利用一蝕刻方式，于保護(hù)層160與圖案化蝕刻阻擋層151中形成多個(gè)接觸開(kāi)ロ 160V，以分別部分暴露出不同區(qū)域上的圖案化半導(dǎo)體層141。如圖8所示，本實(shí)施例的陣列基板的制作方法是于第二光掩模エ藝之后進(jìn)行ー第三光掩模エ藝，以于保護(hù)層160與圖案化半導(dǎo)體層141上形成一源極電極171以及ー漏極電極172。源極電極171以及漏極電極172分別透過(guò)不同的接觸開(kāi)ロ 160V與圖案化半導(dǎo)體層141電性連接。更進(jìn)ー步說(shuō)明，本實(shí)施例的第三光掩模エ藝可包括下列步驟。首先，形成一第二導(dǎo)電層170，以覆蓋保護(hù)層160以及圖案化半導(dǎo)體層141。第二導(dǎo)電層170較佳可包括金屬材料例如鋁、銅、銀、鉻、鈦、鑰的其中至少ー者、上述材料的復(fù)合層或上述材料的合金，但并不以此為限而可使用其它具有導(dǎo)電性質(zhì)的材料。值得說(shuō)明的是，第二導(dǎo)電層170可與墊電極120P未被圖案化柵極介電層131覆蓋的區(qū)域形成電性連結(jié)。然后，可于第二導(dǎo)電層170上形成一光刻膠(圖未示)，并利用此光刻膠對(duì)第二導(dǎo)電層170進(jìn)行蝕刻以形成源極電極171與漏極電極172，進(jìn)而于基板110上形成一薄膜晶體管Tl以及具有薄膜晶體管Tl的一陣列基板101。此外,在本實(shí)施例的第三光掩模エ藝中，也可選擇性地于上述的光刻膠形成之前先于第二導(dǎo)電層170上形成一第三導(dǎo)電層180，并利用此光刻膠對(duì)第二導(dǎo)電層170與第三導(dǎo)電層180進(jìn)行蝕刻以形成源極電極171與漏極電極172，并于漏極電極172上形成一像素電極181，但本發(fā)明并不以此為限而也可僅利用漏極電極172的部分延伸區(qū)域作為像素電極的功用或是利用漏極電極172和作為像素電極的其它金屬層橋接。本實(shí)施例的第三導(dǎo)電層180可包括透明導(dǎo)電材料例如氧化銦錫(indium tin oxide, ITO)、氧化銦鋅(indium zinc oxide, IZO)、氧化招鋒(aluminum zinc oxide, AZO)與薄層金屬或其它適合的非透明導(dǎo)電材料例如銀、鋁、銅、鎂、鑰、上述材料的復(fù)合層或上述材料的合金，但并不以 此為限。請(qǐng)?jiān)賲⒖紙D8。如圖8所不,本實(shí)施例提供一陣列基板101,陣列基板101包括一基板110以及ー薄膜晶體管Tl。薄膜晶體管Tl設(shè)置于基板110上，且薄膜晶體管Tl包括ー柵極電極120G、ー圖案化柵極介電層131、一圖案化半導(dǎo)體層141、ー圖案化蝕刻阻擋層151、一保護(hù)層160、一源極電極171以及ー漏極電極172。另外，陣列基板也更包含墊電極120P。柵極電極120G與墊電極120P設(shè)置于基板110上，且墊電極120P較佳是未被保護(hù)層160所覆蓋，但并不以此為限。圖案化柵極介電層131設(shè)置于柵極電極120G上。圖案化半導(dǎo)體層141設(shè)置于圖案化柵極介電層131上。圖案化蝕刻阻擋層151設(shè)置于圖案化半導(dǎo)體層141上。保護(hù)層160設(shè)置于圖案化蝕刻阻擋層151上，且保護(hù)層160與圖案化蝕刻阻擋層151具有多個(gè)接觸開(kāi)ロ 160V，以部分暴露出圖案化半導(dǎo)體層141。保護(hù)層160較佳可包括互相堆棧的一第一保護(hù)層161以及ー第二保護(hù)層162，但并不以此為限。源極電極171與漏極電極172設(shè)置于保護(hù)層160與圖案化半導(dǎo)體層141上，且源極電極171與漏極電極172透過(guò)接觸開(kāi)ロ 160V與圖案化半導(dǎo)體層141電性連接。此外，值得說(shuō)明的是，柵極電極120G、圖案化柵極介電層131、圖案化半導(dǎo)體層141、圖案化蝕刻阻擋層151、保護(hù)層160、源極電極171以及漏極電極172可于基板110上組合成一薄膜晶體管Tl。本實(shí)施例的陣列基板101可更包括一像素電極181，設(shè)置于漏極電極172之上，但本發(fā)明并不以此為限而也可僅利用漏極電極172的部分延伸區(qū)域作為像素電極的功用或是利用漏極電極172和作為像素電極的其它金屬層橋接。在本實(shí)施例中，像素電極181于垂直于基板110的方向Z上與圖案化半導(dǎo)體層141至少部分重迭，但并不以此為限。在本實(shí)施例中，圖案化半導(dǎo)體層141較佳可包括氧化物半導(dǎo)體材料、單晶硅半導(dǎo)體材料、微晶硅半導(dǎo)體材料、奈米晶硅半導(dǎo)體材料、非晶硅半導(dǎo)體材料、多晶硅半導(dǎo)體材料或有機(jī)半導(dǎo)體材料。此外，本實(shí)施例的陣列基板101可利用于液晶顯示器(liquid crystal display)、有機(jī)電致發(fā)光顯示器(organicelectroluminescent display)、電濕潤(rùn)顯不器(electro wetting display)或電子紙顯不器(electronic paper display),但并不以此為限。
再者，必需說(shuō)明的是，圖8中所繪示的區(qū)域分別包括區(qū)域R1、區(qū)域R2、區(qū)域R3、區(qū)域R4以及區(qū)域R5。位于最左手邊的區(qū)域Rl可視為ー薄膜晶體管區(qū)，其上有薄膜晶體管Tl。區(qū)域R2可視為ー電容區(qū)，其上有由第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、第二導(dǎo)電層170與第三導(dǎo)電層180 (例如部份像素電極)所構(gòu)成的電容結(jié)構(gòu)S3。區(qū)域R3位于區(qū)域Rl以及區(qū)域R2之間，區(qū)域R3可視為ー像素區(qū)，其具有像素電極181電性連接至薄膜晶體管Tl，較特別的是本實(shí)施例的像素電極181下方具有第一堆棧結(jié)構(gòu)SI，其由下而上依序的層別為第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、蝕刻阻擋層150、保護(hù)層160以及第二導(dǎo)電層170。區(qū)域R4可視為第一導(dǎo)電層120與第二導(dǎo)電層170的接觸區(qū)或稱為連接區(qū)，其上有連接結(jié)構(gòu)S4,且連接結(jié)構(gòu)S4包括一第二堆棧結(jié)構(gòu)S2 (包含第一導(dǎo)電層120、柵極絕緣層130及半導(dǎo)體層140)、第二導(dǎo)電層170覆蓋第二堆棧結(jié)構(gòu)S2且部份接觸第一導(dǎo)電層120以及部份第三導(dǎo)電層180 (例如部份像素電極)設(shè)置于第二導(dǎo)電層170上。區(qū)域R5位于最右手邊，即最尾端的區(qū)域，而區(qū)域R5可視為ー接墊區(qū)，其上有墊電極結(jié)構(gòu)S5，而墊電極結(jié)構(gòu)S5與連接結(jié)構(gòu)S4相似。本實(shí)施例中所述的各區(qū)域的定義與命名方式可運(yùn)用于本發(fā)明的各實(shí)施例中。當(dāng)然各實(shí)施例的結(jié)構(gòu)會(huì)有所差異，則依各實(shí)施例的結(jié)構(gòu)來(lái)說(shuō)明的。下文將針對(duì)本發(fā)明的陣列基板的不同實(shí)施例進(jìn)行說(shuō)明，且為簡(jiǎn)化說(shuō)明，以下說(shuō)明主要針對(duì)各實(shí)施例不同之處進(jìn)行詳述，而不再對(duì)相同之處作重復(fù)贅述。此外，本發(fā)明的各實(shí)施例中相同的元件以相同的標(biāo)號(hào)進(jìn)行標(biāo)示，以利于各實(shí)施例間互相對(duì)照。請(qǐng)參考圖9，并請(qǐng)一井參考圖I至圖8。圖9繪示了本發(fā)明的一第二較佳實(shí)施例的陣列基板的制作方法示意圖。如圖9所示，與上述第一較佳實(shí)施例的陣列基板的制作方法相比較，本實(shí)施例的陣列基板的制作方法更包括于第三光掩模エ藝后進(jìn)行一第四光掩模エ藝，以于像素電極181上形成一間隔層190，至少部分覆蓋基板110、源極電極171、漏極電極172以及保護(hù)層160，進(jìn)而形成ー陣列基板102。間隔層190具有一像素開(kāi)ロ 190V，且像素開(kāi)ロ 190V至少部分暴露像素電極181。其中，像素開(kāi)ロ 190V可稱為有效像素區(qū)實(shí)質(zhì)上等同于上述中所述的像素區(qū)。值得說(shuō)明的是，間隔層190可選擇性地僅覆蓋部分墊電極120P以及其對(duì)應(yīng)的第二導(dǎo)電層170與第三導(dǎo)電層180而暴露出部分對(duì)應(yīng)墊電極120P的第二導(dǎo)電層170與第三導(dǎo)電層180，以使外部線路或外部元件(圖未示)可通過(guò)未被間隔層190覆蓋的墊電極120P與陣列基板102電性連結(jié)。本實(shí)施例的陣列基板102除了更包括間隔層190設(shè)置于基板110上且至少部分覆蓋基板110、源極電極171、漏極電極172以及保護(hù)層160之外，其余各部件的設(shè)置與材料特性與上述第一較佳實(shí)施例的陣列基板101相似，故在此并不再贅述。本實(shí)施例的間隔層190可為單層或多層堆棧結(jié)構(gòu)，其材料可包括有機(jī)材料例如丙烯酸類樹(shù)脂(acrylic resin)、無(wú)機(jī)材料例如氮化娃、氧化娃、氮氧化娃、氧化銦鋅錫(indium zinc tin oxide, IZTO)、氧化銦招鋒(indium aluminum zinc oxide, IAZO)、氧化銦嫁錫(indium gallium tin oxide, IGT0)、氧化招鋒(aluminum zinc oxide, AZO),氧化鋪錫(antimony tin oxide, AT0)、氧化嫁鋒(gallium zinc oxide, GZ0)、氧化銦嫁鋅(indium gallium zinc oxide, IGZ0)或其它適合的間隔材料。當(dāng)陣列基板102,例如應(yīng)用于一有機(jī)電致發(fā)光顯示器時(shí)，可將有機(jī)顯示材料設(shè)置于像素開(kāi)ロ 190V中，而通過(guò)間隔層190的設(shè)置可使得用于顯示不同顔色的有機(jī)顯示材料分別區(qū)隔于不同的像素開(kāi)ロ之中，避免交互污染發(fā)生。較佳地，此時(shí)的間隔層190可使用多層堆棧結(jié)構(gòu)例如一上下堆棧結(jié)構(gòu)，即上層為有機(jī)材料以及下層為無(wú)機(jī)材料，此時(shí)為了能夠讓有機(jī)顯示材料與無(wú)機(jī)材料親合性増加，則上層有機(jī)材料為親油性且絕緣的材料，下層無(wú)機(jī)材料為親水性且絕緣的材料，較佳地，無(wú)機(jī)材料選用氧化銦鋅錫(indium zinc tin oxide, IZTO)、氧化銦招鋅(indiumaluminum zinc oxide, IAZO)、氧化銦嫁錫(indium gallium tin oxide, IGTO)、氧化招鋒(aluminum zinc oxide, AZO)，氧化鋪錫(antimony tin oxide, ATO)ン氧化嫁鋒(galliumzinc oxide,GZO)、氧化銦嫁鋒(indium gallium zinc oxide, IGZO)。此外，當(dāng)本實(shí)施例的漏極電極171或像素電極181為ー非透明的導(dǎo)電材料時(shí)，使用陣列基板102的有機(jī)電致發(fā)光顯示器可為ー上發(fā)光(top emission)式有機(jī)電致發(fā)光顯示器，但并不以此為限。另外，必需說(shuō)明的是，依據(jù)第一較佳實(shí)施例中各區(qū)域的命名方式，來(lái)命名第二較佳實(shí)施例中各區(qū)域，且第二較佳實(shí)施例與第一較佳實(shí)施例的差別在于第二較佳實(shí)施例中的區(qū)域R1、區(qū)域R2與區(qū)域R4皆覆蓋有間隔層190，且部份的區(qū)域R3也被間隔層190覆蓋，而區(qū)域R5不覆蓋間隔層 190。請(qǐng)參考圖10至圖12。圖10至圖12繪示了本發(fā)明的一第三較佳實(shí)施例的陣列基板的制作方法示意圖。其中圖10繪示了本實(shí)施例的第一光掩模エ藝的示意圖，圖11繪 示了本實(shí)施例的第二光掩模エ藝的示意圖，而圖12繪示了本實(shí)施例的第三光掩模エ藝的示意圖。本實(shí)施例的陣列基板的制作方法包括下列步驟。如圖10所示，首先，提供一基板110。接著，進(jìn)行ー第一光掩模エ藝，利用一第一圖案化光刻膠259定義出一圖案化柵極介電層131、ー圖案化蝕刻阻擋層151、ー柵極電極120G、一墊電極120P以及ー圖案化半導(dǎo)體層141。本實(shí)施例的第一光掩模エ藝除了第一圖案化光刻膠259與上述第一較佳實(shí)施例的第一圖案化光刻膠159的圖案分布不同之外，其余各步驟與上述第一較佳實(shí)施例相似，其詳細(xì)步驟請(qǐng)參考上述的內(nèi)容與圖2至圖6所示，在此并不再贅述。接著，如圖11所示，進(jìn)行ー第二光掩模エ藝，包括下列步驟。首先，利用一第二圖案化光刻膠169形成一保護(hù)層160。保護(hù)層160至少部分覆蓋基板110、圖案化柵極介電層131以及圖案化蝕刻阻擋層151。然后，將未被保護(hù)層160覆蓋的圖案化蝕刻阻擋層151移除，以至少部分暴露圖案化半導(dǎo)體層141。本實(shí)施例的第二圖案化光刻膠169較佳可包括有機(jī)材料例如丙烯酸類樹(shù)脂或無(wú)機(jī)材料例如氮化硅、氧化硅與氮氧化硅，但并不以此為限。值得說(shuō)明的是，與上述第一較佳實(shí)施例的陣列基板的制作方法相比較，在本實(shí)施例的陣列基板的制作方法中，第二圖案化光刻膠169可被保留在基板110上而不被移除。本實(shí)施例的第二光掩模エ藝除了第二圖案化光刻膠169之外，其余各步驟與上述第一較佳實(shí)施例相似，在此并不再贅述。另請(qǐng)注意，本實(shí)施例的第二圖案化光刻膠169的材料較佳與后續(xù)可能使用的間隔層(圖11未示)的材料相同，但并不以此為限。如圖12所示，本實(shí)施例的陣列基板的制作方法是于第二光掩模エ藝之后進(jìn)行ー第三光掩模エ藝，以于第二圖案化光刻膠169與圖案化半導(dǎo)體層141上形成一源極電極171以及ー漏極電極172，進(jìn)而于基板110上形成一薄膜晶體管T2以及具有薄膜晶體管T2的一陣列基板201。此外，本實(shí)施例的陣列基板的制作方法可更包括利用第三光掩模エ藝于漏極電極172與保護(hù)層160之間形成一像素電極281，但本發(fā)明并不以此為限而也可僅利用漏極電極172的部分延伸區(qū)域作為像素電極的功用或是利用漏極電極172和作為像素電極的其它金屬層橋接。更進(jìn)ー步說(shuō)，在本實(shí)施例的第三光掩模エ藝中，可選擇性地于第二導(dǎo)電層170形成之前先形成一第三導(dǎo)電層280,并于第二導(dǎo)電層170形成之后再對(duì)第二導(dǎo)電層170與第三導(dǎo)電層280進(jìn)行蝕刻以形成源極電極171、漏極電極172以及像素電極281。本實(shí)施例的陣列基板201除了第二圖案化光刻膠169、第三導(dǎo)電層280以及設(shè)置于漏極電極172與第二圖案化光刻膠169之間的像素電極281之外，其余各部件的設(shè)置與材料特性與上述第一較佳實(shí)施例的陣列基板101相似，故在此并不再贅述。值得說(shuō)明的是，在本實(shí)施例的陣列基板201中，像素電極281是于垂直于基板110的方向Z上與圖案化半導(dǎo)體層141至少部分重迭，且像素電極281透過(guò)接觸開(kāi)ロ 160V與圖案化半導(dǎo)體層141電性相連。再者，必需說(shuō)明的是，圖12中所繪示的區(qū)域分別包括區(qū)域R1、區(qū)域R2、區(qū)域R3、區(qū)域R4以及區(qū)域R5。區(qū)域Rl可視為ー薄膜晶體管區(qū)，其上有薄膜晶體管T2。區(qū)域R2可視為ー電容區(qū)，其上有由第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、第三導(dǎo)電層280(例如部份像素電極)與第二導(dǎo)電層170所構(gòu)成的電容結(jié)構(gòu)S6，且較特別的是保護(hù)層160與第二圖案化光刻膠169所形成的堆棧結(jié)構(gòu)會(huì)覆蓋部份的電容結(jié)構(gòu)S6。區(qū)域R3位于區(qū)域Rl以及區(qū)域R2之間，且區(qū)域R3可視為ー像素區(qū)，其具有像素電極281電性連接至薄膜晶體管 T2，較特別的是本實(shí)施例的像素電極281下方不具有堆棧結(jié)構(gòu)或膜層，且像素電極281的底表面直接接觸基板110的上表面。區(qū)域R4可視為第一導(dǎo)電層120與第二導(dǎo)電層170的接觸區(qū)或稱為連接區(qū)，其上有連接結(jié)構(gòu)S7，且連接結(jié)構(gòu)S7包括第二堆棧結(jié)構(gòu)S2(包含第一導(dǎo)電層120、柵極絕緣層130及半導(dǎo)體層140)、部份第三導(dǎo)電層280(例如部份像素電極)覆蓋第二堆棧結(jié)構(gòu)S2且部份接觸第一導(dǎo)電層120以及第ニ導(dǎo)電層170設(shè)置于第三導(dǎo)電層280上。區(qū)域R5位于最右手邊，即最尾端的區(qū)域，而區(qū)域R5可視為ー接墊區(qū)，其上有墊電極結(jié)構(gòu)S8，而墊電極結(jié)構(gòu)S8與連接結(jié)構(gòu)S7相似。請(qǐng)參考圖13，并請(qǐng)一井參考圖10至圖12。圖13繪示了本發(fā)明的一第四較佳實(shí)施例的陣列基板的制作方法示意圖。如圖13所示，與上述第三較佳實(shí)施例的陣列基板的制作方法相比較，本實(shí)施例的陣列基板的制作方法更包括于第三光掩模エ藝后進(jìn)行一第四光掩模エ藝，以于源極電極171與漏極電極172上形成一間隔層190，至少部分覆蓋源極電極171、漏極電極172以及第二圖案化光刻膠169，進(jìn)而形成ー陣列基板202。此外，本實(shí)施例的第四光掩模エ藝可更包括將未被間隔層190所覆蓋的第二導(dǎo)電層170移除，以部分暴露像素電極281與第三導(dǎo)電層280。此外，間隔層190具有一像素開(kāi)ロ 190V，且像素開(kāi)ロ 190V至少部分暴露像素電極281。其中，像素開(kāi)ロ 190V可稱為有效像素區(qū)，實(shí)質(zhì)上等同于第三較佳實(shí)施例中所述的像素區(qū)，而間隔層190可為單層或多層堆棧結(jié)構(gòu)，其材料可選用上述實(shí)施例所述的材料。本實(shí)施例的陣列基板202除了間隔層190之外，其余各部件的設(shè)置與材料特性與上述第三較佳實(shí)施例的陣列基板201相似，故在此并不再贅述。值得說(shuō)明的是，在本實(shí)施例中，可利用間隔層190的圖案對(duì)部分的第二導(dǎo)電層170進(jìn)行蝕刻以暴露出像素電極281，進(jìn)而達(dá)到簡(jiǎn)化工藝的效果，但并不以此為限。此外，本實(shí)施例的陣列基板202也可利用于液晶顯示器、有機(jī)電致發(fā)光顯示器、電濕潤(rùn)顯示器或電子紙顯示器。由于在本實(shí)施例中，位于像素開(kāi)ロ 190V的像素電極281于方向Z上并無(wú)其它非透明材料覆蓋，因此當(dāng)使用陣列基板202運(yùn)用于有機(jī)電致發(fā)光顯示器時(shí)，可視像素電極281的材料選擇以及反射層(圖未不)的設(shè)置方式而成為一上發(fā)光式有機(jī)電致發(fā)光顯不器、一下發(fā)光式(bottom emission)有機(jī)電致發(fā)光顯示器或?yàn)殡p面發(fā)光式有機(jī)電致發(fā)光顯示器。必需說(shuō)明的是，第四較佳實(shí)施例中剖面圖的區(qū)域R3與區(qū)域R5的結(jié)構(gòu)與第三較佳實(shí)施例中剖面圖的區(qū)域R3與區(qū)域R5的結(jié)構(gòu)差異在于第四較佳實(shí)施例的區(qū)域R3中，于有效像素區(qū)的像素電極281上下方皆無(wú)其它膜層，即像素電極281的底表面直接接觸基板110的上表面，但第三較佳實(shí)施例的區(qū)域R3的上方仍被第二導(dǎo)電層170覆蓋。第四較佳實(shí)施例的區(qū)域R5的上方不存在有第二導(dǎo)電層170，即墊電極結(jié)構(gòu)S9僅包括第二堆棧結(jié)構(gòu)S2(包含第一導(dǎo)電層120、柵極絕緣層130及半導(dǎo)體層140)以及部份第三導(dǎo)電層280 (例如部份像素電極)覆蓋第二堆棧結(jié)構(gòu)S2且部份接觸第一導(dǎo)電層120。相對(duì)地，第三較佳實(shí)施例的區(qū)域R5的上方仍被第二導(dǎo)電層170覆蓋。另外，圖13的間隔層190覆蓋區(qū)域R1、區(qū)域R2、區(qū)域R4與部份區(qū)域R3，而區(qū)域R5沒(méi)有覆蓋間隔層190。請(qǐng)參考圖14至圖22。圖14至圖22繪示了本發(fā)明的一第五較佳實(shí)施例的陣列基板的制作方法示意圖。其中圖14與圖15繪示了本實(shí)施例的第一光掩模エ藝的示意圖，第21繪示了本實(shí)施例的第二光掩模エ藝的示意圖，第22繪示了本實(shí)施例的第三光掩模エ藝的示意圖，且圖16至圖20繪示了本實(shí)施例的第一光掩模エ藝的細(xì)部步驟示意圖。如圖14所不，本實(shí)施例的第一光掩模エ藝是于基板110上依序形成一第一導(dǎo)電層120、ー柵極介電層130、一半導(dǎo)體層140以及ー蝕刻阻擋層150，并于蝕刻阻擋層150上形成一第一圖案化光刻膠359。與上述第一較佳實(shí)施例不同的地方在于,本實(shí)施例的第一圖案化光刻膠359包括一第一厚度區(qū)359A以及ー第二厚度區(qū)359B，且位于第二厚度區(qū)359B的第一圖案化光刻膠359的一厚度實(shí)質(zhì)上小于位于第一厚度區(qū)359A的第一圖案化光刻膠359的一厚度。值得說(shuō)明的是，第一厚度區(qū)359A與第二厚度區(qū)359B之間的厚度差異可通過(guò)ー使用多階光掩模(multi-tone photomask,圖未示)的曝光エ藝而形成,此多階光掩?？删哂袑?duì)曝光能量形成至少三種不同穿透率的區(qū)域，但本發(fā)明并不以此為限而可利用其它適合的方式來(lái)形成第一厚度區(qū)359A與第二厚度區(qū)359B之間的厚度差異。然后，如圖15所示，于本實(shí)施例的第一光掩模エ藝中，利用第一圖案化光刻膠359當(dāng)屏蔽于后續(xù)的蝕刻エ藝時(shí)，將上述的堆棧膜層移除，來(lái)分別形成ー圖案化柵極介電層131、ー圖案化蝕刻阻擋層151、ー柵極電極120G、一墊電極120P以及ー圖案化半導(dǎo)體層141。值得說(shuō)明的是，本實(shí)施例的第一光掩模エ藝可更包括利用第二厚度區(qū)359B與預(yù)計(jì)形成墊電極120P的位置對(duì)應(yīng)設(shè)置，以將墊電極120P上方所對(duì)應(yīng)的圖案化半導(dǎo)體層141以及圖案化蝕刻阻擋層151移除，以改善后續(xù)墊電極120P與第二導(dǎo)電層(圖15未示)間的電性連結(jié)狀況。圖16至圖20為進(jìn)ー步說(shuō)明第二厚度區(qū)359B的細(xì)部エ藝步驟，除了第二厚度區(qū)359B以外的區(qū)域于第一光掩模エ藝中的狀況與上述第一較佳實(shí)施例相似(可參考圖2至圖6)，在此并不再贅述。如圖16與圖17所示，在第二厚度區(qū)359B中，利用第一圖案化光刻膠359進(jìn)行ー第一蝕刻エ藝，將未被第一圖案化光刻膠359覆蓋的蝕刻阻擋層150與半導(dǎo)體層140移除，以部分暴露出柵極介電層130。然后，如圖18所示，進(jìn)行ー第二蝕刻エ藝，對(duì)第一圖案化光刻膠359、蝕刻阻擋層150以與柵極介電層130進(jìn)行蝕刻，以形成圖案化柵極介電層131，并部分暴露出第一導(dǎo)電層120。值得說(shuō)明的是，由于第二厚度區(qū)359B的第一圖案化光刻膠359的厚度較薄，故第二厚度區(qū)359B的第一圖案化光刻膠359以及對(duì)應(yīng)的蝕刻阻擋層150可于此第二蝕刻エ藝中移除，以暴露出第二厚度區(qū)359B中的半導(dǎo)體層140。相對(duì)地，第一厚度區(qū)359A的第一圖案化光刻膠359由于厚度較厚，故仍可保留在第一厚度區(qū)359A以利后續(xù)的エ藝進(jìn)行。接著，如圖19所示，將未被圖案化柵極介電層131覆蓋的第一導(dǎo)電層120移除，以形成墊電極120P。然后，如圖20所示，將第二厚度區(qū)359B中的半導(dǎo)體層140移除，以于第二厚度區(qū)359B中暴露出圖案化柵極介電層131。
接著，如圖21與圖22所示，進(jìn)行第二光掩模エ藝與第三光掩模エ藝，以分別形成保護(hù)層160、源極電極171與漏極電極172進(jìn)而形成ー陣列基板301。本實(shí)施例的第二光掩模エ藝與第三光掩模エ藝與上述第一較佳實(shí)施例相似，在此并不再贅述。值得說(shuō)明的是，由于墊電極120P所對(duì)應(yīng)的圖案化柵極介電層131已于第一光掩模エ藝中被暴露出來(lái),故在后續(xù)的第二光掩模エ藝中可于對(duì)圖案化蝕刻阻擋層151進(jìn)行蝕刻時(shí)ー并將墊電極120P所對(duì)應(yīng)的圖案化柵極介電層131移除，以暴露墊電極120P而使得第三光掩模エ藝所形成的第二導(dǎo)電層170可直接與墊電極120P形成電性連結(jié)，進(jìn)而避免圖案化柵極介電層131影響到第ニ導(dǎo)電層170與墊電極120P的接觸狀況。本實(shí)施例的陣列基板301除了墊電極120P與第ニ導(dǎo)電層間無(wú)設(shè)置圖案化柵極介電層131與圖案化半導(dǎo)體層141之外，其余各部件的設(shè)置與材料特性與上述第一較佳實(shí)施例的陣列基板101相似，故在此并不再贅述。再者，必需說(shuō)明的是，圖22中所繪示的區(qū)域分別包括區(qū)域R1、區(qū)域R2、區(qū)域R3、區(qū)域R4以及區(qū)域R5。區(qū)域Rl可視為ー薄膜晶體管區(qū)，其上有薄膜晶體管Tl。區(qū)域R2可視為ー電容區(qū)，其上有由第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、第二導(dǎo)電層170與第三導(dǎo)電層180 (例如部份像素電極)所構(gòu)成的電容結(jié)構(gòu)S3。區(qū)域R3位于區(qū)域Rl以及區(qū)域R2之間，且區(qū)域R3可視為ー像素區(qū)，其具有像素電極181電性連接至薄膜晶體管Tl，較特別的是本實(shí)施例的像素電極181下方具有第一堆棧結(jié)構(gòu)SI，其由下而上依序的層別為第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、蝕刻阻擋層150、保護(hù)層160以及第二導(dǎo)電層170。區(qū)域R4可視為第一導(dǎo)電層120與第二導(dǎo)電層170的接觸區(qū)或稱為連接區(qū)，其上有連接結(jié)構(gòu)S10，連接結(jié)構(gòu)SlO包括第一導(dǎo)電層120、第二導(dǎo)電層170覆蓋第一導(dǎo)電層120且接觸第一導(dǎo)電層120以及部份第三導(dǎo)電層180(例如部份像素電極)設(shè)置于第二導(dǎo)電層170上。區(qū)域R5位于最右手邊，即最尾端的區(qū)域，而區(qū)域R5可視為ー接墊區(qū)，其上有墊電極結(jié)構(gòu)S11，而墊電極結(jié)構(gòu)Sll與連接結(jié)構(gòu)SlO相似。請(qǐng)參考圖23。圖23繪示了本發(fā)明的一第六較佳實(shí)施例的陣列基板的制作方法示意圖。如圖23所示，與上述第五較佳實(shí)施例的陣列基板的制作方法相比較，本實(shí)施例的陣列基板的制作方法更包括于第三光掩模エ藝后進(jìn)行一第四光掩模エ藝，以于源極電極171、 漏極電極172、第三導(dǎo)電層180以及保護(hù)層160上形成一間隔層190，至少部分覆蓋源極電極171、漏極電極172、第三導(dǎo)電層180以及保護(hù)層160，進(jìn)而形成ー陣列基板302。間隔層190可選擇性地僅覆蓋部分墊電極120P以及其對(duì)應(yīng)的第二導(dǎo)電層170與第三導(dǎo)電層180而暴露出部分對(duì)應(yīng)墊電極120P的第二導(dǎo)電層170與第三導(dǎo)電層180，以使外部線路或外部元件(圖未示)可通過(guò)未被間隔層190覆蓋的墊電極120P與陣列基板302電性連結(jié)。本實(shí)施例的陣列基板302除了間隔層190之外，其余各部件的設(shè)置與材料特性與上述第五較佳實(shí)施例的陣列基板301相似，故在此并不再贅述。另外，必需說(shuō)明的是，第六較佳實(shí)施例與第五較佳實(shí)施例的差別在于第六較佳實(shí)施例的區(qū)域R1、區(qū)域R2與區(qū)域R4皆覆蓋有間隔層190，且部份區(qū)域R3也被間隔層190覆蓋，而區(qū)域R5不覆蓋間隔層190。請(qǐng)參考圖24。圖24繪示了本發(fā)明的一第七較佳實(shí)施例的陣列基板的制作方法示意圖。如圖24所示，本實(shí)施例的陣列基板的制作方法利用如第五較佳實(shí)施例中的第一光掩模エ藝以及第三較佳實(shí)施例的第二光掩模エ藝及第三光掩模エ藝，使得墊電極120P可與第三光掩模エ藝所形成的第二導(dǎo)電層170直接形成電性連結(jié)，進(jìn)而避免圖案化柵極介電層131影響到第二導(dǎo)電層170與墊電極120P的接觸狀況。換句話說(shuō)，本實(shí)施例的陣列基板401除了墊電極120P與第二導(dǎo)電層間無(wú)設(shè)置圖案化柵極介電層131與圖案化半導(dǎo)體層141之夕卜，其余各部件的設(shè)置與材料特性與上述第三較佳實(shí)施例的陣列基板201相似，故在此并不再贅述。再者，必需說(shuō)明的是，圖24中所繪示的區(qū)域分別包括區(qū)域R1、區(qū)域R2、區(qū)域R3、區(qū)域R4以及區(qū)域R5。區(qū)域Rl可視為ー薄膜晶體管區(qū)，其上有薄膜晶體管T2。區(qū)域R2可視為ー電容區(qū)，其上有由第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、第二導(dǎo)電層170與第三導(dǎo)電層280(例如部份像素電極)所構(gòu)成的電容結(jié)構(gòu)S6，且較特別的是保護(hù)層160與第二圖案化光刻膠169所形成的堆棧結(jié)構(gòu)會(huì)覆蓋部份的電容結(jié)構(gòu)S6。區(qū)域R3位于區(qū)域Rl 以及區(qū)域R2之間，且區(qū)域R3可視為ー像素區(qū)，其具有像素電極281電性連接至薄膜晶體管T2，較特別的是本實(shí)施例的像素電極281下方不具有堆棧結(jié)構(gòu)或膜層，且像素電極281的底表面直接接觸基板110的上表面。區(qū)域R4可視為第一導(dǎo)電層120與第二導(dǎo)電層170的接觸區(qū)或稱為連接區(qū)，其上有連接結(jié)構(gòu)S12，連接結(jié)構(gòu)S12包括第一導(dǎo)電層120、部份第三導(dǎo)電層280 (例如部份像素電極)覆蓋第一導(dǎo)電層120且接觸第一導(dǎo)電層120以及第二導(dǎo)電層170設(shè)置于第三導(dǎo)電層280上。區(qū)域R5位于最右手邊，即最尾端的區(qū)域，而區(qū)域R5可視為ー接墊區(qū)，其上有墊電極結(jié)構(gòu)S13，而墊電極結(jié)構(gòu)S13與連接結(jié)構(gòu)S12相似。請(qǐng)參考圖25。圖25繪示了本發(fā)明的一第八較佳實(shí)施例的陣列基板的制作方法示意圖。如圖25所示，與上述第七較佳實(shí)施例的陣列基板的制作方法相比較，本實(shí)施例的陣列基板的制作方法更包括于第三光掩模エ藝后進(jìn)行一第四光掩模エ藝，如同第四較佳實(shí)施例的第四光掩模エ藝，以于源極電極171與漏極電極172上形成一間隔層190，至少部分覆蓋源極電極171、漏極電極172以及第二圖案化光刻膠169，且間隔層190具有一像素開(kāi)ロ190V暴露出像素電極281以及另ー開(kāi)ロ暴露出圖25中最右手邊的部分墊電極120P及其相對(duì)應(yīng)的第三導(dǎo)電層280，進(jìn)而形成ー陣列基板402。其中，像素開(kāi)ロ 190V可稱為有效像素區(qū)，實(shí)質(zhì)上等同于第三實(shí)施例中所述的像素區(qū)，而間隔層190可為單層或多層堆棧結(jié)構(gòu)，其材料可選用上述實(shí)施例所述的材料。本實(shí)施例的陣列基板402除了間隔層190之外，其余各部件的設(shè)置與材料特性與上述第七較佳實(shí)施例的陣列基板401相似，故在此并不再贅述。另外，必需說(shuō)明的是，第八較佳實(shí)施例中剖面圖的區(qū)域R3與區(qū)域R5的結(jié)構(gòu)不同于第七較佳實(shí)施例中剖面圖的區(qū)域R3與區(qū)域R5的結(jié)構(gòu)。第八較佳實(shí)施例的區(qū)域R3中，于有效像素區(qū)的像素電極281上下方皆無(wú)其它膜層，即像素電極281的底表面直接接觸基板110的上表面，但第七較佳實(shí)施例的區(qū)域R3的上方仍被第二導(dǎo)電層170覆蓋。第八較佳實(shí)施例的區(qū)域R5的上方不存在有第二導(dǎo)電層170，即墊電極結(jié)構(gòu)S14僅包括第一導(dǎo)電層120以及部份第三導(dǎo)電層280(例如部份像素電極)覆蓋第一導(dǎo)電層120，但第七較佳實(shí)施例的區(qū)域R5的上方仍被第二導(dǎo)電層170覆蓋。第八較佳實(shí)施例與第七較佳實(shí)施例之間另外的差別在于第八較佳實(shí)施例的區(qū)域R1、區(qū)域R2、區(qū)域R4以及部份的區(qū)域R3皆覆蓋有間隔層190，而區(qū)域R5不覆蓋間隔層190。請(qǐng)參考圖26與圖27。圖26至圖27繪示了本發(fā)明的一第九較佳實(shí)施例的陣列基板的制作方法示意圖。如圖26所示，本實(shí)施例的陣列基板的制作方法于第二光掩模エ藝中，利用一第二圖案化光刻膠569形成一保護(hù)層160。如圖27所示，本實(shí)施例與上述第三較佳實(shí)施例不同的地方在于，在第三光掩模エ藝進(jìn)行之前，先將第二圖案化光刻膠569移除，而使得源極電極171與漏極電極172形成于保護(hù)層160與基板110上，以進(jìn)一歩形成一薄膜晶體管T5以及具有薄膜晶體管T5的ー陣列基板501。此外，陣列基板501也可另包括一像素電極281設(shè)置于保護(hù)層160與漏極電極172之間。與上述第三較佳實(shí)施例的陣列基板201不同的地方在于，在本實(shí)施例的陣列基板501中，像素電極281設(shè)置于保護(hù)層160與基板110上。本實(shí)施例的陣列基板501除了無(wú)第二圖案化光刻膠169的設(shè)置外，其余各部件的設(shè)置與材料特性與上述第三較佳實(shí)施例的陣列基板201相似，故在此并不再贅述。再者，必需說(shuō)明的從圖27中所繪示的區(qū)域分別包括區(qū)域R1、區(qū)域R2、區(qū)域R3、區(qū)域R4以及區(qū)域R5。區(qū)域Rl可視為ー薄膜晶體管區(qū)，其上有薄膜晶體管T5。區(qū)域R2可視為ー電容區(qū)，其上有由第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、第三導(dǎo)電層280 (例如部份像素電極)與第二導(dǎo)電層170所構(gòu)成的電容結(jié)構(gòu)S6，且較特別的是保護(hù)層160會(huì)覆蓋部份的電容結(jié)構(gòu)S6。區(qū)域R3位于區(qū)域Rl及區(qū)域R2之間，且區(qū)域R3可視為ー像素區(qū)，其具有像素電極281電性連接至薄膜晶體管T5，較特別的是本實(shí)施例的像素電極281下方不具有堆棧結(jié)構(gòu)或膜層，且像素電極281的底表面直接接觸基板110的上表面。區(qū)域R4可視為第一導(dǎo)電層120與第二導(dǎo)電層170的接觸區(qū)或稱為連接區(qū)，其上有連接結(jié)構(gòu)S7，且連接結(jié)構(gòu)S7包括第二堆棧結(jié)構(gòu)S2(包含第一導(dǎo)電層120、柵極絕緣層130及半導(dǎo)體層140)、部份第三導(dǎo)電層280 (例如部份像素電極)覆蓋第二堆棧結(jié)構(gòu)S2且部份接觸第一導(dǎo)電層120以及第二導(dǎo)電層170設(shè)置于第三導(dǎo)電層280上。區(qū)域R5位于最右手邊，即最尾端的區(qū)域，而區(qū)域R5可視為ー接墊區(qū)，其上有墊電極結(jié)構(gòu)S8，而墊電極結(jié)構(gòu)S8與連接結(jié)構(gòu)S7相似。 請(qǐng)參考圖28。圖28繪示了本發(fā)明的一第十較佳實(shí)施例的陣列基板的制作方法示意圖。如圖28所示，與上述第九較佳實(shí)施例的陣列基板的制作方法相比較，本實(shí)施例的陣列基板的制作方法更包括于第三光掩模エ藝后進(jìn)行一第四光掩模エ藝，以于源極電極171與漏極電極172上形成一間隔層190，至少部分覆蓋源極電極171、漏極電極172以及保護(hù)層160,進(jìn)而形成ー陣列基板502。此外,本實(shí)施例的第四光掩模エ藝可更包括將未被間隔層190所覆蓋的第二導(dǎo)電層170移除，以部分暴露像素電極281與第三導(dǎo)電層280。此外，間隔層190具有一像素開(kāi)ロ 190V，且像素開(kāi)ロ 190V至少部分暴露像素電極281以及另ー開(kāi)ロ暴露出圖28最右手邊的第三導(dǎo)電層280。其中，像素開(kāi)ロ 190V可稱為有效像素區(qū)實(shí)質(zhì)上等同于第三較佳實(shí)施例中所述的像素區(qū)，而間隔層190可為單層或多層堆棧結(jié)構(gòu)，其材料可選用上述實(shí)施例所述的材料。本實(shí)施例的陣列基板502除了間隔層190之外，其余各部件的設(shè)置與材料特性與上述第九較佳實(shí)施例的陣列基板501相似，故在此并不再贅述。值得說(shuō)明的是，在本實(shí)施例中，可利用間隔層190的圖案對(duì)部分的第二導(dǎo)電層170進(jìn)行蝕刻以暴露出像素電極281，進(jìn)而達(dá)到簡(jiǎn)化工藝的效果，但并不以此為限。另外，必需說(shuō)明的是，第十較佳實(shí)施例中剖面圖的區(qū)域R3與區(qū)域R5的結(jié)構(gòu)不同于第九較佳實(shí)施例中剖面圖的區(qū)域R3與區(qū)域R5的結(jié)構(gòu)。第十較佳實(shí)施例的區(qū)域R3中，于有效像素區(qū)的像素電極281上下方皆無(wú)其它膜層，即像素電極281的底表面直接接觸基板110的上表面，但第九較佳實(shí)施例的區(qū)域R3的上方仍被第二導(dǎo)電層170覆蓋。第十較佳實(shí)施例的區(qū)域R5的上方不存在有第二導(dǎo)電層170，即墊電極結(jié)構(gòu)S9僅包括第二堆棧結(jié)構(gòu)S2(包含第一導(dǎo)電層120、柵極絕緣層130及半導(dǎo)體層140)以及部份第三導(dǎo)電層280 (例如部份像素電極)覆蓋第二堆棧結(jié)構(gòu)S2且部份接觸第一導(dǎo)電層120，但第九較佳實(shí)施例的區(qū)域R5的上方仍被第二導(dǎo)電層170覆蓋。第十較佳實(shí)施例與第九較佳實(shí)施例之間另外的差別在于第十較佳實(shí)施例的區(qū)域R1、區(qū)域R2、區(qū)域R4以及部份的區(qū)域R3皆覆蓋有間隔層190，而區(qū)域R5不覆蓋間隔層190。請(qǐng)參考圖29與圖30，并請(qǐng)ー并參考圖I至圖7。圖29與圖30繪示了本發(fā)明的一第十一較佳實(shí)施例的陣列基板的制作方法示意圖。在本實(shí)施例的陣列基板的制作方法中，第一光掩模エ藝與第二光掩模エ藝與上述第一較佳實(shí)施例相似(如圖I至圖7所示)，故在此并不再贅述。如圖29所示，本實(shí)施例的陣列基板的制作方法包括于第二光掩模エ藝之后進(jìn)行ー第三光掩模エ藝，以于保護(hù)層160與圖案化半導(dǎo)體層141之上形成一源極電極171以及ー漏極電極172。源極電極171以及漏極電極172分別透過(guò)不同的接觸開(kāi)ロ 160V與圖案化半導(dǎo)體層141電性連接。更進(jìn)ー步說(shuō)明，本實(shí)施例的第三光掩模エ藝可包括下列步驟。首先，形成一第二導(dǎo)電層170，以覆蓋保護(hù)層160以及圖案化半導(dǎo)體層141。然后，可于第二導(dǎo)電層170上形成一間隔層290，并利用間隔層290對(duì)第二導(dǎo)電層170進(jìn)行蝕刻以形成源極電極171與漏極電極172，進(jìn)而于基板110上形成一薄膜晶體管Tl。換句話說(shuō)，本實(shí)施例的第三光掩模エ藝?yán)瞄g隔層290定義出源極電極171以及漏極電極172。此外，在本實(shí)施例的第三光掩模エ藝中，也可選擇性地于間隔層290形成之前先于第二導(dǎo)電層170上形成一第三導(dǎo)電層180，并利用間隔層290對(duì)第二導(dǎo)電層170與第三導(dǎo)電層180進(jìn)行蝕刻以形成源極電極171與漏極電極172，并于漏極電極172上形成一像素電極181，但本發(fā)明并不以此為限而也可僅利用漏極電極172的部分延伸區(qū)域作為像素電極的功用或是利用漏極電 極172和作為像素電極的其它金屬層橋接。也就是說(shuō)，本實(shí)施例的第三光掩模エ藝也可利用間隔層290定義出像素電極181。值得說(shuō)明的是，本實(shí)施例的間隔層290較佳包括一第一厚度區(qū)290A以及ー第二厚度區(qū)290B，且位于第二厚度區(qū)290B的間隔層290的一厚度實(shí)質(zhì)上小于位于該第一厚度區(qū)290A的間隔層290的一厚度。本實(shí)施例的間隔層290較佳包括具有可光圖案化(photopatternable)的材料例如可光圖案化的有機(jī)材料，但并不以此為限。換句話說(shuō)，間隔層290可經(jīng)由ー曝光顯影エ藝來(lái)形成，但也不以此為限。此外，第一厚度區(qū)290A與第二厚度區(qū)290B之間的厚度差異可通過(guò)ー使用多階光掩模(圖未示)的曝光エ藝而形成，此多階光掩?？删哂袑?duì)曝光能量形成至少三種不同穿透率的區(qū)域，但本發(fā)明并不以此為限而可利用其它適合的方式來(lái)形成第一厚度區(qū)290A與第二厚度區(qū)290B中的間隔層290的厚度差異。接著，如圖30所示，本實(shí)施例的陣列基板的制作方法可更包括利用一エ藝?yán)缁一?ashing)エ藝，將第二厚度區(qū)290B的間隔層290移除，以形成一像素開(kāi)ロ 290V，且像素開(kāi)ロ 290V部份暴露像素電極181。通過(guò)上述的各步驟即可形成ー陣列基板600。值得說(shuō)明的是，在本實(shí)施例中，第二厚度區(qū)290B較佳與像素電極181以及至少部份的墊電極120P對(duì)應(yīng)設(shè)置，以使得部份的墊電極120P上的第二導(dǎo)電層170與第三導(dǎo)電層180可于上述的形成像素電極181、源極電極171與漏極電極172的步驟中被第二厚度區(qū)290B的間隔層290保護(hù)，且可于第二厚度區(qū)290B的間隔層290移除后暴露出部分對(duì)應(yīng)墊電極120P的第二導(dǎo)電層170與第三導(dǎo)電層180，以使外部線路或外部元件(圖未示)可通過(guò)未被間隔層290覆蓋的墊電極120P與陣列基板600電性連結(jié)。通過(guò)本實(shí)施例的陣列基板的制作方法，利用間隔層290于第三光掩模エ藝中當(dāng)作用來(lái)定義像素電極181、源極電極171與漏極電極172的屏蔽，故可更進(jìn)一歩達(dá)到簡(jiǎn)化工藝的效果。本實(shí)施例的陣列基板600與上述第二較佳實(shí)施例的陣列基板102相異之處在于，本實(shí)施例的間隔層290具有ー開(kāi)ロ 29IV，且開(kāi)ロ 29IV至少部分暴露薄膜晶體管Tl。本實(shí)施例的陣列基板600除了間隔層290タト，其余各部件的設(shè)置與材料特性與上述第二較佳實(shí)施例的陣列基板102相似，故在此并不再贅述。再者，必需說(shuō)明的是，第十一較佳實(shí)施例中剖面圖的區(qū)域Rl至區(qū)域R4與第一較佳實(shí)施例中剖面圖的區(qū)域Rl至區(qū)域R4的差異在于第i^一較佳實(shí)施例中的不同區(qū)域(例如區(qū)域Rl至區(qū)域R4)上的部份堆棧結(jié)構(gòu)上方皆設(shè)置有間隔層290，而區(qū)域R5上沒(méi)有設(shè)置間隔層290。請(qǐng)參考圖31至圖34。圖31至圖34繪示了本發(fā)明的一第十二較佳實(shí)施例的陣列基板的制作方法示意圖。其中圖31繪示了本實(shí)施例的第一光掩模エ藝的示意圖，圖32繪示了本實(shí)施例的第二光掩模エ藝的示意圖，而圖33與圖34繪示了本實(shí)施例的第三光掩模エ藝的示意圖。本實(shí)施例的陣列基板的制作方法包括下列步驟。如圖31所示，首先，進(jìn)行一第一光掩模エ藝，本實(shí)施例的第一光掩模エ藝與上述第一較佳實(shí)施例不同的地方在干，本實(shí)施例的第一光掩模エ藝更包括于第一導(dǎo)電層120形成之前，于基板110上形成一透明導(dǎo)電層380,且于第一光掩模エ藝中將未被圖案化柵極介電層131覆蓋的透明導(dǎo)電層380移除，以形成一像素電極381。透明導(dǎo)電層380較佳可包括透明導(dǎo)電材料例如氧化銦錫、氧化銦鋅、氧化鋁鋅、薄層金屬或其它適合的透明導(dǎo)電材料。此外，像素電極381較佳可與圖案化半導(dǎo)體層141于同一エ藝步驟中形成，以達(dá)到簡(jiǎn)化制成的效果，但并不以此為限。除了形成透明導(dǎo)電層380以及像素電極381之外，本實(shí)施例的第一光掩模エ藝與上述第一較佳實(shí) 施例相似，故在此并不再贅述。接著，如圖32所示，本實(shí)施例的陣列基板的制作方法是于第一光掩模エ藝之后進(jìn)行一第二光掩模エ藝。本實(shí)施例的第二光掩模エ藝與上述第一較佳實(shí)施例相異之處在干，本實(shí)施例的第二光掩模エ藝更包括將位于像素電極381上的至少部分的圖案化柵極介電層131移除，以至少部分暴露出位于像素電極381上的第一導(dǎo)電層120，以使后續(xù)形成的漏極電極(圖32未示)可通過(guò)暴露出的第一導(dǎo)電層120與其對(duì)應(yīng)的像素電極381形成電性連接。然后，如圖33所示，本實(shí)施例的陣列基板的制作方法于第二光掩模エ藝之后進(jìn)行一第三光掩模エ藝，以于保護(hù)層160與圖案化半導(dǎo)體層141上形成一源極電極171以及ー漏極電極172。源極電極171以及漏極電極172分別透過(guò)不同的接觸開(kāi)ロ 160V與圖案化半導(dǎo)體層141電性連接。更進(jìn)ー步說(shuō)明，本實(shí)施例的第三光掩模エ藝可包括下列步驟。首先，形成一第二導(dǎo)電層170，以覆蓋保護(hù)層160以及圖案化半導(dǎo)體層141。然后，可于第二導(dǎo)電層170上形成一間隔層390，將未被間隔層390覆蓋的第二導(dǎo)電層170移除，以形成源極電極171以及漏極電極172。漏極電極172可通過(guò)與像素電極381對(duì)應(yīng)的第一導(dǎo)電層120接觸而與像素電極381形成電性連接。然后，本實(shí)施例的第三光掩模エ藝更包括將位于像素電極381上方至少部分的未被間隔層390覆蓋的圖案化半導(dǎo)體層141、圖案化柵極介電層131以及第一導(dǎo)電層120移除，以至少部分暴露出像素電極381。通過(guò)上述步驟即可于基板110上形成一薄膜晶體管17。此外，間隔層390具有一像素開(kāi)ロ 390V，且像素開(kāi)ロ 390V至少部分暴露像素電極381。其中，像素開(kāi)ロ 390V可稱為有效像素區(qū)實(shí)質(zhì)上等同于后面所述的像素區(qū)。本實(shí)施例的間隔層390較佳包括一第一厚度區(qū)390A以及ー第二厚度區(qū)390B，且位于第二厚度區(qū)390B的間隔層390的一厚度實(shí)質(zhì)上小于位于該第一厚度區(qū)390A的間隔層390的一厚度。本實(shí)施例的間隔層390較佳包括具有可光圖案化的材料例如可光圖案化的有機(jī)材料，以使得間隔層390可經(jīng)由ー曝光顯影エ藝來(lái)形成。此外，第一厚度區(qū)390A與第ニ厚度區(qū)390B之間的厚度差異可通過(guò)ー使用多階光掩模(圖未示)的曝光エ藝而形成，此多階光掩?？删哂袑?duì)曝光能量形成至少三種不同穿透率的區(qū)域，但本發(fā)明并不以此為限而可利用其它適合的方式來(lái)形成第一厚度區(qū)390A與第二厚度區(qū)390B中的間隔層390的厚度差異。再者，必需說(shuō)明從圖33中所繪示的區(qū)域分別包括區(qū)域R1、區(qū)域R2、區(qū)域R3、區(qū)域R4以及區(qū)域R5。區(qū)域Rl可視為ー薄膜晶體管區(qū)，其上有薄膜晶體管17。區(qū)域R2可視為ー電容區(qū)，其上有由第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、第二導(dǎo)電層170與第三導(dǎo)電層380(例如部份像素電極)所構(gòu)成的電容結(jié)構(gòu)S15，且較特別的是保護(hù)層160會(huì)覆蓋部份的電容結(jié)構(gòu)S15而間隔層390會(huì)覆蓋另一部份的電容結(jié)構(gòu)S15。區(qū)域R3位于區(qū)域Rl及區(qū)域R2之間，且區(qū)域R3可視為ー像素區(qū)，其具有像素電極381電性連接至薄膜晶體管17，較特別的是本實(shí)施例的像素電極381下方不具有堆棧結(jié)構(gòu)，即像素電極381底面會(huì)接觸基 板110的上表面，但需要注意的是，部份像素電極381的上方有堆棧結(jié)構(gòu)，其由下而上依續(xù)的層別為透明導(dǎo)電層380、第一導(dǎo)電層120、柵極絕緣層130、半導(dǎo)體層140、蝕刻阻擋層150、保護(hù)層160、第二導(dǎo)電層170以及部份間隔層390。區(qū)域R4可視為第一導(dǎo)電層120與第二導(dǎo)電層170的接觸區(qū)或稱為連接區(qū)，其上有連接結(jié)構(gòu)S17，且連接結(jié)構(gòu)S17包括第二堆棧結(jié)構(gòu)S16(包含透明導(dǎo)電層380、第一導(dǎo)電層120、柵極絕緣層130及半導(dǎo)體層140)、第二導(dǎo)電層170覆蓋第二堆棧結(jié)構(gòu)S16且部份接觸第一導(dǎo)電層120以及部份間隔層390設(shè)置于第二導(dǎo)電層170上。區(qū)域R5位于最右手邊，即最尾端的區(qū)域，而區(qū)域R5可視為ー接墊區(qū)，其上有墊電極結(jié)構(gòu)S18，且墊電極結(jié)構(gòu)S18與連接結(jié)構(gòu)S17相似，但是，區(qū)域R5中的第二堆棧結(jié)構(gòu)S16上方所設(shè)置間隔層390的厚度實(shí)質(zhì)上小于其它區(qū)域的間隔層390的厚度。接著，如圖34所示，本實(shí)施例的陣列基板的制作方法可更包括利用一エ藝?yán)缁一に?，將第二厚度區(qū)390B的間隔層390移除，以暴露出于第二厚度區(qū)390B中對(duì)應(yīng)墊電極120P的第二導(dǎo)電層170。通過(guò)上述的各步驟即可形成ー陣列基板700。值得說(shuō)明的是，與上述各實(shí)施例不同的地方在于，本實(shí)施例的陣列基板700包括像素電極381，部分設(shè)置于基板110與漏極電極172之間。此外，間隔層390具有一像素開(kāi)ロ 390V、ー開(kāi)ロ 391V以及另一開(kāi)ロ，像素開(kāi)ロ 390V部份暴露像素電極381，且開(kāi)ロ 39IV至少部分暴露薄膜晶體管17而另ー開(kāi)ロ暴露出圖34最右手邊的第二導(dǎo)電層170。本實(shí)施例的陣列基板700可用于下發(fā)光式有機(jī)電致發(fā)光顯示器中，但并不以此為限。另外，必需說(shuō)明的是，圖34剖面圖的區(qū)域R5與圖33剖面圖的區(qū)域R5之間的差異在于圖34區(qū)域R5的墊電極結(jié)構(gòu)S18上方不設(shè)置有間隔層390，而圖33區(qū)域R5的墊電極結(jié)構(gòu)S18上方設(shè)置有間隔層390且其厚度實(shí)質(zhì)上小于其它區(qū)域的間隔層390的厚度。綜合以上所述，本發(fā)明的陣列基板及其制作方法利用整合柵極電極、半導(dǎo)體層以及蝕刻阻擋層的エ藝步驟，達(dá)到エ藝簡(jiǎn)化與減少使用光掩模數(shù)量的目的。同吋，也利用具有不同厚度區(qū)的圖案化光刻膠將墊電極上方的圖案化柵極介電層移除，避免圖案化柵極介電層影響到其它導(dǎo)電層與墊電極的接觸狀況，進(jìn)而達(dá)到提升良率的效果。此外，本發(fā)明也利用間隔層來(lái)定義源極電極與漏極電極，達(dá)到更進(jìn)一歩エ藝簡(jiǎn)化與減少使用光掩模數(shù)量的效果。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1.一種陣列基板的制作方法，其特征在于，包括 提供一基板； 進(jìn)行ー第一光掩模エ藝，該第一光掩模エ藝包括 于該基板上依序形成一第一導(dǎo)電層、一柵極介電層、一半導(dǎo)體層以及ー蝕刻阻擋層，并于該蝕刻阻擋層上形成一第一圖案化光刻膠； 進(jìn)行ー第一蝕刻エ藝，將未被該第一圖案化光刻膠覆蓋的該蝕刻阻擋層與該半導(dǎo)體層移除，以部分暴露出該柵極介電層； 進(jìn)行ー第二蝕刻エ藝，對(duì)該第一圖案化光刻膠、該蝕刻阻擋層以及該柵極介電層進(jìn)行蝕刻，以形成一圖案化柵極介電層與ー圖案化蝕刻阻擋層，并部分暴露出該第一導(dǎo)電層與該半導(dǎo)體層； 將未被該圖案化柵極介電層覆蓋的該第一導(dǎo)電層移除，以形成ー柵極電極；以及將未被該圖案化蝕刻阻擋層覆蓋的該半導(dǎo)體層移除，以形成一圖案化半導(dǎo)體層，并部分暴露出該圖案化柵極介電層；以及進(jìn)行一第二光掩模エ藝，該第二光掩模エ藝包括 形成一保護(hù)層，至少部分覆蓋該基板以及該圖案化蝕刻阻擋層；以及 將未被該保護(hù)層覆蓋的該圖案化蝕刻阻擋層移除，以至少部分暴露該 圖案化半導(dǎo)體層。
2.根據(jù)權(quán)利要求I所述的陣列基板的制作方法，其特征在于，該第一光掩模エ藝更包括將未被該圖案化柵極介電層覆蓋的該第一導(dǎo)電層移除，以形成一墊電扱。
3.根據(jù)權(quán)利要求2所述的陣列基板的制作方法，其特征在于，該第二光掩模エ藝更包括將未被該圖案化半導(dǎo)體層覆蓋的該圖案化柵極介電層移除，以至少部分暴露該墊電扱。
4.根據(jù)權(quán)利要求I所述的陣列基板的制作方法，其特征在于，更包括進(jìn)行ー第三光掩模エ藝，以于該保護(hù)層與該圖案化半導(dǎo)體層上形成一源極電極以及ー漏極電扱。
5.根據(jù)權(quán)利要求4所述的陣列基板的制作方法，其特征在于，更包括 利用該第三光掩模エ藝于該漏極電極上形成一像素電極；以及 進(jìn)行ー第四光掩模エ藝，以于該像素電極上形成一間隔層，其中該間隔層具有一像素開(kāi)ロ，且該像素開(kāi)ロ至少部分暴露該像素電極。
6.根據(jù)權(quán)利要求4所述的陣列基板的制作方法，其特征在于，更包括 利用該第三光掩模エ藝于該漏極電極與該保護(hù)層之間形成一像素電極；以及進(jìn)行ー第四光掩模エ藝，以于該源極電極以及該漏極電極上形成一間隔層，其中該間隔層具有一像素開(kāi)ロ，且該像素開(kāi)ロ至少部分暴露該像素電極。
7.根據(jù)權(quán)利要求4所述的陣列基板的制作方法，其特征在干，該第三光掩模エ藝包括形成一間隔層，并以該間隔層定義出該源極電極以及該漏極電極。
8.根據(jù)權(quán)利要求7所述的陣列基板的制作方法，其特征在于，該第三光掩模エ藝更包括利用該間隔層定義出ー像素電極。
9.根據(jù)權(quán)利要求7所述的陣列基板的制作方法，其特征在于，該間隔層包括一第一厚度區(qū)以及ー第二厚度區(qū)，且位于該第二厚度區(qū)的該間隔層的ー厚度小于位于該第一厚度區(qū)的該間隔層的ー厚度。
10.根據(jù)權(quán)利要求9所述的陣列基板的制作方法，其特征在于，更包括將該第二厚度區(qū)的該間隔層移除，以形成一像素開(kāi)ロ。
11.根據(jù)權(quán)利要求I所述的陣列基板的制作方法，其特征在于，該第一圖案化光刻膠包括一第一厚度區(qū)以及ー第二厚度區(qū)，且位于該第二厚度區(qū)的該第一圖案化光刻膠的ー厚度小于位于該第一厚度區(qū)的該第一圖案化光刻膠的ー厚度。
12.根據(jù)權(quán)利要求11所述的陣列基板的制作方法，其特征在于，該第二厚度區(qū)的該第一圖案化光刻膠以及對(duì)應(yīng)的該蝕刻阻擋層于該第二蝕刻エ藝中移除。
13.根據(jù)權(quán)利要求I所述的陣列基板的制作方法，其特征在于，該第一光掩模エ藝更包括 于該第一導(dǎo)電層形成之前，于該基板上形成一透明導(dǎo)電層；以及 將未被該圖案化柵極介電層覆蓋的該透明導(dǎo)電層移除，以形成一像素電極。
14.根據(jù)權(quán)利要求13所述的陣列基板的制作方法，其特征在于，更包括進(jìn)行ー第三光掩模エ藝，以于該保護(hù)層與該圖案化半導(dǎo)體層上形成一源極電極以及ー漏極電極，其中該第三光掩模エ藝包括 形成一第二導(dǎo)電層，以覆蓋該保護(hù)層與該圖案化半導(dǎo)體層； 于該第二導(dǎo)電層上形成一間隔層； 將未被該間隔層覆蓋的該第二導(dǎo)電層移除，以形成該源極電極以及該漏極電極；以及將至少部分的未被該間隔層覆蓋的該圖案化柵極介電層以及該第一導(dǎo)電層移除，以至少部分暴露出該像素電極。
15.根據(jù)權(quán)利要求I所述的陣列基板的制作方法，其特征在于，該半導(dǎo)體層包括氧化物半導(dǎo)體材料、非晶硅半導(dǎo)體材料或多晶硅半導(dǎo)體材料。
16.—種陣列基板,其特征在于,包括 一基板；以及 一薄膜晶體管，設(shè)置于該基板上，該薄膜晶體管包括 ー柵極電極，設(shè)置于該基板上； ー圖案化柵極介電層，設(shè)置于該柵極電極上； 一圖案化半導(dǎo)體層，設(shè)置于該圖案化柵極介電層上； ー圖案化蝕刻阻擋層，設(shè)置于該圖案化半導(dǎo)體層上； 一保護(hù)層，設(shè)置于該圖案化蝕刻阻擋層上，其中該保護(hù)層與該圖案化蝕刻阻擋層具有多個(gè)接觸開(kāi)ロ，以部分暴露出該圖案化半導(dǎo)體層；以及一源極電極與一漏極電極，設(shè)置于該保護(hù)層與該圖案化半導(dǎo)體層上，且該源極電極與該漏極電極透過(guò)該等接觸開(kāi)ロ與該圖案化半導(dǎo)體層電性連接。
17.根據(jù)權(quán)利要求16所述的陣列基板，其特征在于，更包括一墊電極，設(shè)置于該基板上，其中該墊電極未被該保護(hù)層所覆蓋。
18.根據(jù)權(quán)利要求16所述的陣列基板，其特征在于，更包括一間隔層，設(shè)置于該基板上且至少部分覆蓋該源極電極、該漏極電極以及該保護(hù)層。
19.根據(jù)權(quán)利要求18所述的陣列基板，其特征在于，該間隔層具有ー開(kāi)ロ，且該開(kāi)ロ至少部分暴露該薄膜晶體管。
20.根據(jù)權(quán)利要求18所述的陣列基板，其特征在于，更包括一像素電極，設(shè)置于該漏極電極之上，其中該像素電極于垂直于該基板的一方向上與該圖案化半導(dǎo)體層至少部分重迭，且該間隔層具有一像素開(kāi)ロ以至少部分暴露該像素電極。
21.根據(jù)權(quán)利要求18所述的陣列基板，其特征在于，更包括一像素電極，設(shè)置于該漏極電極與該保護(hù)層之間，其中該像素電極于垂直于該基板的一方向上與該圖案化半導(dǎo)體層至少部分重迭，且該間隔層具有一像素開(kāi)ロ以至少部分暴露該像素電極。
22.根據(jù)權(quán)利要求18所述的陣列基板，其特征在于，更包括一像素電極，至少部分設(shè)置于該基板與該漏極電極之間，其中該間隔層具有一像素開(kāi)ロ以至少部分暴露該像素電極。
23.根據(jù)權(quán)利要求16所述的陣列基板，其特征在于，該圖案化半導(dǎo)體層包括氧化物半導(dǎo)體材料、非晶硅半導(dǎo)體材料或多晶硅半導(dǎo)體材料。
24.根據(jù)權(quán)利要求18所述的陣列基板，其特征在于，該間隔層包括一上下堆棧結(jié)構(gòu)，該上下堆棧結(jié)構(gòu)的上層為有機(jī)材料、下層為無(wú)機(jī)材料，且該無(wú)機(jī)材料包含氧化銦鋅錫、氧化銦鋁鋅、氧化銦鎵錫、氧化鋁鋅、氧化銻錫、氧化鎵鋅或氧化銦鎵鋅。
全文摘要
一種陣列基板的制作方法，包括下列步驟于基板上依序形成第一導(dǎo)電層、柵極介電層、半導(dǎo)體層、蝕刻阻擋層與第一圖案化光刻膠。進(jìn)行第一蝕刻制程，將未被第一圖案化光刻膠覆蓋的蝕刻阻擋層與半導(dǎo)體層移除。進(jìn)行第二蝕刻工藝，以形成圖案化柵極介電層與圖案化蝕刻阻擋層。將未被圖案化柵極介電層覆蓋之第一導(dǎo)電層移除，以形成柵極電極。將未被圖案化蝕刻阻擋層覆蓋的半導(dǎo)體層移除，以形成圖案化半導(dǎo)體層，并部分暴露出圖案化柵極介電層。
文檔編號(hào)H01L21/77GK102709238SQ20121010407
公開(kāi)日2012年10月3日 申請(qǐng)日期2012年4月9日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者丁宏哲, 呂學(xué)興, 周奇緯, 張凡偉, 辜慧玲, 鐘宜臻, 陳佳榆, 陳宇宏 申請(qǐng)人:友達(dá)光電股份有限公司