專利名稱：半導(dǎo)體模組、封裝結(jié)構(gòu)及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體制造領(lǐng)域技術(shù)，尤其涉及一種半導(dǎo)體封裝結(jié)構(gòu)和封裝方法、以及應(yīng)用該封裝結(jié)構(gòu)的半導(dǎo)體模組。
背景技術(shù)：
晶圓級封裝(Wafer Level Packaging,WLP)技術(shù)是對整片晶圓進(jìn)行封裝測試后再切割得到單個(gè)成品芯片的技術(shù)，封裝后的芯片尺寸與裸片完全一致。晶圓級芯片尺寸封裝技術(shù)徹底顛覆了傳統(tǒng)封裝如陶瓷無引線芯片載具(Ceramic Leadless Chip Carrier)以及有機(jī)無引線芯片載具(Organic LeadlessChip Carrier)等模式,順應(yīng)了市場對微電子產(chǎn)品日益輕、小、短、薄化和低價(jià)化要求?，F(xiàn)有的晶圓級封裝技術(shù)中，例如是感光芯片的封裝，其感光的光學(xué)區(qū)常受其上的透明基板的影響，使得光線的接收與發(fā)射不順利，從而影響芯片的整體性能。

發(fā)明內(nèi)容
為解決上述技術(shù)問題，本發(fā)明的目的在于提供一種半導(dǎo)體封裝結(jié)構(gòu)。本發(fā)明的目的還在于提供一種半導(dǎo)體模組。本發(fā)明的目的又在于提供一種上述半導(dǎo)體封裝結(jié)構(gòu)的封裝方法。為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供一種半導(dǎo)體封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括
芯片，其上設(shè)置有多個(gè)金屬凸點(diǎn)；
基板，其包括上表面以及與上表面相背的下表面，所述基板下表面設(shè)有凹陷的收容空間，所述芯片收容于所述收容空間內(nèi)；所述基板還設(shè)有從上表面向下表面延伸并與所述收容空間連通的通孔；
導(dǎo)電介質(zhì)，所述導(dǎo)電介質(zhì)設(shè)置于所述收容空間內(nèi)壁及所述基板的下表面，所述芯片通過所述金屬凸點(diǎn)與所述導(dǎo)電介質(zhì)電性連接；
焊接凸點(diǎn)，所述焊接凸點(diǎn)與所述基板下表面上的導(dǎo)電介質(zhì)電性連接。作為本發(fā)明的進(jìn)一步改進(jìn)，所述芯片設(shè)有光學(xué)區(qū)，所述金屬凸點(diǎn)與所述光學(xué)區(qū)設(shè)置于所述芯片的同一面。作為本發(fā)明的進(jìn)一步改進(jìn)，所述封裝結(jié)構(gòu)還包括絕緣層，所述絕緣層設(shè)置于所述收容空間內(nèi)壁和所述基板下表面上，所述導(dǎo)電介質(zhì)設(shè)置于所述絕緣層上。作為本發(fā)明的進(jìn)一步改進(jìn)，所述封裝結(jié)構(gòu)還包括設(shè)置于所述導(dǎo)電介質(zhì)上的防焊層，所述防焊層開設(shè)有部分暴露所述導(dǎo)電介質(zhì)的多個(gè)開口，所述金屬凸點(diǎn)和所述焊接凸點(diǎn)通過所述開口與所述導(dǎo)電介質(zhì)電性連接。作為本發(fā)明的進(jìn)一步改進(jìn)，所述通孔的最小寬度大于或等于所述光學(xué)區(qū)的寬度。為了解決上述另一發(fā)明目的，本發(fā)明提供一種半導(dǎo)體模組，所述半導(dǎo)體模組包括如上所述的半導(dǎo)體封裝結(jié)構(gòu)。為了解決上述又一發(fā)明目的，本發(fā)明提供一種半導(dǎo)體封裝方法，該方法包括以下步驟
提供一基板，其包括上表面以及與上表面相背的下表面，自所述下表面形成多個(gè)凹陷的收容空間；
在所述基板的收容空間內(nèi)壁及所述下表面形成導(dǎo)電介質(zhì)；
形成與所述收容空間連通的通孔；
提供多個(gè)芯片，每個(gè)芯片上設(shè)置有光學(xué)區(qū)及多個(gè)金屬凸點(diǎn)，將所述芯片放置于對應(yīng)的收容空間內(nèi)，并將所述芯片通過所述金屬凸點(diǎn)與所述導(dǎo)電介質(zhì)電性連接；
在所述基板下表面的導(dǎo)電介質(zhì)上形成與其電性連接的多個(gè)焊接凸點(diǎn)。作為本發(fā)明的進(jìn)一步改進(jìn)，所述芯片設(shè)有光學(xué)區(qū)，所述金屬凸點(diǎn)與所述光學(xué)區(qū)設(shè)置于所述芯片同一面。作為本發(fā)明的進(jìn)一步改進(jìn)，“在所述基板的收容空間內(nèi)壁及所述下表面形成導(dǎo)電介質(zhì)”具體包括
在所述基板的收容空間內(nèi)壁及所述下表面上形成絕緣層，并在所述絕緣層上形成所述導(dǎo)電介質(zhì)。作為本發(fā)明的進(jìn)一步改進(jìn)，所述方法還包括
在所述導(dǎo)電介質(zhì)上形成防焊層；
在所述防焊層上形成部分暴露所述導(dǎo)電介質(zhì)的多個(gè)開口；
將所述金屬凸點(diǎn)與所述焊接凸點(diǎn)通過所述開口與所述導(dǎo)電介質(zhì)電性連接。作為本發(fā)明的進(jìn)一步改進(jìn)，所述“自所述上表面形成多個(gè)向下表面延伸且與所述收容空間連通的通孔”具體包括
自收容空間底壁形成多個(gè)向下表面延伸且與所述收容空間連通的通孔，所述通孔的最小寬度大于或等于所述光學(xué)區(qū)的寬度。與現(xiàn)有技術(shù)相比，本發(fā)明移除了光學(xué)區(qū)其上的透明基板，使得光線的接收與發(fā)射順利，提高芯片的整體性能。


圖I是本發(fā)明一實(shí)施方式半導(dǎo)體封裝結(jié)構(gòu)的結(jié)構(gòu)示意 圖2是本發(fā)明一實(shí)施方式半導(dǎo)體模組的結(jié)構(gòu)示意 圖3是本發(fā)明一實(shí)施方式的半導(dǎo)體封裝方法的流程圖。
具體實(shí)施例方式以下將結(jié)合附圖所示的具體實(shí)施方式
對本發(fā)明進(jìn)行詳細(xì)描述。但這些實(shí)施方式并不限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實(shí)施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本發(fā)明的保護(hù)范圍內(nèi)。本發(fā)明所提及的上表面、下表面并不帶有空間位置上的絕對關(guān)系，而僅僅是為了描述的方便。參圖I所示，介紹本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的一具體實(shí)施方式
。該封裝結(jié)構(gòu)包括芯片20、基板10、導(dǎo)電介質(zhì)12、焊接凸點(diǎn)14。其中，所述芯片20上設(shè)置有光學(xué)區(qū)22及多個(gè)金屬凸點(diǎn)21。優(yōu)選地，所述光學(xué)區(qū)與所述金屬凸點(diǎn)設(shè)置于所述芯片的同一面。
所述基板10包括上表面IOOa以及與上表面IOOa相背的下表面100b。該基板10的材質(zhì)可以包括硅、玻璃、陶瓷、金屬等。所述基板10的下表面IOOb設(shè)有凹陷的收容空間31，所述基板10還設(shè)有從所述上表面IOOa向所述下表面IOOb延伸并與該收容空間31連通的通孔32，所述芯片20收容于該收容空間31內(nèi)，在本實(shí)施方式中，通過將芯片20設(shè)置于基板10的收容空間31內(nèi)，可降低了整體的封裝厚度；同時(shí)，該芯片20上的光學(xué)區(qū)22面朝基板10上通孔32設(shè)置，且該芯片20的光學(xué)區(qū)22上不需要設(shè)置額外的介質(zhì)，使得光線的接收與發(fā)射順利，提高芯片的整體性能。優(yōu)選地，在本發(fā)明一實(shí)施方式中，所述通孔32的截面形狀為矩形，當(dāng)然，在本發(fā)明的其他方式中，該截面還可為其他不同形狀，只要該通孔可暴露出該芯片上的光學(xué)區(qū)即可，即是所述通孔32的最小寬度大于或等于所述光學(xué)區(qū)的寬度。優(yōu)選地，該光學(xué)區(qū)22中心和該通孔32中心位于同一軸線上。本發(fā)明實(shí)施方式中的所述封裝結(jié)構(gòu)還包括有設(shè)置于所述基板10下表面IOOb和所述收容空間31內(nèi)壁上的絕緣層11，所述導(dǎo)電介質(zhì)12均勻分布于該絕緣層11上，該導(dǎo)電介質(zhì)12的材料可以選自銅、鋁、金、鉬、鎢或其組合等。優(yōu)選地，該絕緣層13的材質(zhì)可為環(huán)氧樹脂、防焊材料或其它適合的絕緣物質(zhì)。該絕緣層13的形成方式可包含涂布方式，例如，旋轉(zhuǎn)涂布、噴涂，或其它適合的沉積方式，例如，物理氣相沉積、化學(xué)氣相沉積。所述導(dǎo)電介質(zhì)12上還形成有防焊層13。防焊層13上設(shè)置有部分暴露導(dǎo)電介質(zhì)12的開口，優(yōu)選地，該開口至少形成于收容空間31底壁及基板10下表面IOOb的防焊層13上，通過這些開口，設(shè)置有與導(dǎo)電介質(zhì)12電性連接的多個(gè)金屬凸點(diǎn)21和多個(gè)焊接凸點(diǎn)14，其中，所述金屬凸點(diǎn)21用于使所述芯片電性連接所述導(dǎo)電介質(zhì)12，所述焊接凸點(diǎn)14用于使外接電路板電性連接所述導(dǎo)電介質(zhì)12，優(yōu)選地，所述開口可通過光刻的方式形成于所述防焊層13上。參圖2所示，為采用了如圖I所示的本發(fā)明一實(shí)施方式封裝結(jié)構(gòu)的半導(dǎo)體模組，其包括了一半導(dǎo)體封裝結(jié)構(gòu)、一鏡頭組件，其中，所說的鏡頭組件包括鏡頭容器41，以及固定設(shè)直在鏡頭各器41內(nèi)的多個(gè)鏡頭42。參圖3所示，為本發(fā)明半導(dǎo)體封裝結(jié)構(gòu)的封裝方法的一實(shí)施方式，該方法包括
SI、提供一基板10,其包括上表面IOOa以及與上表面IOOa相背的下表面IOOb ；自該下
表面IOOb上形成多個(gè)凹陷的收容空間31。S2、在所述基板10的收容空間31內(nèi)壁及所述下表面IOOb形成導(dǎo)電介質(zhì)12。其具體包括在所述基板10下表面IOOb和所述收容空間31內(nèi)壁上形成絕緣層11，并在該絕緣層11上形成均勻分布的導(dǎo)電介質(zhì)12，該導(dǎo)電介質(zhì)12的材料可以選自銅、鋁、金、鉬、鎢或其組合等。優(yōu)選地，該絕緣層11的材質(zhì)可為環(huán)氧樹脂、防焊材料或其它適合的絕緣物質(zhì)。該絕緣層11的形成方式可包含涂布方式，例如，旋轉(zhuǎn)涂布、噴涂，或其它適合的沉積方式，例如，物理氣相沉積、化學(xué)氣相沉積。本實(shí)施方式的方法中，在所述絕緣層11上形成導(dǎo)電介質(zhì)12后，還包括在所述導(dǎo)電介質(zhì)12上形成一防焊層13 ;在所述基板下表面IOOb和所述收容空間31底壁的防焊層13上形成部分暴露所述導(dǎo)電介質(zhì)12的多個(gè)開口，所述開口可通過光刻的方式形成于所述防焊層13上。S3、形成與所述收容空間連通的通孔；優(yōu)選地，在該收容空間底壁形成多個(gè)向上表 面IOOb延伸且與收容空間31連通的通孔32，在本實(shí)施方式中，該通孔可采用蝕刻工藝制成。其中，該通孔與所述收容空間相匹配，即是一個(gè)收容空間31對應(yīng)一個(gè)通孔。在本發(fā)明一實(shí)施方式中，所述通孔32的截面形狀為矩形，當(dāng)然，在本發(fā)明的其他方式中，該截面還可為其他不同形狀，只要該通孔可暴露出該芯片上的光學(xué)區(qū)即可，即是所述通孔32的最小寬度大于或等于所述光學(xué)區(qū)的寬度。優(yōu)選地，該光學(xué)區(qū)22中心和該通孔32中心位于同一軸線上。S4、提供多個(gè)芯片20，每個(gè)芯片20上設(shè)置有光學(xué)區(qū)22及多個(gè)金屬凸點(diǎn)21，優(yōu)選地，所述光學(xué)區(qū)與所述金屬凸點(diǎn)設(shè)置于所述芯片的同一面，將所述芯片20上的光學(xué)區(qū)面朝基板10上通孔21放置于對應(yīng)的收容空間內(nèi)，并通過Au Bump連接工藝將該金屬凸點(diǎn)21通過所述收容空間31底壁上防焊層13的開口與導(dǎo)電介質(zhì)12電性連接。該芯片20的光學(xué)區(qū)22上不需要設(shè)置額外的介質(zhì)，使得光線的接收與發(fā)射順利，提高芯片的整體性能。S5、通過所述基板10下表面IOOb防焊層13的開口，形成多個(gè)與導(dǎo)電介質(zhì)12電性連接的焊接凸點(diǎn)14，以用于使外接電路板。優(yōu)選地，所述焊接凸點(diǎn)14之間的節(jié)距大于所述金屬凸點(diǎn)之間的節(jié)距。在晶圓級封裝的現(xiàn)有技術(shù)中，是完全按照晶圓級芯片尺寸的封裝方法先將整片裸晶圓進(jìn)行切割，形成單顆分立的裸芯片，再將切割后的裸芯片在新的基板上重新排布，形成芯片間距更合適的新的晶圓，然后采用晶圓級封裝技術(shù)(WLP,即wafer level package),對重新排布的晶圓進(jìn)行封裝測試后，切割成比原始芯片面積大的焊球陣列芯片。然而，將裸芯片在新的基板上重新排布，對制程能力要求較高(容許誤差極小)，使得工藝復(fù)雜，封裝成本較高。而本發(fā)明通過上述封裝方法，可先對新的基板進(jìn)行處理后，再將切割完成后的裸芯片放置于新的基板中對應(yīng)的收容空間內(nèi)，以完成晶圓級封裝，最后切割成焊球陣列芯片。該方法可在不改變原有裸芯片設(shè)計(jì)的基礎(chǔ)上，實(shí)現(xiàn)不同尺寸裸芯片的fan-out晶圓級封裝，且對制程能力要求較低，工藝簡化，產(chǎn)品的封裝成本較低。應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個(gè)整體，各實(shí)施方式中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。 上文所列出的一系列的詳細(xì)說明僅僅是針對本發(fā)明的可行性實(shí)施方式的具體說明，它們并非用以限制本發(fā)明的保護(hù)范圍，凡未脫離本發(fā)明技藝精神所作的等效實(shí)施方式或變更均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)包括 芯片，其上設(shè)置有光學(xué)區(qū)及多個(gè)金屬凸點(diǎn)； 基板，其包括上表面以及與上表面相背的下表面，所述基板下表面設(shè)有凹陷的收容空間，所述芯片收容于所述收容空間內(nèi)；所述基板還設(shè)有從上表面向下表面延伸并與所述收容空間連通的通孔； 導(dǎo)電介質(zhì)，所述導(dǎo)電介質(zhì)設(shè)置于所述收容空間內(nèi)壁及所述基板的下表面，所述芯片通過所述金屬凸點(diǎn)與所述導(dǎo)電介質(zhì)電性連接； 多個(gè)焊接凸點(diǎn)，所述焊接凸點(diǎn)與所述基板下表面上的導(dǎo)電介質(zhì)電性連接。
2.根據(jù)權(quán)利要求I所述的封裝結(jié)構(gòu)，其特征在于，所述金屬凸點(diǎn)與所述光學(xué)區(qū)設(shè)置于所述芯片的同一面。
3.根據(jù)權(quán)利要求I所述的封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括絕緣層，所述絕緣層設(shè)置于所述收容空間內(nèi)壁和所述基板下表面上，所述導(dǎo)電介質(zhì)設(shè)置于所述絕緣層上。
4.根據(jù)權(quán)利要求I所述的封裝結(jié)構(gòu)，其特征在于，所述封裝結(jié)構(gòu)還包括設(shè)置于所述導(dǎo)電介質(zhì)上的防焊層，所述防焊層開設(shè)有部分暴露所述導(dǎo)電介質(zhì)的多個(gè)開口，所述金屬凸點(diǎn)和所述焊接凸點(diǎn)通過所述開口與所述導(dǎo)電介質(zhì)電性連接。
5.根據(jù)權(quán)利要求I所述的封裝結(jié)構(gòu)，其特征在于，所述通孔暴露出所述光學(xué)區(qū)。
6.一種半導(dǎo)體模組，其特征在于，所述半導(dǎo)體模組包括如權(quán)利要求I至5之任意一項(xiàng)所述的半導(dǎo)體封裝結(jié)構(gòu)。
7.一種半導(dǎo)體封裝方法，其特征在于，該方法包括以下步驟 提供一基板，其包括上表面以及與上表面相背的下表面，自所述下表面形成多個(gè)凹陷的收容空間； 在所述基板的收容空間內(nèi)壁及所述下表面形成導(dǎo)電介質(zhì)； 形成與所述收容空間連通的通孔； 提供多個(gè)芯片，每個(gè)芯片上設(shè)置有光學(xué)區(qū)及多個(gè)金屬凸點(diǎn)，將所述芯片放置于對應(yīng)的收容空間內(nèi)，并將所述芯片通過所述金屬凸點(diǎn)與所述導(dǎo)電介質(zhì)電性連接； 在所述基板下表面的導(dǎo)電介質(zhì)上形成與其電性連接的多個(gè)焊接凸點(diǎn)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述金屬凸點(diǎn)與所述光學(xué)區(qū)設(shè)置于所述芯片同一面。
9.根據(jù)權(quán)利要求7所述的方法，其特征在于，“在所述基板的收容空間內(nèi)壁及所述下表面形成導(dǎo)電介質(zhì)”具體包括 在所述基板的收容空間內(nèi)壁及所述下表面上形成絕緣層，并在所述絕緣層上形成所述導(dǎo)電介質(zhì)。
10.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述方法還包括 在所述導(dǎo)電介質(zhì)上形成防焊層； 在所述防焊層上形成部分暴露所述導(dǎo)電介質(zhì)的多個(gè)開口； 將所述金屬凸點(diǎn)與所述焊接凸點(diǎn)通過所述開口與所述導(dǎo)電介質(zhì)電性連接。
11.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述“自所述上表面形成多個(gè)向下表面延伸且與所述收容空間連通的通孔”具體包括 自收容空間底壁形成多個(gè)向上表面延伸且與所述收容空間連通的通孔，所述通孔暴露出所述光 學(xué)區(qū)。
全文摘要
本發(fā)明揭示了一種半導(dǎo)體封裝模組、半導(dǎo)體封裝結(jié)構(gòu)及其封裝方法，其中，該半導(dǎo)體封裝結(jié)構(gòu)包括芯片，其上設(shè)置有多個(gè)金屬凸點(diǎn)；基板，其包括上表面以及與上表面相背的下表面，所述基板下表面設(shè)有凹陷的收容空間，所述芯片收容于所述收容空間內(nèi)；所述基板還設(shè)有從上表面向下表面延伸并與所述收容空間連通的通孔；導(dǎo)電介質(zhì)，所述導(dǎo)電介質(zhì)設(shè)置于所述收容空間內(nèi)壁及所述基板的下表面，所述芯片通過所述金屬凸點(diǎn)與所述導(dǎo)電介質(zhì)電性連接；焊接凸點(diǎn)，所述焊接凸點(diǎn)與所述基板下表面上的導(dǎo)電介質(zhì)電性連接。與現(xiàn)有技術(shù)相比，本發(fā)明移除了光學(xué)區(qū)其上的透明基板，使得光線的接收與發(fā)射順利，提高芯片的整體性能。
文檔編號H01L23/488GK102646660SQ20121012727
公開日2012年8月22日 申請日期2012年4月27日 優(yōu)先權(quán)日2012年4月27日
發(fā)明者俞國慶, 喻瓊, 王之奇, 王蔚 申請人:蘇州晶方半導(dǎo)體科技股份有限公司