專利名稱：半導體裝置及電子設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置及電子設(shè)備。注意在本說明書中，半導體裝置指的是能夠通過利用半導體特性而工作的所有裝置，以及電光學裝置、半導體電路及電子設(shè)備都包括在半導體裝置類別內(nèi)。
背景技術(shù)：
近年來,代替塊體娃晶圓而利用SOI (Silicon On Insulator,即絕緣體上娃)襯底的集成電路已經(jīng)被開發(fā)。通過利用形成于絕緣層上的薄單晶硅層的特點，可以將集成電路中的晶體管形成為彼此完全電分離，并且使每個晶體管成為完全耗盡型晶體管。因此，可以實現(xiàn)高集成、高速驅(qū)動、低耗電量等附加價值高的半導體集成電路。作為SOI襯底的制造方法之一，已知組合了氫離子注入和分離的氫離子注入分離法。下面，示出氫離子注入分離法的典型エ藝。首先，通過對硅晶圓注入氫離子，在離其表面有預(yù)定深度的部分中形成離子注入層。接著，通過使成為基底襯底的另外的硅晶圓氧化，來形成氧化硅膜。然后，通過將注入有氫離子的硅晶圓和另外的硅晶圓的氧化硅膜接合在一起，來將兩個硅晶圓貼合在一起。而且，通過進行加熱處理，以離子注入層為分離面來分離硅晶圓。另外，為了提高貼合時的結(jié)合力，進行加熱處理。已知通過利用氫離子注入分離法在玻璃襯底上形成單晶硅層的方法(例如，引用文件I :日本公布專利申請No. Heill-097379)。在引用文件I中，為了去掉通過離子注入而形成的缺陷層或者分離面上的幾nm至幾十nm的臺階，對分離面進行機械拋光。與硅晶圓相比，玻璃襯底是其面積大且廉價的襯底，它主要用于顯示裝置如液晶顯示裝置等的制造。通過將玻璃襯底用作基底襯底，可以制造其面積大且廉價的SOI襯底。然而，玻璃襯底的應(yīng)變點為等于或低于700°C，而其耐熱性低。因此，不能以超過玻璃襯底的容許溫度極限的溫度加熱，從而エ藝溫度限于700°C或以下。就是說，當去掉分離面上的晶體缺陷以及表面凹凸時，也有對エ藝溫度的限制。此外，當利用貼合到玻璃襯底的單晶硅層制造晶體管吋，也有對エ藝溫度的限制。并且，由于襯底尺寸是大型，存在對可以使用的裝置和處理方法的限制。例如，引用文件I所記載的分離面的機械拋光，從加工精度或裝置的成本等的觀點來看，應(yīng)用于大面積襯底是不實際的。但是，為了發(fā)揮半導體元件的特性，需要將分離面上的表面凹凸抑制到一定程度。如上所述，在使用諸如耐熱性低的大面積玻璃襯底之類的襯底作為基底襯底的情況下，難以抑制半導體層的表面凹凸并難以得到所希望的特性
發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明的目的在于通過使用以低耐熱性襯底為基底襯底的SOI襯底來提供高性能半導體裝置。本發(fā)明的目的還在于以不進行機械拋光(例如CMP等)的方式提供高性能半導體裝置。再者，本發(fā)明的目的在于提供ー種使用該半導體裝置的電子設(shè)備。根據(jù)本發(fā)明一方面，半導體裝置包括絕緣襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，以及單晶半導體層上部表面算木平均粗糙度為大于或等于Inm且小于或等于7nm。根據(jù)本發(fā)明另一方面，半導體裝置包括絕緣襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，以及單晶半導體層上部表面的均方根粗糙度為大于或等于Inm且小于或等于10nm。根據(jù)本發(fā)明另一方面，半導體裝置包括絕緣襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，以及單晶半導體層上部表面的最大高度差為大于或等于 5nm且小于或等于250nm。根據(jù)本發(fā)明另一方面，半導體裝置包括容許溫度極限為700°C或以下的襯底、襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，以及單晶半導體層上部表面的算木平均粗糙度為大于或等于Inm且小于或等于7nm。根據(jù)本發(fā)明的另一方面，半導體裝置包括容許溫度極限為700°C或以下的襯底、襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，以及單晶半導體層上部表面的均方根粗糙度為大于或等于Inm且小于或等于10nm。根據(jù)本發(fā)明另一方面，半導體裝置包括容許溫度極限為700°C或以下的襯底、襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，以及單晶半導體層上部表面的最大高低差為大于或等于5nm且小于或等于250nm。在上述任意結(jié)構(gòu)中，襯底優(yōu)選為包含鋁硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋇硼硅酸鹽玻璃中的任意玻璃的玻璃襯底。作為襯底尺寸不作特別限制，只要是對其難以應(yīng)用CMPエ藝的尺寸都可以，例如每邊超過300_的襯底。另外，在上述任意結(jié)構(gòu)中，接合層可包括通過使用有機硅烷氣體以化學氣相沉積法而形成的氧化硅膜。另外，絕緣層可包括氧氮化硅膜或氮氧化硅膜。另外，在上述任意結(jié)構(gòu)中，單晶半導體層可具有(100)面作為主表面(在其上形成有集成電路的表面)。備選地，單晶半導體層可具有(110)面作為主表面。注意，單晶半導體層的上部表面具有通過照射激光束而得到的平滑的凹凸形狀。就是說，上部表面的凸形狀不是尖鋭峰形，而是具有給定曲率半徑以上的平滑度。注意，可以對單晶半導體層進行減薄及平坦化的處理，以控制單晶半導體層的厚度，或者減少表面凹凸。作為上述處理，可以采用干蝕刻及濕蝕刻中的ー種、或組合該兩種的蝕刻。當然，可以進行回蝕處理(etch-back treatment)。該處理可以適用于激光束照射之前或之后中的任何ー種情況。另外，在上述任意結(jié)構(gòu)中，上述凹凸形狀中的各凹部寬度的平均值或各凸部寬度的平均值優(yōu)選為大于或等于60nm且小于或等于120nm。各凹部寬度或各凸部寬度是以平均高度來測量的。通過使用上述半導體裝置，可以提供各種電子設(shè)備。在本發(fā)明的半導體裝置中，使用容許溫度極限低的襯底且以不進行機械拋光的方式將單晶半導體層的表面凹凸度抑制到一定程度以下。由此，可以通過使用以低耐熱性襯底為基底襯底的SOI襯底來提供高性能半導體裝置。另外，可以通過使用該半導體裝置提供各種各樣的電子設(shè)備。


圖IA至IH是說明SOI襯底的制造方法的截面圖；圖2A至2C是說明SOI襯底的制造方法的截面圖，并是說明圖IH之后的步驟的截面圖；圖3A至3G是說明SOI襯底的制造方法的截面圖；圖4A至4C是說明SOI襯底的制造方法的截面圖，并是說明圖3G之后的步驟的截面圖；圖5A至5H是說明SOI襯底的制造方法的截面圖；圖6A至6C是說明SOI襯底的制造方法的截面圖，并是說明圖5H之后的步驟的截面圖；圖7A至7D是說明使用SOI襯底制造半導體裝置的方法的截面圖；圖8A和8B是說明使用SOI襯底制造半導體裝置的方法的截面圖，并是說明圖7D之后的步驟的截面圖；圖9是示出使用SOI襯底而形成的微處理器結(jié)構(gòu)的框圖；圖10是示出使用SOI襯底而形成的RFCPU結(jié)構(gòu)的框圖；圖11是使用母體玻璃作為基底襯底的SOI襯底的正面圖；圖12A是液晶顯示裝置的像素的平面圖，而圖12B是沿圖12A的J-K線的截面圖；圖13A是電致發(fā)光顯示裝置的像素的平面圖，而圖13B是沿圖13A的J-K線的截面圖；圖14A是手機的外觀圖，圖14B是數(shù)字播放器的外觀圖，而且圖14C是電子書的外觀圖；圖15是使用SOI襯底而制造的TFT的截面照片；圖16是示出TFT特性的圖；圖17是比較整流電壓而示出的圖；圖18是RTLS-RFID標簽的照片；圖19是RTLS-RFID標簽的框圖；圖20是RTLS-RFID標簽的響應(yīng)信號波形；圖21是示出RTLS-RFID標簽的通信距離與輸出數(shù)字代碼的關(guān)系圖；圖22是SOI襯底的晶體取向分析結(jié)果；圖23是SOI襯底及塊體硅的Raman光譜；圖24是使用SOI襯底而制造的TFT的截面照片；圖25A和25B是示出TFT特性的圖；圖26是示出各包括TFT的電容器TEG的柵極耐壓特性的圖；圖27是包括TFT的9級環(huán)形振蕩器的波形圖；圖28是CPU的照片；圖29A 和 29B 各是 CPU 的 shmoo 圖30A和30B是SOI襯底的AFM照片。
具體實施例方式下面，關(guān)于本發(fā)明的實施方式和實施例將參照附圖給予說明。所屬技術(shù)領(lǐng)域的技術(shù)人員可以很容易地理解一個事實，就是本文公開的實施方式和詳細內(nèi)容可以被修改成各種各樣的形式而不脫離本發(fā)明的宗g及其范圍。因此，本發(fā)明不應(yīng)該被解釋為僅限定在以下實施方式和實施例記載的內(nèi)容中。注意，在以下所說明的本發(fā)明的結(jié)構(gòu)中，貫穿這些附圖使用的同一附圖標記表示同一元素。實施方式I圖IA至IH和圖2A至2C是示出用于本發(fā)明的半導體裝置的SOI襯底的制造方法的ー個例子的截面圖。下面，參照圖IA至IH和圖2A至2C說明SOI襯底的制造方法的一個例子。 首先，制備基底襯底101 (參照圖1A)。作為基底襯底101，可以使用用于液晶顯示裝置等電子產(chǎn)品的透光玻璃襯底。從耐熱性、價格等的觀點來看，優(yōu)選使用熱膨脹系數(shù)為大于或等于2. 5 X 10—7°C且小于或等于5. OX 10_6/°C (優(yōu)選的是，大于或等于3. OX 10_6/°C且小于或等于4.0X10_6/°C )，并且應(yīng)變點為等于或高于580°C且等于或低于680°C (優(yōu)選的是，等于或高于600°C且等于或低于680°C)的襯底作為玻璃襯底。此外，玻璃襯底優(yōu)選為無堿玻璃襯底。對于無堿玻璃襯底的材料，例如利用玻璃材料如鋁硅酸鹽玻璃、鋁硼硅酸鹽玻璃、或鋇硼硅酸鹽玻璃等。作為玻璃襯底，既可通過熔融法而制造又可通過浮法而制造。通過利用浮法而制造的玻璃襯底其表面可以拋光以及在拋光后進行化學溶液處理以去除研磨劑。注意，作為基底襯底101，除了可以使用玻璃襯底以外，還可以使用陶瓷襯底、石英襯底、或藍寶石襯底等由絕緣材料構(gòu)成的絕緣襯底；由金屬或不銹鋼等導電材料構(gòu)成的導電襯底；由硅或神化鎵等半導體構(gòu)成的半導體襯底；等等。接著，清洗基底襯底101，并且在其上形成厚度為大于或等于IOnm且小于或等于400nm的絕緣層102 (參照圖1B)。絕緣層102可以具有單層結(jié)構(gòu)、或由兩層或兩層以上構(gòu)成的多層結(jié)構(gòu)。作為構(gòu)成絕緣層102的膜，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、或氮氧化鍺膜等含硅或鍺為其成分的絕緣膜。此外，還可以使用包含氧化鋁、氧化鉭、或氧化鉿等金屬氧化物的絕緣膜；包含氮化鋁等金屬的氮化物的絕緣膜；包含氧氮化鋁膜等金屬的氧氮化物的絕緣膜；或包含氮氧化鋁膜等金屬的氮氧化物的絕緣膜。注意，在本說明書中，氧氮化物是指氧的含量多于氮的含量的物質(zhì)。而氮氧化物是指氮的含量多于氧的含量的物質(zhì)。例如，氧氮化硅是指氧的含量多于氮的含量的物質(zhì)，例如包含濃度范圍在50原子％至70原子％ (包含端值)的氧，濃度范圍在0.5原子％至15原子％ (包含端值)的氮，濃度范圍在25原子％至35原子％ (包含端值)的硅，以及濃度范圍在0.1原子％至10原子％ (包含端值)的氫。此外，氮氧化硅是指氮的含量多于氧的含量的物質(zhì)，例如包含濃度范圍在5原子％至30原子％ (包含端值)的氧，濃度范圍在20原子％至55原子％ (包含端值)的氮，濃度范圍在25原子％至35原子％ (包含端值)的硅，以及濃度范圍在10原子％至30原子％ (包含端值)的氫。注意，上述范圍是通過使用盧瑟福背散射光譜學法(RBS,即Rutherford Backscattering Spectrometry)或氫前方散射法(HFS,即Hydrogen Forward Scattering)測量時的情況的范圍。另外，構(gòu)成元素含有比例的總和不超過100原子％。在使用包含堿金屬或堿土金屬等降低半導體裝置的可靠性的雜質(zhì)的襯底作為基底襯底101的情況下，優(yōu)選設(shè)置至少ー層如下膜可以防止這種雜質(zhì)從基底襯底101擴散到半導體層中的膜。作為這種膜，有氮化硅膜、氮氧化硅膜、氮化鋁膜、或氮氧化鋁膜等。通過包含這種膜，可以將絕緣層102用作阻擋層。例如，在將絕緣層102形成為具有單層結(jié)構(gòu)的阻擋層的情況下，可以形成厚度為大于或等于IOnm且小于或等于200nm的氮化硅膜、氮氧化硅膜、氮化鋁膜、或氮氧化鋁膜。在使絕緣層102用作阻擋層且具有兩層結(jié)構(gòu)的情況下，可以采用任意如下結(jié)構(gòu)由氮化硅膜和氧化硅膜構(gòu)成的疊層膜；由氮化硅膜和氧氮化硅膜構(gòu)成的疊層膜；由氮氧化硅膜和氧化硅膜構(gòu)成的疊層膜；由氮氧化硅膜和氧氮化硅膜構(gòu)成的疊層膜，等等。注意，在上述每ー種兩層結(jié)構(gòu)中，先記載的膜優(yōu)選是形成在基底襯底101的上表面的膜。另外，作為上層，優(yōu)選選擇由能夠弛豫應(yīng)カ的材料構(gòu)成的膜，以避免阻擋效果高的下層的內(nèi)部應(yīng)カ影響到半導體層。此外，可以將上層的厚度設(shè)定為大于或等于IOnm且小于或等于200nm，而將下層的厚度設(shè)定為大于或等于IOnm且小于或等于200nm。在本實施方式中，絕緣層102采用兩層結(jié)構(gòu)，其中下層采用通過使用SiH4以及NH3作為エ藝氣體且利用等離子體CVD法來形成的氮氧化硅膜103，并且上層采用通過使用SiH4以及N2O作為エ藝氣體且利用等離子體CVD法來形成的氧氮化硅膜104。在進行圖IA和IB所示的步驟的同時，加工半導體襯底。首先，制備半導體襯底111 (參照圖1C)。通過將減薄半導體襯底111得到的半導體層貼合到基底襯底101，來制造SOI襯底。注意，作為半導體襯底111，優(yōu)選使用單晶半導體襯底。但是也可以使用多晶半導體襯底。備選地，襯底可以使用屬于周期表第四族的元素諸如硅、鍺、硅-鍺、或碳化硅等構(gòu)成。當然，半導體襯底也可以使用化合物半導體諸如神化鎵、或磷化砷等構(gòu)成。接著，清洗半導體襯底111。接著在此之后，在半導體襯底111的表面上形成保護膜112 (參照圖1D)。保護膜112具有如下效果防止在照射離子時半導體襯底111被雜質(zhì)污染；防止由于照射離子的轟擊而半導體襯底111受到損傷?？梢酝ㄟ^CVD法等沉積氧化硅、氮化硅、氮氧化硅、氧氮化硅等，來形成該保護膜112。此外，可以通過使半導體襯底111氧化或氮化，來形成保護膜112。接著，穿過保護膜112，將包含被電場加速的離子的離子束施加于半導體襯底111，使得在半導體襯底111的離其表面有預(yù)定深度的區(qū)域中形成脆化層113 (參照圖1E)。可以根據(jù)離子束121的加速能量和離子束121的入射角，來控制形成脆化層113的區(qū)域的深度。在與引入離子平均深度相同或大致相同的深度的區(qū)域中形成脆化層113。根據(jù)形成上述脆化層113的深度，決定從半導體襯底111分離的半導體層的厚度。形成脆化層113的深度為大于或等于50nm且小于或等于500nm，從半導體襯底111分離的半導體層的厚度優(yōu)選為大于或等于50nm且小于或等于200nm。為了對半導體襯底111照射離子，可以使用離子注入設(shè)備或離子摻雜設(shè)備。離子注入設(shè)備中，激發(fā)源氣體來產(chǎn)生離子種，并對所產(chǎn)生的離子種進行質(zhì)量分離，來將各具有、所預(yù)定的質(zhì)量的離子種注入到處理物中。離子摻雜設(shè)備中，激發(fā)エ藝氣體來產(chǎn)生離子種，并不對所產(chǎn)生的離子種進行質(zhì)量分離而將它們引入到處理物中。注意，在具備質(zhì)量分離裝置的尚子摻雜設(shè)備中，可以與尚子注入設(shè)備中同樣地進行具有質(zhì)量分尚的尚子照射。例如，可以在下面那樣的條件下進行使用離子摻雜設(shè)備的離子照射エ序?！ぜ铀匐妷捍笥诨虻扔贗OkV且小于或等于IOOkV(優(yōu)選為大于或等于20kV且小于或等于80kV)
·劑量大于或等于I X 1016wions/cm2且小于或等于4 X 1016ions/cm2·射束電流密度2 μ A/cm2或以上(優(yōu)選為5μ A/cm2或以上、更優(yōu)選為10 μ A/cm2或以上)作為該離子照射エ序中的源氣體，可以使用氫氣體?？梢酝ㄟ^使用氫氣體(H2氣體)，來產(chǎn)生Η+.!!/.!!;作為離子種。當使用氫氣體作為源氣體時，優(yōu)選采用較多量的H3+來照射。通過以較多量的H3+照射，與采用H+離子和/或H2+離子照射時相比，離子照射效率提高。就是說，可以縮短照射時間。并且，從脆化層113的分離變得更容易。此外，通過使用H3+離子，可以使離子平均侵入深度變小，因此可以在離半導體襯底111表面更小深度的區(qū)域中形成脆化層113。當使用離子注入設(shè)備時，優(yōu)選通過進行質(zhì)量分離，來注入H3+離子。當然，可以注入
H2'當使用離子摻雜設(shè)備時優(yōu)選在離子束121中包含Η+.!!/.!!;的總量的至少70%的H3+離子。H3+離子的比例更優(yōu)選為大于或等于80%。如此，通過高比例的H3+,可以使脆化層113包含I X 102°atoms/cm3或以上濃度的氫。注意，當脆化層113包含至少5X 102°atoms/cm3的氫時，可以容易分離半導體層。作為該離子照射エ序中的源氣體，除了可以使用氫氣體以外，還可以使用選自氦氣體或氬氣體等稀有氣體、以氟氣體或氯氣體為典型的鹵氣體、氟化合物氣體(例如，BF3)等鹵化合物氣體中的一種或多種氣體。當使用氦作為源氣體時，可以不進行質(zhì)量分離，而制造出具有高比例的He+離子的離子束121。通過利用像這種離子束121的離子束，可以高效率地形成脆化層113。此外，也可以通過進行多次離子照射エ序，來形成脆化層113。在此情況下，既可以在這些離子照射エ序中使用不同源氣體，又可以使用相同源氣體。例如，使用稀有氣體作為源氣體來進行離子照射。接著，使用氫氣體作為源氣體，進行離子照射。備選地，可以首先使用鹵氣體或鹵化合物氣體來進行離子照射，接著使用氫氣體來進行離子照射。在形成脆化層113之后，利用蝕刻來去掉保護膜112。接著，在半導體襯底111的上表面形成接合層114 (參照圖1F)。也可以不去掉保護膜112，而在保護膜112上形成接合層114。接合層114是具有平滑且親水性表面的層。作為這種接合層114，優(yōu)選使用通過化學反應(yīng)而形成的絕緣膜，特別使用氧化硅膜。可以將接合層114的厚度設(shè)定為大于或等于IOnm且小于或等于200nm。厚度優(yōu)選為大于或等于IOnm且小于或等于lOOnm，更優(yōu)選厚度為大于或等于20nm且小于或等于50nm。注意，在形成接合層114的エ序中，需要將半導體襯底111的加熱溫度設(shè)定為引入到脆化層113的元素或者分子不脫離的溫度。具體地說，該加熱溫度優(yōu)選為等于或低于350°C。
當利用等離子體CVD法形成接合層114的氧化硅膜時，優(yōu)選使用有機硅烷氣體作為硅源氣體。作為氧源氣體，可以使用氧(O2)氣體。作為有機硅烷氣體，可以使用任意下面的硅酸こ酯(TE0S，化學式Si (OC2H5)4)、三甲基硅烷(TMS :化學式Si (CH3) 4)、四甲基環(huán)四硅氧烷(TMCTS)、八甲基環(huán)四硅氧烷(OMCTS)、六甲基ニ硅氮烷(HMDS)、三こ氧基硅烷(化學式=SiH(OC2H5)3)、三ニ甲氨基硅燒(化學式=SiH(N(CH3)2) 3)等。另外，作為硅源氣體，除了有機硅烷氣體以外，還可以使用硅烷(SiH4)或者こ硅烷(Si2H6)等。除了等離子體CVD法以外，還可以利用熱CVD法形成氧化硅膜。在此情況下，使用硅烷(SiH4)或者こ硅烷(Si2H6)等作為硅源氣體，并使用氧(O2)氣體或者ー氧化ニ氮(N2O)氣體等作為氧源氣體。加熱溫度優(yōu)選為大于或等于200°C且小于或等于500°C。注意，在很多情況下，接合層114通過使用絕緣材料而形成，在這個意義上可以將接合層114包含在絕緣層類別中。接著，彼此貼合基底襯底101和半導體襯底111 (參照圖1G)。這種貼合エ序具有 如下步驟首先，通過利用超聲波清洗等方法清洗形成有絕緣層102的基底襯底101以及形成有接合層114的半導體襯底111。然后，將接合層114和絕緣層102彼此貼緊。由此，絕緣層102和接合層114互相接合。注意，作為接合的機理，可以想出范德瓦耳斯カ有關(guān)的機理、與氫鍵有關(guān)的機理、等等。如上所述，當通過使用采用等離子體CVD法且利用有機硅烷來形成的氧化硅膜或采用熱CVD法來形成的氧化硅膜等作為接合層114時，可以在常溫下將絕緣層102和接合層114接合在一起。從而，可以使用玻璃襯底等耐熱性低的襯底作為基底襯底101。注意可以省略形成絕緣層102的エ序，但是在本實施方式中沒有描述這種情況。在此情況下，將接合層114和基底襯底101接合在一起。當基底襯底101是玻璃襯底的情況時，通過利用采用CVD法且利用有機硅烷來形成的氧化硅膜、采用熱CVD法來形成的氧化硅膜、以硅氧烷為原料來形成的氧化硅膜等來形成接合層114，可以在常溫下將玻璃襯底和接合層114接合在一起。為了使結(jié)合力進ー步提高，例如有如下方法對絕緣層102的表面進行利用選自N2, 02、Ar、NH3的氣體或混合氣體的等離子體處理、氧等離子體處理、臭氧處理等，來使該表面具有親水性。通過該處理對絕緣層102的表面添加羥基，因此可以在絕緣層102與接合層114之間的接合界面形成氫鍵。注意，在不形成絕緣層102的情況下，也可以進行使基底襯底101的表面具有親水性的處理。在將基底襯底101和半導體襯底111彼此貼緊之后，優(yōu)選進行加熱處理或加壓處理。這是因為可以通過進行加熱處理或加壓處理提高絕緣層102和接合層114之間的結(jié)合力(bonding force)的緣故。加熱處理的溫度優(yōu)選為等于或低于基底襯底101的容許溫度極限，將加熱溫度設(shè)定為等于或高于400°C且等于或低于700°C。例如，在使用玻璃襯底作為基底襯底101的情況下，可以將應(yīng)變點看作容許溫度極限。沿垂直于接合界面的方向施加力而進行加壓處理，并且考慮到基底襯底101以及半導體襯底111的強度來決定施加的壓力。接著，將半導體襯底111分離成半導體襯底11Γ和半導體層115 (參照圖1H)。為了分離半導體襯底111，在將基底襯底101和半導體襯底111互相貼在一起之后，加熱半導體襯底111。半導體襯底111的加熱溫度取決于基底襯底的容許溫度極限，例如可以設(shè)定為等于或高于400°C且等于或低于700°C。如上所述，通過在400°C至700°C (包括端值)的溫度范圍內(nèi)進行熱處理，發(fā)生形成于脆化層113中的微小空洞的體積變化，而在脆化層113中發(fā)生裂紋。其結(jié)果是，沿脆化層113分離半導體襯底111。由于接合層114與基底襯底101接合，所以在基底襯底101上殘留著從半導體襯底111分離的半導體層115。此外，因為通過該熱處理，基底襯底101和接合層114的接合界面被加熱，從而在接合界面形成共價鍵，所以可以提高接合界面上的結(jié)合力。通過如上所述步驟，制造其中在基底襯底101上設(shè)置有半導體層115的SOI襯底131。SOI襯底131是在基底襯底101上依次堆疊絕緣層102、接合層114、半導體層115而成的具有多層結(jié)構(gòu)的襯底，其中在絕緣層102和接合層114之間的界面實現(xiàn)接合。在不形成絕緣層102的情況下，在基底襯底101和接合層114之間的界面實現(xiàn)接合。
此外，在分離半導體襯底111來形成SOI襯底131之后，還可以在等于或高于400°C且等于或低于700°C (包括端值)的溫度進行熱處理。通過該加熱處理，可以進一歩提高SOI襯底131的接合層114和絕緣層102之間的結(jié)合力。當然，將加熱溫度的上限設(shè)定為不超過基底襯底101的容許溫度極限。在半導體層115的表面上存在著由分離エ序或離子照射エ序?qū)е碌娜毕?，而且表面平坦性損失。在這種具有凹凸的半導體層115的表面上形成薄且耐壓性高的柵極絕緣層是很困難的。因此，進行半導體層115的平坦化處理。此外，因為半導體層115中的缺陷給晶體管的性能及可靠性帶來負面影響，例如半導體層115與柵極絕緣層之間的界面上的局域態(tài)密度變高，因此，進行減少半導體層115中的缺陷的處理。通過對半導體層115照射激光束122來實現(xiàn)半導體層115的平坦化以及缺陷的減少(參照圖2A)。通過從半導體層115的上表面?zhèn)日丈浼す馐?22，來使半導體層115的上表面熔化。通過在使半導體層115熔化之后使它冷卻而凝固，可以得到其上表面的平坦性提高了的半導體層115A(參照圖2B)。因為在平坦化處理中使用激光束122，所以不需要加熱基底襯底，而可以抑制基底襯底101的溫度上升。因此，可以使用玻璃襯底等耐熱性低的襯底作為基底襯底101。注意，優(yōu)選通過照射激光束122，來使半導體層115部分地熔化。這是因為如下緣故當使半導體層115完全熔化吋，由于成為液相的半導體層115中的無序成核發(fā)生，半導體層115再結(jié)晶，而半導體層115A結(jié)晶度降低。通過使半導體層115部分地熔化，從半導體層115不熔化的固相部分進行晶體生長。由此，半導體層115的缺陷減少，而結(jié)晶度恢復(fù)。注意，完全熔化是指半導體層115溶化直到半導體層115與接合層114之間的界面成為液態(tài)。另ー方面，部分熔化是指上層熔化成為液相而下層不熔化以保持固相。為了照射激光束，例如可以使用連續(xù)波激光器(CW激光器)、或脈沖激光器(優(yōu)選大約為IOHz至IOOHz范圍內(nèi)的重復(fù)率)。具體地說，作為連續(xù)波激光器，可以使用以下-M激光器、Kr激光器、CO2激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、紅寶石激光器、變石激光器、Ti :藍寶石激光器、氦鎘激光器等。作為脈沖激光器，可以使用以下Ar激光器、Kr激光器、受激準分子(ArF、KrF、XeCl等)激光器、CO2激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、Y2O3激光器、紅寶石激光器、變石激光器、Ti :藍寶石激光器、銅蒸氣激光器或金蒸氣激光器、等等。注意，這種脈沖激光器可以在增加重復(fù)率時進行與連續(xù)波激光器相同的處理。優(yōu)選利用脈沖激光束以實現(xiàn)部分熔化，但是本發(fā)明不局限于此。激光束122的波長必須設(shè)定為可以被半導體層115吸收的波長?？梢钥紤]到激光束的趨膚深度(skin depth)等而決定該波長。例如，該波長可以設(shè)定為250nm至700nm(包括端值)范圍內(nèi)。另外，可以考慮到激光束122的波長、激光束的趨膚深度、半導體層115的厚度等而決定激光束122的照射能量密度。激光束122的照射能量密度例如可以設(shè)定為300mJ/cm2至800mJ/cm2范圍內(nèi)(包括端值)。注意，通過在離子照射エ序中控制離子引入深度來將半導體層115的厚度増加至大于50nm，控制激光束122的照射能量密度變得容易。從而，可以高效地實現(xiàn)通過照射激光束122提高半導體層115表面的平坦性及結(jié)晶性。注意，當半導體層115增加時，需要提高激光束122的照射能量密度，所以半導體層115的厚度優(yōu)選為小于或等于200nm?？梢栽谌绱髿鈿夥盏陌醯臍夥罩校蛘呷绲獨夥盏亩栊詺夥罩羞M行激光 束122的照射。為了在惰性氣氛中照射激光束122，在具有密封性腔室內(nèi)照射激光束122，且控制腔室內(nèi)的氣氛。當不使用腔室時，可以通過對被激光束122照射的表面吹氮氣體等惰性氣體，來形成氮氣氛。注意，與大氣氣氛相比，氮等惰性氣氛具有更高的提高半導體層115的平坦性的效果。此外，與大氣氣氛相比，惰性氣氛具有更高抑制裂紋和褶皺發(fā)生的效果，而且激光束122的適用能量范圍變廣。注意，上述惰性氣氛中，氧的濃度為小于或等于O. 1%，優(yōu)選為小于或等于O. 01 %，更優(yōu)選為小于或等于O. 001 %。在照射激光束122來形成圖2B所示的具有半導體層115A的SOI襯底131A之后，進行為了減少半導體層115A的厚度的減薄エ序(參照圖2C)。為了使半導體層115A變薄，進行干蝕刻和濕蝕刻其中之一或者這些蝕刻的組合。例如，在半導體襯底111是硅襯底的情況下，可以通過利用使用SF6和O2作為エ藝氣體的干蝕刻，來使半導體層115A變薄。此外，可以使用Cl2作為エ藝氣體。通過進行蝕刻處理，可以制造具有薄半導體層115B的SOI襯底131B(參照圖2C)。因為半導體層115A的表面由于照射激光束122而預(yù)先平坦化，所以可以不利用回蝕刻處理而利用蝕刻處理來進行該減薄エ序。當然，也可以采用回蝕刻處理。在該減薄エ序中，優(yōu)選將半導體層115B的厚度減少至小于或等于IOOnm且大于或等于5nm，更優(yōu)選為小于或等于50nm且大于或等于5nm。注意，在本實施方式中，在通過照射激光束使表面平坦化之后進行蝕刻處理或回蝕處理，但是本發(fā)明不局限于此。例如，也可以在照射激光束之前進行蝕刻處理或回蝕處理。在此情況下，通過進行蝕刻處理或回蝕處理，可以減少半導體層表面的凹凸或缺陷。備選地，可以在激光束照射之前及激光束照射之后進行蝕刻處理或回蝕處理。進ー步備選地，可以交替地反復(fù)進行激光束照射和或是蝕刻處理或是回蝕處理。通過如上所述組合激光束照射和蝕刻處理(或回蝕處理)，與僅采用激光束照射或蝕刻處理(或回蝕處理)其中之一的情況相比，可以大幅度地減少半導體層表面的凹凸和缺陷等。通過利用上述エ序，可以制造SOI襯底。注意，為了增加SOI襯底面積，可以在一個基底襯底101上貼合有多個半導體層115B。例如，通過反復(fù)進行多次的圖IC至圖IF所說明的過程，制備多個各提供有脆化層113的半導體襯底111。接著，通過反復(fù)進行多次的圖IG所示的接合エ序，在ー個基底襯底101上固定多個半導體襯底111。然后，通過進行圖IH所示的加熱エ序而分離半導體襯底111，來制造在基底襯底101上固定有多個半導體層115的SOI襯底131。然后，通過進行圖2A至2C所示的エ序，可以制造將多個半導體層115B接合基底襯底101上的SOI襯底131B。如本實施方式所示，通過組合利用激光束照射的半導體層的平坦化工序和蝕刻處理(或回蝕處理)，可以形成厚度為小于或等于lOOnm、平坦性高且缺陷少的半導體層115B。換言之，即使采用玻璃襯底作為基底襯底101，并且利用離子摻雜設(shè)備形成脆化層113，也可以制造接合有具有上述優(yōu)點的半導體層115B的SOI襯底131B。 通過利用SOI襯底131B制造晶體管，可以實現(xiàn)柵極絕緣層的減薄、以及SOI襯底與柵極絕緣層之間的局域界面態(tài)密度的降低。此外，通過減薄半導體層115B，可以在玻璃襯底上利用單晶半導體層制造完全耗盡型晶體管。從而，可以在基底襯底上制造具有高性能及高可靠性的晶體管，該晶體管可以進行高速工作，其亞閾值低，電子場效應(yīng)遷移率高，并且電壓消耗低。另外，不需要進行不適合大面積化的CMP處理，從而可以實現(xiàn)高性能半導體裝置的大面積化。當然，本發(fā)明不局限于該實施方式，不僅在使用大面積襯底的情況下而且在使用小型襯底的情況下都可以提供優(yōu)良的半導體裝置，因此是期望的。注意下面示出根據(jù)本實施方式的エ序而得到的半導體層的表面特性。Ra是算術(shù)平均粗糙度，RMS是均方根粗糙度，而且P-V是最大高度差。注意P-V值可會受到微小缺陷的較大影響，因此更優(yōu)選地是采用Ra或RMS作為評價參數(shù)?！?Ra :小于或等于7nm· RMS :小于或等于IOnm· P-V :小于或等于 250nm注意，利用CMP情況時的上述參數(shù)如下· Ra :小于 Inm· RMS :小于 Inm·Ρ-ν:小于 5nm由以上可以看出，不利用CMP而形成的本發(fā)明的半導體層表面的參數(shù)在如下范圍內(nèi)· Ra :大于或等于Inm且小于或等于7nm(優(yōu)選為大于或等于Inm且小于或等于3nm)· RMS :大于或等于Inm且小于或等于IOnm (優(yōu)選為大于或等于Inm且小于或等于4nm)·Ρ_ν:大于或等于5nm且小于或等于250nm (優(yōu)選為大于或等于5nm且小于或等于 50nm)注意在本實施方式中使用的半導體襯底的主表面可以是(100)面、(110)面、或(111)面。在采用(100)面的情況下，可以減少界面態(tài)密度，從而適合制造場效應(yīng)晶體管。另外，在采用(Iio)面的情況下，接合層中所含的元素和半導體中所含的元素(例如硅元素)之間的鍵緊密地形成，因此絕緣層和半導體層的粘合性提高。就是說，可以抑制半導體層的分離。另外，由于在(110)面中原子緊密地排列，所以與使用其它面的情況相比，可以提高SOI襯底中的單晶硅層的平坦性。就是說，通過使用這樣的半導體層而制造的晶體管具有優(yōu)良的特性。注意，(110)面優(yōu)勢在于楊氏模量比(100)面大，容易進行分離。實施方式2圖3A至3G以及圖4A至4C是示出用于本發(fā)明的半導體裝置的SOI襯底的制造方法的另一例子的橫截面圖。下面，參照圖3A至3G以及圖4A至4C說明SOI襯底的制造方法的另一例子。如實施方式I中的圖IA所示，制備作為SOI襯底的基底襯底的基底襯底101 (參照圖3A)。圖3A是基底襯底101的橫截面圖。此外，如圖IC所示，制備半導體襯底111 (參照圖3B)。圖3B是半導體襯底111的截面圖。接著，洗滌半導體襯底111。然后，在半導體襯底111的 表面上形成絕緣層116(參照圖3C)。絕緣層116可以采用單層結(jié)構(gòu)、由兩層或以上構(gòu)成的多層結(jié)構(gòu)。絕緣層116厚度可以為大于或等于IOnm且小于或等于400nm。作為絕緣層116中所含的膜,可以使用例如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化鍺膜、氮化鍺膜、氧氮化鍺膜、或氮氧化鍺膜等包含硅或鍺作為其成分的絕緣膜。此外，也可以使用例如氧化鋁、氧化鉭、或氧化鉿等包含金屬的氧化物的絕緣膜；例如氮化鋁等包含金屬氮化物的絕緣膜；例如氧氮化鋁膜等含金屬氧氮化物的絕緣膜；或者例如氮氧化鋁膜等含金屬氮氧化物的絕緣膜。作為絕緣層116中所含的絕緣膜的形成方法，可以使用CVD法、濺射法、對半導體襯底111氧化(或氮化)的方法等。在使用包含堿金屬或堿土金屬等降低半導體裝置的可靠性的雜質(zhì)的襯底作為基底襯底101的情況下，優(yōu)選設(shè)置至少ー層如下膜可以防止這種雜質(zhì)從基底襯底101擴散到SOI襯底的半導體層。作為這種膜,給出氮化硅膜、氮氧化硅膜、氮化鋁膜、氮氧化鋁膜等。當包含這種膜時，可以將絕緣層116用作阻擋層。例如，在將絕緣層116形成為具有單層結(jié)構(gòu)的阻擋層的情況下，可以形成厚度為大于或等于IOnm且小于或等于200nm的氮化硅膜、氮氧化硅膜、氮化鋁膜、或氮氧化鋁膜。在將絕緣層116用作阻擋層并具有兩層結(jié)構(gòu)的情況下，例如可以采用如下結(jié)構(gòu)任ー種由氧化娃膜和氮化娃膜構(gòu)成的疊層膜；由氧氮化娃膜和氮化娃膜構(gòu)成的疊層膜；由氧化硅膜和氮氧化硅膜構(gòu)成的疊層膜；由氧氮化硅膜和氮氧化硅膜構(gòu)成的疊層膜；等等。注意，在上面例示的各兩層結(jié)構(gòu)中，先記載的膜優(yōu)選形成在半導體襯底111側(cè)(下層)。而且，作為下層，優(yōu)選選擇由能夠弛豫應(yīng)カ的材料構(gòu)成的膜，以避免阻擋效果高的上層的內(nèi)部應(yīng)カ影響半導體層。而且，可以將上層的厚度設(shè)定為大于或等于IOnm且小于或等于200nm，并下層的厚度為大于或等于IOnm且小于或等于200nm。在本實施方式中，絕緣層116具有兩層結(jié)構(gòu)，其中下層是通過使用SiH4以及N2O作為エ藝氣體且利用等離子體CVD法來形成的氧氮化硅膜117，并且上層是通過使用SiH4以及NH3作為エ藝氣體且利用等離子體CVD法來形成的氮氧化硅膜118。接著，穿過絕緣層116對半導體襯底111施加由被電場加速了的離子構(gòu)成的離子束121，來在半導體襯底111的離其表面有預(yù)定深度的區(qū)域中形成脆化層113 (參照圖3D)?？梢圆捎脠DIE所描述的脆化層113的形成同樣地進行該エ序。絕緣層116具有如下效果防止在照射離子時半導體襯底111被雜質(zhì)污染；防止由于離子照射的沖擊對半導體襯底Ill損傷； 等等。在形成脆化層113之后，在絕緣層116的上形成接合層114(參照圖3E)。注意，雖然在本實施方式中，在離子照射エ序之后形成接合層114，但是也可以在離子照射エ序之前形成接合層114。在此情況下，在形成圖3C所示的絕緣層116之后，在絕緣層116上形成接合層114。在圖3D所示的エ序中，穿過接合層114以及絕緣層116對半導體襯底111照射離子束121。此外，如實施方式I所描述，也可以形成保護膜112之后進行離子照射。在此情況下，在進行圖IC和IE所示的エ序之后，去掉保護膜112，在半導體襯底111之上形成絕緣層116和接合層114。接著，將基底襯底101和半導體襯底111貼合在一起(參照圖3F)。該貼合步驟如下進行首先，通過例如超聲波清洗等方法洗滌形成接合界面的基底襯底101及接合層114的表面。然后，通過進行與圖IG所示的接合エ序同樣的エ序，將基底襯底101和接合層114彼此貼緊。由此，將基底襯底101和接合層114互相接合在一起。也可以在將基底襯底101和接合層114接合在一起之前，對基底襯底101的表面進行氧等離子體處理或臭氧處理，來得到親水性。由此，基底襯底101和接合層114的結(jié)合力可以進ー步增加。此外，也可以在將基底襯底101和接合層114彼此貼緊之后，進行實施方式I所說明的加熱處理或加壓處理，以提高結(jié)合力。接著，將半導體襯底111分離成半導體襯底111'和半導體層115(參照圖3G)。本實施方式的分離エ序可以與圖IH所示的分離エ序同樣地進行。為了分離半導體襯底111，在將基底襯底101和半導體襯底111貼合在一起之后，加熱半導體襯底111。半導體襯底111的加熱溫度取決于基底襯底的容許溫度極限，例如可以是大于或等于400°c且小于或等于700°C。通過如上エ序，制造在基底襯底101上設(shè)置有半導體層115的SOI襯底132。該SOI襯底132是在基底襯底101上依次堆疊接合層114、絕緣層116、半導體層115而成的具有多層結(jié)構(gòu)的襯底，其中在基底襯底101和接合層114的界面實現(xiàn)接合。然后，進行對SOI襯底132照射激光束122的平坦化工序(參照圖4A)。該平坦化エ序可以與圖2A所示的情況同樣地進行。如圖4A所示，通過在半導體層115的上表面?zhèn)壬险丈浼す馐?22，使半導體層115部分地熔化，形成平坦性提高了且缺陷數(shù)目減少了的半導體層115A(參照圖4B)。在照射激光束122來形成包含半導體層115A的SOI襯底132A之后，進行減薄半導體層115A的半導體層的減薄エ序(參照圖4C)。該減薄エ序可以與圖2C所示的減薄エ序同樣地進行，其中通過蝕刻(或回蝕)半導體層115A，使半導體層115A厚度薄。在該減薄エ序中，控制半導體層115B的厚度，優(yōu)選半導體層115B的厚度為小于或等于IOOnm且大于或等于5nm,更優(yōu)選為小于或等于50nm且大于或等于5nm。注意在本實施方式中，在通過照射激光束使表面平坦化之后進行蝕刻處理或回蝕處理，但是本發(fā)明不局限于此。例如，也可以在照射激光束之前進行蝕刻處理或回蝕處理。在此情況下，通過進行蝕刻處理或回蝕處理，可以減少半導體層表面的凹凸或缺陷。另外，可以在激光束照射之前及激光束照射之后都采用蝕刻處理或回蝕處理。而且備選地，可以交替地反復(fù)進行激光束照射和或者蝕刻處理或者回蝕處理。通過如上述組合激光束照射和蝕刻處理(或回蝕處理)，與采用僅僅激光束照射或回蝕處理其中之一的情況相比，可以大幅度地減少半導體層表面的凹凸和缺陷等。通過進行圖3A至3G以及圖4A至4C所示的如上所述エ序，可以形成包含半導體層115B的SOI襯底132B。注意,與實施方式I那樣且根據(jù)該實施方式中描述的エ藝，可以制造在ー個基底襯底101上貼合有多個半導體層115B的SOI襯底132B。例如，通過反復(fù)進行多次的圖3B至圖3E所示的エ序，制備多個各形成有脆化層113的半導體襯底111。接著，通過反復(fù)進行多次的圖3F所示的接合エ序，在ー個基底襯底101上固定多個半導體襯底111。然后，進行圖3G所示的加熱エ序，分離這些半導體襯底111，來制造在基底襯底101上固定有多個半導體層115的SOI襯底132。然后，通過進行圖4A至4C所示的エ序，可以形成在基底襯底101上貼合有多個半導體層115B的SOI襯底132B。如本實施方式所示，通過組合利用激光束照射的半導體層的平坦化工序和蝕刻處理(或回蝕處理)，可以形成厚度為小于或等于IOOnm且平坦性高且缺陷較少的半導體層115B。換言之，即使采用玻璃襯底作為基底襯底101，并且利用離子摻雜設(shè)備形成脆化層113，也可以制造接合有具有上述特性的半導體層115B的SOI襯底132B。通過利用SOI襯底132B制造晶體管，可以實現(xiàn)柵極絕緣層的減薄、以及SOI襯底與柵極絕緣層之間的局域界面態(tài)密度的降低。此外，通過減薄半導體層115B，可以在玻璃襯底上利用單晶半導體層制造完全耗盡型晶體管。從而，可以在基底襯底上制造具有高性能及高可靠性的晶體管，該晶體管可以進行高速工作，其亞閾值低，電子場效應(yīng)遷移率高，且具有低電壓消耗量。另外，不需要進行不適合大面積化的CMP處理，從而可以實現(xiàn)高性能半導體裝置的大面積化。當然，根據(jù)該實施方式，不僅在使用大面積襯底的情況下而且在使用小型襯底的情況下都可以提供優(yōu)良的半導體裝置，因此是期望的。注意，根據(jù)本實施方式的エ藝而得到的半導體層的表面特性與實施方式I是同樣的。注意，在本實施方式中使用的半導體襯底的主表面，可以是(100)面、(110)面、或(111)面。在采用(100)面的情況下，可以減少界面態(tài)密度，從而適合制造場效應(yīng)晶體管。在采用(110)面的情況下，接合層中所含的元素和半導體中所含的元素(例如硅元素)的鍵緊密地形成，因此絕緣層和半導體層的粘合性提高。就是說，可以抑制半導體層的分離。另外，由于在(110)面中原子緊密地排列，所以與使用其它面的情況相比，可以提高SOI襯底中的單晶硅層的平坦性。就是說，通過使用上述半導體層而制造的晶體管具有優(yōu)良的特性。注意，(110)面優(yōu)勢還在于楊氏模量比(100)面大，容易進行分離。本實施方式可以與實施方式I適當?shù)亟M合。實施方式2圖5A至5H以及圖6A至6C是示出用于本發(fā)明的半導體裝置的SOI襯底的制造方法的另一例子的截面圖。下面，參照圖5A至5H以及圖6A至6C說明SOI襯底的制造方法的ー個例子。如實施方式I使用圖IA所示，制備成為SOI襯底的基底襯底的基底襯底101 (參 照圖5A)，在基底襯底上形成絕緣層102。而且在本實施方式中，絕緣層102是由氮氧化硅膜103和氧氮化硅膜104構(gòu)成的兩層膜。接著，在絕緣層102上形成接合層105 (參照圖5B)。該接合層105可以與實施方式I或?qū)嵤┓绞?所示的形成在半導體襯底111上的接合層114同樣地形成。圖5C至5E示出與圖IC至IE相同的エ藝。如實施方式I所說明，在半導體襯底111上形成保護膜112，在半導體襯底111中形成脆化層113。在形成脆化層113之后，如圖5F所示，去掉保護膜112。注意，也可以在去掉保護膜112之后，如圖IF那樣形成接合層114。備選地，也可以在留下保護膜112同時進行下面接合エ序。此外備選地，可以在留下保護膜112同時將接合 層114形成于保護膜112上。接著，將基底襯底101和半導體襯底111互相貼合在一起(參照圖5G)。該接合エ序可以與圖IG所示的接合エ序同樣地進行，其中通過將半導體襯底111和接合層105互相貼緊，來將半導體襯底111和接合層105互相接合在一起。也可以在將半導體襯底111和接合層105接合在一起之前，對半導體襯底111的表面進行氧等離子體處理或臭氧處理，來得到親水性。此外，也可以在將半導體襯底111和接合層105互相接合在一起之后，進行實施方式I所說明的加熱處理或加壓處理，以提高結(jié)合力。接著，將半導體襯底111分離成半導體襯底11Γ和半導體層115(參照圖5H)。本實施方式所述的分離エ序可以與圖IH所示的分離エ序同樣地進行。就是說，在將半導體襯底111和接合層105互相接合在一起之后，在大于或等于400°C且小于或等于700°C的溫度加熱半導體襯底111。當然，將加熱溫度的上限設(shè)定為不超過基底襯底101的應(yīng)變點。通過如上所述エ序，制造在基底襯底101上設(shè)置有半導體層115的SOI襯底133。該SOI襯底133是依次堆疊絕緣層102、接合層105、半導體層115而成的具有多層結(jié)構(gòu)的襯底，其中在半導體層115和接合層105的界面實現(xiàn)接合。然后，進行對SOI襯底133照射激光束122的平坦化工序(參照圖6A)。該平坦化エ序可以與圖2A所示的情況同樣地進行。如圖6A所示，通過對半導體層115的上表面?zhèn)壬险丈浼す馐?22，使半導體層115部分熔化，形成平坦性提高了且缺陷數(shù)目減少了的半導體層115A(參照圖6B)。在通過照射激光束122形成具有半導體層115A的SOI襯底133A之后，進行減薄半導體層115A的半導體層的減薄エ序(參照圖6C)。該減薄エ序可以與圖2C所示的減薄エ序同樣地進行，其中通過蝕刻(或回蝕)半導體層115A，使其厚度變薄。在該減薄エ序中，半導體層115B的厚度控制在優(yōu)選小于或等于IOOnm且大于或等于5nm，更優(yōu)選為小于或等于50nm且大小或等于5nm。通過進行圖5A-5H以及圖6A至圖6C所示的エ序，可以形成包含半導體層115B的SOI 襯底 133B。注意,如實施方式I那樣且根據(jù)本實施方式所述的エ藝，可以制造在ー個基底襯底101上貼合有多個半導體層115B的SOI襯底133B。例如，通過反復(fù)進行多次的圖5C至圖5F所示的エ藝，制備多個各提供有脆化層113的半導體襯底111。接著，通過反復(fù)進行多次的圖5G所示的接合エ序，在ー個基底襯底101上固定多個半導體襯底111。然后，進行圖5H所示的加熱エ序，來分離這些半導體襯底111，來制造在基底襯底101上固定有多個半導體層115的SOI襯底133。然后，通過進行圖6A至6C所示的エ序，可以形成在基底襯底101上貼合有多個半導體層115B的SOI襯底133B。如本實施方式所示，通過組合利用激光束照射的半導體層的平坦化工序和蝕刻處理(或回蝕處理)，可以形成厚度為小于或等于IOOnm且平坦性高且缺陷較少的半導體層115B。換言之，即使采用玻璃襯底作為基底襯底101，并且利用離子摻雜設(shè)備形成脆化層113，也可以制造接合有具有上述特性的半導體層115B的SOI襯底133B。通過利用SOI襯底133B制造晶體管，可以實現(xiàn)柵極絕緣層的減薄、以及SOI襯底與柵極絕緣層之間的局域界面態(tài)密度的降低。此外，通過減薄半導體層115B，可以在玻璃襯底上利用單晶半導體層制造完全耗盡型晶體管。從而，可以在基底襯底上制造具有高性能及高可靠性的晶體管，該晶體管可以例如進行高速工作，其亞閾值低，電子場效應(yīng)遷移率高，并可以以低電壓消耗量。另外，不需要進行不適合大面積化的CMP處理，從而可以實現(xiàn)高性能半導體裝置的大面積化。當然，根據(jù)該實施方式，不僅在使用大面積襯底的情況下而且在使用小型襯底的情況下都可以提供優(yōu)良的半導體裝置，因此是期望的。注意，根據(jù)本實施方式的エ藝而得到的半導體層的表面特性與實施方式I是同樣的。注意，在本實施方式中使用的半導體襯底的主表面，可以是(100)面、(110)面、或
(111)面。在采用(100)面的情況下，可以減少界面態(tài)密度，從而適合制造場效應(yīng)晶體管。在采用(110)面的情況下，接合層中所含的元素和半導體中所含的元素(例如硅元素)的鍵緊密地形成，因此絕緣層和半導體層的粘合性提高。就是說，可以抑制半導體層的分離。另外，由于在(110)面中原子緊密地排列，所以與使用其它面的情況相比，可以提高SOI襯底中的單晶硅層的平坦性。就是說，通過使用上述半導體層而制造的晶體管具有優(yōu)良的特性。注意，(110)面優(yōu)勢還在于楊氏模量比(100)面大，容易進行分離。本實施方式可以與實施方式I或2適當?shù)亟M合。實施方式4在實施方式I至3每個中，可以在對半導體層115照射激光束122之前，進行通過蝕刻處理(或回蝕處理)減薄半導體層115的減薄エ序。在利用離子摻雜設(shè)備用于形成脆化層113的情況下，難以將半導體層115的厚度控制在小于或等于lOOnm。因此，剛分離之后的半導體層115較厚。在半導體層115較厚的情況下，需要提高激光束122的照射能量密度，因而適用的照射能量密度的范圍變窄，而難以通過照射激光束122來高成品率地進行半導體層115的平坦化以及半導體層115結(jié)晶度的恢復(fù)。因此，當半導體層115的厚度超過200nm時，優(yōu)選在將半導體層115的厚度減薄到小于或等于200nm，之后照射激光束122。通過上述減薄處理，優(yōu)選將半導體層115的厚度減少至小于或等于150nm且大于或等于60nm。詳細地說，可以通過如下步驟實現(xiàn)半導體層的減薄首先，通過進行蝕刻處理或回蝕處理，減薄半導體層115，然后照射激光束122。接著，再次對半導體層進行蝕刻處理或回蝕處理，來進ー步減薄半導體層以得到所希望的厚度。注意，當通過在照射激光束122之前減薄而使半導體層115減薄到所希望的厚度時，可以省略照射激光束122之后的減薄エ序。 本實施方式可以與實施方式I至3適當?shù)亟M合。實施方式5在參照圖1A-1H、圖2A-2C、圖3A-3G、圖4A-4C、圖5A-5H以及圖6A至6C說明的SOI襯底的制造方法中，可以將無堿玻璃襯底等各種玻璃襯底應(yīng)用于基底襯底101。從而，通過使用玻璃襯底作為基底襯底101，可以制造ー邊長超過I米的大面積SOI襯底。通過在這種大面積的提供用于半導體制造的襯底上形成多個半導體元件，可以制造液晶顯示裝置、電致發(fā)光顯示裝置等。除了這些顯示裝置以外，還可以利用SOI襯底制造例如太陽電池、光電1C、半導體存儲裝置等各種半導體裝置。
下面，參照圖7A至7D以及圖8A和8B說明利用SOI襯底制造薄膜晶體管的方法。通過組合多個本實施方式所示晶體管的薄膜晶體管，形成各種半導體裝置。圖7A是SOI襯底的截面圖。在本實施方式中，使用通過利用實施方式2所示的制造方法來制造的SOI襯底132B。當然，也可以使用具有其他結(jié)構(gòu)的SOI襯底。為了控制TFT的閾值電壓，優(yōu)選對半導體層115B添加例如硼、鋁、或鎵等P型雜質(zhì)或者例如磷、或砷等η型雜質(zhì)?？紤]到是要形成η溝道型TFT還是形成ρ溝道型TFT、或在哪個區(qū)域形成TFT、等等，可以適當?shù)馗淖兲砑与s質(zhì)的區(qū)域以及所添加的雜質(zhì)種類。例如，可以對η溝道型TFT的形成區(qū)域添加ρ型雜質(zhì)，而對ρ溝道型TFT的形成區(qū)域添加η型雜質(zhì)。優(yōu)選進行添加上述雜質(zhì)使得其劑量為大于或等于lX1012ionS/cm2且小于或等于I X 1017ions/cm2 以下。接著，通過蝕刻將SOI襯底的半導體層115B分離為島狀，來形成半導體層151、152 (參照圖7B)。在該實施方式中，使用半導體層151構(gòu)成η溝道型TFT，并使用半導體層152構(gòu)成ρ溝道型TFT。然后，在半導體層151、152每個上形成柵極絕緣層153、柵電極154、側(cè)壁絕緣層155、氮化娃層156 (參照圖7C)。氮化娃層156用作當利用蝕刻成形柵電極154時的掩模。在該實施方式中，柵電極具有兩層結(jié)構(gòu)。接著，通過對半導體層151、152上進行以柵電極154為掩模的雜質(zhì)添加、以及以柵電極154以及側(cè)壁絕緣層155為掩模的雜質(zhì)添加，在半導體層151中形成η型高濃度雜質(zhì)區(qū)157及低濃度η-型雜質(zhì)區(qū)158，并在半導體層152中形成ρ型高濃度雜質(zhì)區(qū)160。半導體層151及152中重疊于柵電極154的區(qū)域用作溝道形成區(qū)159及161。高濃度η-型雜質(zhì)區(qū)157及160用作源區(qū)或漏區(qū)。η溝道型TFT中的低濃度η-型雜質(zhì)區(qū)158用作LDD區(qū)。在添加雜質(zhì)之后進行加熱處理，以激活添加在半導體層151及152中的雜質(zhì)。接著，形成包含氫的絕緣層163 (參照圖7D)。在形成絕緣層163之后，在高于或等于350°C且低于或等于450°C的溫度進行加熱處理，來使包含在絕緣層163中的氫擴散到半導體層151、152中。絕緣層163可以通過在等于或低于350°C的エ藝溫度利用等離子體CVD法堆積氮化硅或氮氧化硅來形成。通過將氫提供給半導體層151、152，可以有效地減少半導體層151和柵極絕緣層153之間的界面、以及半導體層152和柵極絕緣層153之間的界面上的缺陷。然后，形成層間絕緣層164(參照圖8A)。作為層間絕緣層164，可以使用由例如BPSG(硼磷硅玻璃)等無機材料構(gòu)成的膜、或以聚酰亞胺為典型形成的有機樹脂膜。在層間絕緣層164中形成接觸孔165。接著，形成布線等(參照圖8B)。在接觸孔165中形成接觸插頭166。作為接觸插頭166，通過使用WE6氣體和SiH4氣體以化學氣相沉積法形成硅化鎢從而填充接觸孔165。備選地，也可以對WF6進行氫還原而形成鎢從而填充接觸孔165。然后，根據(jù)接觸插頭166形成布線167。布線167具有三層結(jié)構(gòu)，其中將由鋁或鋁合金構(gòu)成的導電膜夾在作為阻擋金屬的鑰、鉻、鈦等的金屬膜之間。在布線167的上層形成層間絕緣膜168。適當?shù)卦O(shè)置布線167，也可以在其上進ー步形成其他布線層以實現(xiàn)多層布線結(jié)構(gòu)。在此情況下，可以采用鑲嵌エ藝如單鑲嵌或雙鑲嵌エ藝等。以此方式，可以制造各利用SOI襯底的薄膜晶體管。SOI襯底的半導體層是幾乎沒有結(jié)晶缺陷且該半導體層與柵極絕緣層153之間的界面態(tài)密度降低了的單晶半導體層。另外，其表面被平坦化，并且其厚度被減至為IOOnm或以下。由此，可以在基底襯底101上形成具有優(yōu)越特性、諸如低驅(qū)動電壓、高電子場效應(yīng)遷移率、小亞閾值等的薄膜晶體管。再者，可以在同一襯底上形成特性變動較少的高性能晶體管。換言之，通過使用如每個實施方式I至3所示的SOI襯底，可以抑制例如閾值電壓或遷移率等作為晶體管特性很重要的特性的變動性，并且可以提高這些特性。
如上述，通過利用根據(jù)實施方式I至3的方法中任意方法而制造的SOI襯底形成半導體元件，可以制造具有高附加價值的廉價的半導體裝置。下面，參照

半導體裝置的具體方式。首先，說明微處理器作為半導體裝置的ー個例子。圖9是示出微處理器200的結(jié)構(gòu)例子的框圖。微處理器200包括算術(shù)邏輯單兀201 (Arithmetic logic unit,也稱為ALU)、ALU 控制器 202 (ALU Controller)、指令譯碼器 203 (Instruction Decoder)、中斷控制器 204 (Interrupt Controller)、時序控制器 205 (Timing Controller)、寄存器206 (Register)、寄存器控制器 207 (Register Controller)、總線接 ロ 208 (Bus I/F)、只讀存儲器(ROM) 209、以及存儲器接ロ 210 (ROM I/F)。通過總線接ロ 208輸入到微處理器200的指令輸入到指令譯碼器203并在其中被譯碼，然后輸入到ALU控制器202、中斷控制器204、寄存器控制器207、以及時序控制器205。ALU控制器202、中斷控制器204、寄存器控制器207、以及時序控制器205根據(jù)被譯碼了的指令而進行各種控制。具體地說，ALU控制器202產(chǎn)生用來控制算木邏輯單元201的工作的信號。此外，中斷控制器204當微處理器200在執(zhí)行程序時對來自外部輸入輸出裝置或外圍電路的中斷請求根據(jù)其優(yōu)先度或屏蔽狀態(tài)進行處理。寄存器控制器207產(chǎn)生寄存器206的地址，井根據(jù)微處理器200的狀態(tài)進行寄存器206的數(shù)據(jù)讀出或?qū)懭?。時序控制器205產(chǎn)生控制算木邏輯單元201、ALU控制器202、指令譯碼器203、中斷控制器204及寄存器控制器207的エ作時序的信號。例如，時序控制器205提供有根據(jù)基準時鐘信號CLKl產(chǎn)生內(nèi)部時鐘信號CLK2的內(nèi)部時鐘生成器，并將內(nèi)部時鐘信號CLK2提供給上述各種電路。注意，圖9所示的微處理器200只是將其結(jié)構(gòu)簡化了的ー個例子，在實際上，可以根據(jù)其用途具有多種多樣的結(jié)構(gòu)。這種微處理器200由于集成電路由接合在具有絕緣表面的襯底上或絕緣襯底上的具有一致晶體取向的單晶半導體層(SOI層)形成，因此不僅可以實現(xiàn)處理速度的高速化，而且還可以實現(xiàn)低耗電量化。下面，說明具有無線方式進行數(shù)據(jù)收發(fā)的功能以及計算功能的半導體裝置的一個例子。圖10是表示這種半導體裝置的結(jié)構(gòu)例子的框圖。圖10所示的半導體裝置可以稱為以無線通信與外部裝置進行信號的收發(fā)而工作的計算機(以下稱為RFCPU)。如圖10所示，RFCPU 211包括模擬電路部212和數(shù)字電路部213。模擬電路部212包括具有諧振電容的諧振電路214、整流電路215、恒壓電路216、復(fù)位電路217、振蕩電路218、解調(diào)電路219、調(diào)制電路220。數(shù)字電路部213包括RF接ロ 221、控制寄存器222、時鐘控制器223、CPU接ロ 224、中央處理單元225、隨機存取存儲器226、以及只讀存儲器227。RFCPU 211的工 作概要如下基于天線228所接收的信號，諧振電路214產(chǎn)生感應(yīng)電動勢。感應(yīng)電動勢經(jīng)過整流電路215而存儲到電容部229。該電容部229優(yōu)選使用電容器如陶瓷電容器或雙電層電容器等形成。電容部229不必須與RFCPU 211在同一襯底上形成，電容部229可以作為不同部件貼裝在RFCPU 211中包含的具有絕緣表面的襯底上。復(fù)位電路217產(chǎn)生初始化數(shù)字電路部213的復(fù)位信號。例如，產(chǎn)生在電源電壓上升之后出現(xiàn)的信號作為復(fù)位信號。振蕩電路218響應(yīng)于由恒壓電路216產(chǎn)生的控制信號改變時鐘信號的頻率和占空比。解調(diào)電路219是解調(diào)接收信號的電路，而調(diào)制電路220是調(diào)制待發(fā)送數(shù)據(jù)的電路。例如，解調(diào)電路219包含低通濾波器，將振幅移位鍵控(ASK)系統(tǒng)的接收信號根據(jù)該信號振幅的變動而ニ值化。調(diào)制電路220通過改變使振幅移位鍵控(ASK)系統(tǒng)的發(fā)送信號的振幅來發(fā)送發(fā)送數(shù)據(jù)，所以調(diào)制電路220使諧振電路214的諧振點變化來改變通信信號的振幅。時鐘控制器223根據(jù)電源電壓或中央處理單元225中的耗電流，產(chǎn)生用來改變時鐘信號的頻率和占空比的控制信號。電源控制電路230監(jiān)視電源電壓。從天線228輸入到RFCPU 211的信號被解調(diào)電路219解調(diào)后，在RF接ロ 221被分解為控制指令、數(shù)據(jù)等?？刂浦噶畲鎯υ诳刂萍拇嫫?22中?？刂浦噶畎ù鎯υ谥蛔x存儲器227中的數(shù)據(jù)的讀出、向隨機存取存儲器226的數(shù)據(jù)寫入、向中央處理單元225的計算指令等。中央處理單元225通過CPU接ロ 224對只讀存儲器227、隨機存取存儲器226及控制寄存器222進行存取。該接ロ 224具有如下功能根據(jù)中央處理單元225請求的地址，產(chǎn)生對只讀存儲器227、隨機存取存儲器226及控制寄存器222中的任一個的存取信號。作為中央處理單元225的計算方法，可以采用將OS(操作系統(tǒng))預(yù)先存儲在只讀存儲器227中并在啟動操作時讀出并執(zhí)行程序的方法。備選地，也可以采用其中形成專用計算電路作為計算電路以便使用硬件進行算法處理的方法。作為使用硬件和軟件雙方的方式，利用專用計算電路進行一部分的處理，并且使用程序以中央處理単元225進行另一部分的計算處理。這種RFCPU 211由于集成電路是使用接合在具有絕緣表面的襯底上或絕緣襯底上的具有一致晶體取向的半導體層(SOI層)形成，因此不僅可以實現(xiàn)處理速度的高速化，而且還可以實現(xiàn)低耗電量化。由此，即使將提供電カ的電容部229小型化，也可以保證長時間工作。下面，參照圖11、圖12A和12B以及圖13A和13B說明顯示裝置(作為本發(fā)明的半
導體裝置)。作為SOI襯底的基底襯底，可以使用大面積玻璃襯底，其母體玻璃，顯示面板在其上制造。圖11是使用母體玻璃作為基底襯底101的SOI襯底的正面圖。
在ー個母體玻璃301上貼合有從多個半導體襯底分離的半導體層302。為了分割母體玻璃301獲得多個顯示面板，優(yōu)選將半導體層302接合在顯示面板形成區(qū)310中。每個顯示面板具有掃描線驅(qū)動電路、信號線驅(qū)動電路、以及像素部。因此，將每個半導體層302接合在每個顯示面板形成區(qū)310中的形成上述這些驅(qū)動電路的區(qū)域(掃描線驅(qū)動電路形成區(qū)311、信號線驅(qū)動電路形成區(qū)312、像素形成區(qū)313)。圖12A和12B是說明利用圖11所示的SOI襯底來制造的液晶顯示裝置的圖。圖12A是液晶顯示裝置的像素的平面圖，而圖12B是沿圖12A所示的J-K切割線的截面圖。在圖12A中，半導體層321是由貼合在母體玻璃301上的半導體層302形成的層，其包含在像素的TFT中。在該實施方式中，作為SOI襯底，使用根據(jù)實施方式3所示的方法制造的SOI襯底。如圖12B所示，使用在基底襯底101上堆疊絕緣層102、接合層105、半導體層而成的襯底?；滓r底101是已經(jīng)分割了的母體玻璃301。如圖12A所示，像素具有半導體層321、與半導體層321交叉的掃描線322、與掃描線322交叉的信號線323、像素電極324、使像素電極324和半導體層321互相電連接的電極328。
如圖12B所示，像素的TFT 325形成在接合層105上。TFT 325的柵電極包括在掃描線322中，TFT 325的源電極或漏電極包括在信號線323中。在層間絕緣膜327上設(shè)置有信號線323、像素電極324以及電極328。再者，在層間絕緣膜327上形成有柱狀間隔物329。覆蓋信號線323、像素電極324、電極328以及柱狀間隔物329地形成取向膜330。相對襯底332設(shè)有相對電極333和覆蓋相對電極333的取向膜334。形成柱狀間隔物329，以便維持基底襯底101和相對襯底332之間的間隙。在由柱狀間隔物329形成的空隙中形成有液晶層335。在半導體層321、信號線323、以及電極328連接的部位，由于形成接觸孔而在層間絕緣膜327上產(chǎn)生臺階，因此該臺階導致液晶層335的液晶的取向無序。因此，通過在該臺階形成柱狀間隔物329，防止液晶的取向無序。下面，說明電致發(fā)光顯示裝置(以下，稱為EL顯示裝置)。圖13A和13B是用來說明通過利用圖11所示的SOI襯底來制造的EL顯示裝置的圖。圖13A是EL顯示裝置的像素的平面圖，而圖13B是像素的截面圖。如圖13A和13B所示，在像素中形成有各包含TFT的選擇用晶體管401、以及顯示控制用晶體管402。選擇用晶體管401的半導體層403、顯示控制用晶體管402的半導體層404是通過加工圖11所示的SOI襯底的半導體層302而形成的層。像素包括掃描線405、信號線406、電流供應(yīng)線407以及像素電極408。在EL顯示裝置中，每個像素提供有具有如下結(jié)構(gòu)的發(fā)光兀件在一對電極之間夾有包含電致發(fā)光材料的層(下文該層稱作EL層)。發(fā)光元件的ー個電極是像素電極408。在選擇用晶體管401中，柵電極包括在掃描線405中，源電極或漏電極中的一方包括在信號線406中，而另一方被形成為電極411。在顯示控制用晶體管402中，柵電極412與電極411電連接，源電極或漏電極中的一方被形成為電連接到像素電極408的電極413，而另一方包括在電流供應(yīng)線407中。注意，作為SOI襯底，使用根據(jù)實施方式3所示的方法來制造的襯底。與圖12B同樣地，在基底襯底101上堆疊有絕緣層102、接合層105、以及半導體層115B?；滓r底101是已經(jīng)分割了的母體玻璃301。如圖13B所示，覆蓋顯示控制用晶體管402的柵電極412地形成有層間絕緣膜427。在層間絕緣膜427上形成有信號線406、電流供應(yīng)線407、電極411和413等。此外，在層間絕緣膜427上形成有電連接到電極413的像素電極408。像素電極408的周邊部分由具有絕緣性質(zhì)的隔斷層428圍繞。在像素電極408上形成有EL層429，在EL層429上形成有相對電極430。作為補強板，設(shè)置有相對襯底431，相對襯底431被樹脂層432固定在基底襯底101上。在EL顯示裝置的像素部中，圖13A和13B所示的多個像素排列為矩陣狀。EL顯示裝置的灰度由電流驅(qū)動方法或者電壓驅(qū)動方法來控制，通過該電流驅(qū)動方法，利用電流控制發(fā)光元件的亮度，通過該電壓驅(qū)動方法，利用電壓控制發(fā)光元件的亮度。當像素間晶體管的特性值的差異大時，難以采用電流驅(qū)動方式，為此需要校正特性的差異的校正電路。通過利用本發(fā)明的SOI襯底，選擇用晶體管401和顯示控制用晶體管402的像素間特性存在較少差異，所以可以采用電流驅(qū)動方式。如圖12A和12B以及圖13A和13B所示，可以利用制造顯示裝置的母體玻璃制造SOI襯底，并且利用該SOI襯底制造顯示裝置。再者，可以利用上述SOI襯底形成如圖9或圖10所示的微處理器，因此也可以在顯示裝置內(nèi)提供計算機的功能。此外，也可以制造能夠以非接觸的方式進行數(shù)據(jù)輸入及輸出的顯示裝置。換言之，通過使用本發(fā)明的SOI襯底，可以制造各種各樣的電器。這些電器包括影像拍攝裝置如攝像機或數(shù)字照相機等、導航系統(tǒng)、音頻再現(xiàn)裝置(汽車音響、音響組件等)、計算機、游戲機、便攜式信息終端(移動計算機、移動電話、便攜式游戲機或電子書等)、具有記錄媒質(zhì)的圖像再現(xiàn)裝置(具體地說，再現(xiàn)記錄媒質(zhì)如數(shù)字通用光盤(DVD)等中記錄的圖像數(shù)據(jù)且配備有能夠顯示其圖像的顯示裝置的裝置)等。參照圖14A至14C說明電器的具體方式。圖14A是表示移動電話機901的ー個例子的外觀圖。該移動電話機901包括顯示部902、操作開關(guān)903等。通過將圖12A和12B所示的液晶顯示裝置或圖13A和13B所示的EL顯示裝置適用于顯示部902，可以獲得顯示顯示差異性較低且圖像質(zhì)量好的顯示部902。還可將利用本發(fā)明的SOI襯底而形成的半導體裝置適用于包括在移動電話機901中的微處理器或存儲器等。圖14B是表示數(shù)字播放器911的結(jié)構(gòu)例子的外觀圖。數(shù)字播放器911包括顯示部912、操作部913、耳機914等。還可以使用頭戴式耳機或無線式耳機代替耳機914。通過將圖12A和12B所示的液晶顯示裝置或圖13A和13B所示的EL顯示裝置適用于顯示部912,即使當屏幕尺寸為O. 3英寸至2英寸左右吋，也可以顯示高清晰圖像以及大量文字信息。此夕卜，可以將利用本發(fā)明的SOI襯底而形成的半導體裝置適用于包含在數(shù)字播放器911中的儲存音樂信息的存儲部、微處理器。此外，圖14C是電子書921的外觀圖。該電子書921包括顯示部922、操作開關(guān)923?？蓪⒄{(diào)制解調(diào)器內(nèi)置于電子書921，或者可將圖10所示的RFCPU內(nèi)置于電子書921以得到能夠以無線方式收發(fā)信息的結(jié)構(gòu)。通過將圖12A和12B所示的液晶顯示裝置或者圖13A和13B所示的EL顯示裝置適用于顯示部922，可以進行高圖像質(zhì)量的顯示。在電子書921中，可以將利用本發(fā)明的SOI襯底而形成的半導體裝置適用于儲存信息的存儲部或使電子書921發(fā)揮作用的微處理器。本實施方式可以與實施方式I至4適當?shù)亟M合。實施例I、
在本實施例中，作為本發(fā)明的半導體裝置的ー個例子，說明安裝有實時定位系統(tǒng)(Real-Time Location Systems，即RTLS)的RFID標簽。能夠確認物體位置的RTLS可以縮短搜索對象物所需要的時間，而且通過與其它信息組合來可以應(yīng)用于各種用途(例如，危險物的管理等)。在這一點上，RTLS具有比辨別是否存在對象的現(xiàn)有技術(shù)更好的優(yōu)點。另夕卜，在不需要電源布線的無源類型RFID中，可以確保半永久的RTLS功能。為了實現(xiàn)RTLS，需要充分的通信距離，但是在使用低溫多晶硅(LTPS)的情況下，由于晶粒邊界的存在，整流電壓低，通信距離不充分。根據(jù)本發(fā)明，在無堿玻璃襯底上形成具有(100)面作為主表面的單晶硅層，來可以提高整流電路的效率。由此，可以實現(xiàn)RTLS。圖15示出在本實施例中制造的使用具有(100)面作為主表面的單晶硅的TFT的截面照片?？梢?，在無堿玻璃襯底上隔著絕緣層形成有單晶硅層。圖16示出TFT的柵極電壓-漏極電流(VG-ID)特性、以及柵極電壓-遷移率(VG-μ FE)特性。注意，TFT的各參數(shù)如下 溝道長度10 μ m·柵極絕緣層的厚度20nm 單晶硅層的厚度IOOnm注意，作為截止電流(Ioff)的對策，采用使用了側(cè)壁的0)0(1^81^17-00 6(1-0以111，即輕摻雜漏極)結(jié)構(gòu)。N溝道型TFT中的電子場效應(yīng)遷移率為635cm2/Vs, P溝道型TFT中的電子場效應(yīng)遷移率為134cm2/Vs。圖17示出低溫多晶硅(LTPS)和玻璃襯底上的單晶硅的整流電壓的比較結(jié)果。玻璃襯底上的單晶硅能夠得到比低溫多晶硅(LTPS)高的整流電壓。在本實施例中試制的RTLS-RFID標簽是以布線寬度及布線間隔都是O. 8 μ m的エ藝制造的。晶體管個數(shù)為24000個，而裸芯大小(die size)為5mmX5mm。圖18及圖19分別示出RTLS-RFID標簽(芯片)的照片及框圖。在本實施例中，使用在原理上能夠進行長距離通信的915MHz的載波，以盡量發(fā)揮RTLS功能，但是本發(fā)明不局限于此。注意在本實施例中，由于難以產(chǎn)生不依賴電壓及溫度的準確的時鐘，并難以推定信號的到來方向，所以選擇RSSI (Receive signal strength indicator,即接收信號強度指示)系統(tǒng)以實現(xiàn)RTLS功能。RSSI系統(tǒng)是利用電場強度依靠距離的系統(tǒng)。通過具有A/D電路作為RFID的外圍電路(peripheral)，可以實現(xiàn)距離檢測。本實施例的RTLS-RFID標簽的通信規(guī)格部分地符合Auto-IDCenter Class IRegion I (North America)。另外，為了高精度地測定位置，利用四種A/D電路中的靈敏度分布及耗電量差異。本實施例的RTLS-RFID標簽包括含電源電路、解調(diào)電路、調(diào)制電路的RF電路、時鐘生成器、RF接ロ及AD接ロ、四種A/D電路等。時鐘生成器采用數(shù)字控制，以產(chǎn)生與TFT的差異無關(guān)且具有穩(wěn)定頻率的時鐘信號。RF接ロ具有將作為串行信號的接收信號并行轉(zhuǎn)換、奇偶校驗、數(shù)據(jù)順序改變等的功能。在本實施例中，考慮到由于通信距離或A/D轉(zhuǎn)換的小電カ的電カ變化，從而使用體系結(jié)構(gòu)不相同的以下四種A/D電路。環(huán)形振蕩器A/D(R.0.A/D)具有10位分辨率，井利用振蕩頻率根據(jù)電壓值而變化的特性。使用根據(jù)接收電カ強度而變化的輸入電壓和基準電壓作為電源電壓使各環(huán)形振蕩器振蕩，對環(huán)形振蕩器的搖擺數(shù)(the numbers of toggles)進行計數(shù)并互相來比較。逐次逼近型A/D(SAR A/D)具有8位分辨率，并含比較器、DAC、SAR以及邏輯控制部構(gòu)成。DAC通過電阻和基準電壓的組合而輸出電壓，并得到對這些步階加權(quán)所得的總計，其中每個步階中進行I位轉(zhuǎn)換。多斜率積分A/D具有9位分辨率，并含模擬積分器、比較器、以及計數(shù)器。輸入電壓在電容器中充電ー定時間段，并被積分。然后，對計數(shù)器進行復(fù)位，在通過放電而執(zhí)行反積分的期間中計數(shù)器工作。Σ ΛΑ/D具有10位分辨率，并含累積加法器(Σ )、差分器(Λ)。雖然一般進行高速時鐘的過取樣，但是在本實施例的電路中輸入電壓變動較小，因此以低速時鐘進行1000次的取樣。圖20及圖21示出本實施例的RTLS-RFID標簽的無線測量的結(jié)果。通過使用頻譜分析儀接收來自RTLS-RFID標簽的響應(yīng)信號，進行測量。圖20示出響應(yīng)信號波形，而圖21示出通信距離和輸出數(shù)字代碼的關(guān)系。性能目標值對應(yīng)的的通信距離分辨率(5cm/lcode)在通信距離Ilcm至40cm之間被滿足。另外,確認到四種A/D電路在實測值上各為2cm/lc0de或以下的通信距離分辨率，并可得到2至5mm/lCOde的性能。在本實施例中，將RTLS-RFID標簽系統(tǒng)實現(xiàn)為本發(fā)明的半導體裝置 。如上所述，通過使用玻璃襯底上的單晶硅，可以避免晶粒邊界的影響，因而整流效率提高。本實施例可以與實施方式I至5適當?shù)亟M合來實施。實施例2在本實施例中，說明利用形成在玻璃襯底上的單晶硅TFT的CPU作為本發(fā)明的半導體裝置的ー個例子。首先，圖22示出玻璃襯底上的單晶硅的的晶體取向解析結(jié)果(通過EBSP(Electron BackScatter diffraction Pattern,即背散射電子衍射花樣))?？梢源_認到面內(nèi)的大致整個區(qū)域晶體取向為(100)方向。就是說，可見單晶硅層形成在玻璃襯底上。圖23示出分別在下面的現(xiàn)有SOI襯底(Smart-Cut的襯底、以及SIMOX襯底)中的單晶硅、塊體硅(c-Si)、以及利用本發(fā)明的低溫エ藝的玻璃襯底上形成的單晶硅(LTSS，即Low Temperature Single crystal Silicon,低溫單晶娃)的Raman光譜。利用低溫エ藝的玻璃襯底上形成的單晶硅具有與塊體硅或其他各SOI襯底中的單晶硅大致相同的峰值位置，并具有與塊體硅或其他各SOI襯底中的單晶硅同樣的半峰全寬。由此可見，玻璃襯底上形成的單晶硅具有與塊體硅非常接近的結(jié)晶度。圖24示出本發(fā)明的形成在玻璃襯底上的單晶硅TFT的截面照片。本實施例中的エ藝最高溫度為600°C。就是說，可以利用現(xiàn)有的低溫多晶硅TFT的生產(chǎn)線來在玻璃襯底上制造單晶硅TFT。另外，由于不僅利用CMP處理而且還利用激光束照射來進行平坦化，所以可以不大幅度改變地使用現(xiàn)有的生產(chǎn)線，因此是期望的。根據(jù)本發(fā)明，可以在大面積玻璃襯底上形成LSI。就是說，可以降低生產(chǎn)的成本，因此適合大量生產(chǎn)。圖25和26示出本實施例的TFT (N溝道型TFT和P溝道型TFT)中的VG-ID (柵極電壓-漏極電流)曲線、以及VG-μ (柵極電壓-遷移率)曲線、TFT特性表。注意，各圖中的橫軸為VG，而縱軸為ID (左側(cè))或μ (右側(cè))。在各個TFT特性表中，其上段示出各N溝道型TFT的特性，而其下段示出各P溝道型TFT的特性。注意，其特性示出于圖25Α的各TFT的溝道長度L及溝道寬度W為L/W = 50. 2 μ m/50. 2 μ m,而其特性示出于圖25B的各TFT的溝道長度L及溝道寬度W為L/W = I. 2 μ m/20. 2 μ m。在任一 TFT中，柵極絕緣層的厚度為20nm，而單晶硅層的厚度為120nm。根據(jù)圖25A和25B可知，形成有特性優(yōu)良的TFT。
圖26示出各使用本實施例的TFT而形成的電容TEG的柵極耐壓特性。作為比較例，圖上還示出各使用低溫多晶硅而形成的電容TEG的柵極耐壓特性。注意，在本實施例中，示出使用CGS (Continuous Grain Silicon,即連續(xù)晶粒娃)作為低溫多晶娃的一個例子而制造的各個電容TEG的特性。這里，橫軸指示柵極電壓(VG)，而縱軸指示流過柵電極的電流(IG)。由于流過柵電極的電流與流過柵極絕緣膜的電流大致相同或者相同，所以根據(jù)圖26可知柵極絕緣膜的抗擊穿電壓特性。根據(jù)圖26可知，本發(fā)明的TFT中的柵極絕緣膜的抗擊穿電壓性比低溫多晶硅高。這一點暗示著本實施例的單晶硅表面的凹凸充分地減少。圖27示出利用本實施例的TFT而形成的9級環(huán)形振蕩器的波形。圖28示出在本實施例中制造的CPU的照片。該CPU包括SRAM、ALU、控制電路等。圖29A是使用CGS而制造的CPU的shmoo圖，而圖29B是使用本實施例中的單晶硅而制造的CPU的Shmoo圖。這里，橫軸指示工作頻率，而縱軸指示電源電壓。為了進行比較，它們都使用相同的掩模圖案而制造。根據(jù)圖29A和29B可知，使用本實施例中的單晶硅而制造的CPU的工作頻率比使用CGS而制造的CPU高。本實施例可以與實施方式I至5、實施例I適當?shù)亟M合來實施。實施例3在本實施例中，測量根據(jù)實施方式I的SOI襯底的表面凹凸。注意，使用以(100)面為主表面的單晶硅襯底作為半導體襯底。在本實施例中，測量使用波長308nm、脈沖寬度25nsec、以及重復(fù)頻率30Hz的XeCl受激準分子激光器提高了平坦性的單晶硅層的表面凹凸?？梢苑治鰡尉Ч鑼拥谋砻娴钠教剐约捌浣Y(jié)晶度，例如這可以通過利用光學顯微鏡、原子力顯微鏡(AFM ;Atomic Force Microscope)或掃描電子顯微鏡(SEM ;ScanningElectron Microscope)的觀察、背散射電子衍射花樣(EBSP ;Electron Back ScatterDiffraction Pattern)的觀察、Raman 光譜測定等。在本實施例中，示出利用AFM的觀察結(jié)果。圖30A和30B是利用AFM觀察本發(fā)明的單晶硅層而得到的平面及截面的輪廓的ー個例子。圖30A是表面的觀察圖像，而圖30B是截面的輪廓?；趫D30A和30B等的數(shù)據(jù)而計算出的表面粗糙度如下· Ra 1. Snm· RMS 1. 9nm· P-V 18. Onm 為了確認激光束照射的效果，還對激光束照射之前的SOI襯底進行同樣的測量。另外，通過改變激光束照射時的氣氛，進行同樣的測量。將這些測量結(jié)果全部示出于表I。[表 I]照射激光束之前的硅層的Ra為大于或等于7nm，RMS為大于或等于I Inm,這些數(shù)值接近于利用受激準分子激光器使約60nm厚的非晶硅結(jié)晶化而形成的多晶硅膜的數(shù)值。本發(fā)明人已經(jīng)發(fā)現(xiàn)若使用這種多晶硅膜，則實際使用的柵極絕緣層的厚度比多晶硅膜厚。因此，即使硅層的厚度被照射，也難以在硅層表面上形成IOnm或以下厚的柵極絕緣層，從而難以制造具有被減薄了的單晶硅的特性的高性能晶體管。另ー方面，關(guān)于照射了激光束的娃層，Ra減少到2nm左右,而RMS減少到2. 5nm至3nm左右。因此，通過將具有上述平坦性的硅層減薄，可以制造具有被減薄了的單晶硅層的特性的高性能晶體管。本實施例可以與實施方式I至5、實施例I、實施例2適當?shù)亟M合來實施。實施例4在本實施例中，以與實施例3不相同的觀點調(diào)查根據(jù)實施方式I的SOI襯底。具體地說，作為表面凹凸的平滑性評價的組成部分，調(diào)查凹部寬度及凸部寬度。所使用的樣品與實施例3相同，因此省略詳細說明。還與實施例3同樣地利用AFM測量樣品。在所得到的表面觀察圖像中，任意選擇十個截面(各在水平方向的寬度ΙΟμπι)來計算出凹部及凸部寬度各平均值。這里，以平均高度計算出凹部及凸部寬度。就是說，將采用AFM的截面輪廓和示出平均高度的基準線的交點分別看作各凹部或凸部的端部來測量彼此相鄰的交點之間的水平方向的寬度。注意，作為上述平均高度，使用如下區(qū)域的全部測量點(512點Χ512點)的高度的平均高度，該區(qū)域是包括關(guān)于測量的十個截面的10 μ mX 10 μ m 的區(qū)域。注意，上述AFM圖像的特別分辨率為19. 5nm(10 μ m/512點)，由于測量中的噪音等影響，存在著凹部或凸部寬度成為上述最小值的情況，但是以這種數(shù)據(jù)不除外的方式分別計算出凹部寬度的平均值及凸部寬度的平均值。將上述的調(diào)查結(jié)果示出于表2。另外，作為比較對象，示出同樣地測量多晶硅的表面的結(jié)果、以及同樣地測量使用所謂的Smart-Cut而形成的SOI襯底的硅層表面的結(jié)果。[表2]根據(jù)上述結(jié)果，在根據(jù)本實施例的單晶硅中，凹部寬度的平均值為97. 5nm，而凸部寬度的平均值為99. 8nm，從而可以說是凹部寬度和凸部寬度分別在大約60nm_120nm的范圍內(nèi)。通過與Smart-Cut的硅及多晶硅進行比較，凹部寬度和凸部寬度分別為大于或等于50nm且小于或等于140nm。注意,考慮到Ra小到幾nm,則約IOOnm的凹部或凸部寬度是非常大的，這意味著由于激光束照射而表面極為平滑。這是因為在凹凸的曲率小的情況(即，凹凸部分陡峭的情況)下，凹部或凸部寬度變小的緣故。注意，在Smart-Cut情況中，凹部平均值或凸部平均值小到50nm以下，可以認為是這是因為對表面進行拋光處理使得表面凹凸本身極小的緣故。另ー方面，在多晶硅中，凹部及凸部寬度分別大到140nm或以上，這是因為表面凹凸本身大，而不是因為表面的平滑度。在上述意義上，表面的平滑度也可以說先表達成將具有高度方向的意義的參數(shù)如Ra等、以及具有水平方向的意義的參數(shù)如凹部或凸部寬度等進行組合。本實施例可以與實施方式I至5、實施例I至3適當?shù)亟M合來實施。本說明書根據(jù)2007年9月14日在日本專利局受理的日本專利申請編號2007-240219而制作，所述申請內(nèi)容全部包括在本說明書中。[符號說明]101 基底襯底 118 氮氧化硅膜102 絕緣層121 離子束103 氮氧化硅膜 122 激光束104 氧氮化硅膜 131 SOI襯底105 接合層132 SOI襯底 111 半導體襯底133 SOI襯底
112保護膜151半導體層113脆化層152半導體層114接合層153柵極絕緣層115半導體層154柵電極116色緣層155側(cè)壁絕緣層117氧氮化硅膜 156氮化硅層157高濃度雜質(zhì)區(qū)200微處理器158低濃度雜質(zhì)區(qū)201算術(shù)邏輯單元159溝道形成區(qū)202ALU控制器160高濃度雜質(zhì)區(qū)203指令譯碼器163色緣層204中斷控制器164層間絕緣層205時序控制器165接觸孔206寄存器166接觸插頭207寄存器控制器167布線208總線接ロ168層間絕緣膜209只讀存儲器(ROM)210存儲器接ロ(ROM I/F)218振蕩電路211RFCPU219解調(diào)電路212模擬電路部220調(diào)制電路213數(shù)字電路部221RF接ロ214諧振電路222控制寄存器215整流電路223時鐘控制器216恒壓電路224CPU 接 ロ217復(fù)位電路225中央處理單元226隨機存取存儲器313像素形成區(qū)227讀存儲器321半導體層228天線322掃描線229電容部323信號線230電源管理電路324 像素電極301母體玻璃325 TFT302半導體層327 層間絕緣膜310顯示面板形成區(qū)328 電極311掃描線驅(qū)動電路形成區(qū) 329 柱狀間隔物312信號線驅(qū)動電路形成區(qū) 330 取向膜332相對襯底407 電流供應(yīng)線333相對電極408 像素電極334取向膜411 電極335液晶層412 柵電極401選擇用晶體管413 電極
402顯示控制用晶體管427層間絕緣膜403半導體層428隔斷層404半導體層429EL層405掃描線430相對電極406信號線431相對襯底432樹脂層923操作開關(guān) 901移動電話機115A半導體層902顯示部115B半導體層903操作開關(guān)13IASOI襯底911數(shù)字播放器131BSOI襯底912顯示部132ASOI 襯底913操作部132BSOI 襯底914耳機133ASOI 襯底921電子書133BSOI 襯底922顯示部。
權(quán)利要求
1.一種半導體裝置，包括 絕緣襯底上的絕緣層； 所述絕緣層上的接合層；以及 所述接合層上的單晶半導體層， 其中，所述單晶半導體層的上部表面的凹凸形狀的均方根粗糙度為大于或等于Inm且小于或等于10nm。
2.根據(jù)權(quán)利要求I所述的半導體裝置，其中所述絕緣層包含氧氮化硅膜或氮氧化硅膜。
3.根據(jù)權(quán)利要求I所述的半導體裝置，其中所述單晶半導體層具有(100)面作為主表面。
4.根據(jù)權(quán)利要求I所述的半導體裝置，其中所述單晶半導體層具有(110)面作為主表面。
5.根據(jù)權(quán)利要求I所述的半導體裝置， 其中，所述凹凸形狀的各凹部或凸部的寬度的平均值為大于或等于60nm且小于或等于 120nm, 并且，所述各凹部或凸部的寬度是以平均高度測量的。
6.一種半導體裝置，包括 絕緣襯底上的絕緣層； 所述絕緣層上的接合層；以及 所述接合層上的單晶半導體層， 其中，所述單晶半導體層的上部表面的凹凸形狀的最大高度差為大于或等于5nm且小于或等于250nm。
7.根據(jù)權(quán)利要求6所述的半導體裝置，其中所述絕緣層包含氧氮化硅膜或氮氧化硅膜。
8.根據(jù)權(quán)利要求6所述的半導體裝置，其中所述單晶半導體層具有(100)面作為主表面。
9.根據(jù)權(quán)利要求6所述的半導體裝置，其中所述單晶半導體層具有(110)面作為主表面。
10.根據(jù)權(quán)利要求6所述的半導體裝置， 其中，所述凹凸形狀的各凹部或凸部的寬度的平均值為大于或等于60nm且小于或等于 120nm, 并且，所述各凹部或凸部的寬度是以平均高度測量的。
11.一種半導體裝置，包括 容許溫度極限為700°C或以下的襯底； 所述襯底上的絕緣層； 所述絕緣層上的接合層；以及 所述接合層上的單晶半導體層， 其中，所述單晶半導體層的上部表面的凹凸形狀的均方根粗糙度為大于或等于Inm且小于或等于10nm。
12.根據(jù)權(quán)利要求11所述的半導體裝置，其中所述襯底為包含鋁硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋇硼硅酸鹽玻璃中任何的玻璃襯底。
13.根據(jù)權(quán)利要求11所述的半導體裝置，其中所述絕緣層包含氧氮化硅膜或氮氧化硅膜。
14.根據(jù)權(quán)利要求11所述的半導體裝置，其中所述單晶半導體層具有(100)面作為主表面。
15.根據(jù)權(quán)利要求11所述的半導體裝置，其中所述單晶半導體層具有(110)面作為主 表面。
16.根據(jù)權(quán)利要求11所述的半導體裝置， 其中，所述凹凸形狀的各凹部或凸部的寬度的平均值為大于或等于60nm且小于或等于 120nm, 并且，各凹部或各凸部的寬度是以平均高度測量的。
17.一種半導體裝置，包括 容許溫度極限為700°C或以下的襯底； 所述襯底上的絕緣層； 所述絕緣層上的接合層；以及 所述接合層上的單晶半導體層， 其中，所述單晶半導體層的上部表面的凹凸形狀的最大高度差為大于或等于5nm且小于或等于250nm。
18.根據(jù)權(quán)利要求17所述的半導體裝置，其中所述襯底為包含鋁硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋇硼硅酸鹽玻璃中任何的玻璃襯底。
19.根據(jù)權(quán)利要求17所述的半導體裝置，其中所述絕緣層包含氧氮化硅膜或氮氧化硅膜。
20.根據(jù)權(quán)利要求17所述的半導體裝置，其中所述單晶半導體層具有(100)面作為主表面。
21.根據(jù)權(quán)利要求17所述的半導體裝置，其中所述單晶半導體層具有(110)面作為主表面。
22.根據(jù)權(quán)利要求17所述的半導體裝置， 其中，所述凹凸形狀的各凹部或凸部的寬度的平均值為大于或等于60nm且小于或等于 120nm, 并且，各凹部或凸部的寬度是以平均高度測量的。
23.ー種使用根據(jù)權(quán)利要求I所述的半導體裝置的電子設(shè)備。
24.ー種使用根據(jù)權(quán)利要求6所述的半導體裝置的電子設(shè)備。
25.ー種使用根據(jù)權(quán)利要求16所述的半導體裝置的電子設(shè)備。
26.ー種使用根據(jù)權(quán)利要求11所述的半導體裝置的電子設(shè)備。
27.ー種使用根據(jù)權(quán)利要求17所述的半導體裝置的電子設(shè)備。
全文摘要
本發(fā)明名稱為半導體裝置及電子設(shè)備。通過使用以低耐熱性襯底為基底襯底的SOI襯底來提供高性能半導體裝置。而且，以不進行化學拋光的方式提供高性能半導體裝置。再者，提供一種使用該半導體裝置的電子設(shè)備。包括絕緣襯底上的絕緣層、絕緣層上的接合層、以及接合層上的單晶半導體層，至于單晶半導體層，其上部表面的凹凸形狀的算術(shù)平均粗糙度為大于或等于1nm且小于或等于7nm?；蛘?，凹凸形狀的均方根粗糙度可以為大于或等于1nm且小于或等于10nm。或者，凹凸形狀的最大高度差可以為大于或等于5nm且小于或等于250nm。
文檔編號H01L29/06GK102646698SQ20121013004
公開日2012年8月22日 申請日期2008年9月5日 優(yōu)先權(quán)日2007年9月14日
發(fā)明者下村明久, 井坂史人, 大沼英人, 山崎舜平, 山本孔明, 掛端哲彌, 比嘉榮二, 永野庸治, 溝井達也, 牧野賢一郎, 飯洼陽一 申請人:株式會社半導體能源研究所