專利名稱：后鈍化互連結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及后鈍化互連結(jié)構(gòu)。
背景技術(shù)：
現(xiàn)代集成電路差不多是由成千上萬(wàn)的諸如晶體管和電容器的有源器件構(gòu)成的。這些器件最初是相互分離的，但是后續(xù)互連在一起從而形成功能電路。典型的互連結(jié)構(gòu)包括橫向互連件例如金屬線(線路)以及縱向互連件諸如通路孔和接觸點(diǎn)?；ミB件越來(lái)越多地決定了性能限制以及現(xiàn)代集成電路的密度。在互連結(jié)構(gòu)的頂部，形成焊盤并且焊盤暴露在各自芯片的表面上。通過(guò)焊盤形成電連接以將芯片連接到封裝襯底或其它管芯。焊盤可用于布線接合和倒裝芯片結(jié)合。倒裝芯片封裝利用凸塊來(lái)建立芯片的I/o焊盤與封裝件的襯底或引線框之間的電連接。在結(jié)構(gòu)上，凸塊實(shí)際上包括凸塊本身以及設(shè)置在凸塊與I/o焊盤之間的“凸塊下金屬層”(UBM)。現(xiàn)今，晶圓級(jí)芯片規(guī)模封裝(WLCSP)由于其低成本以及相對(duì)簡(jiǎn)單的工藝而被廣泛應(yīng)用。在典型的WLCSP中，諸如再分配線(RDL)的后鈍化互連(PPI)線形成在鈍化層上，隨后形成聚合物薄膜以及凸塊。然而，已知的PPI形成工藝具有聚合物薄膜剝落的問(wèn)題，這可能導(dǎo)致PPI結(jié)構(gòu)的接口性能差以及造成器件故障。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中所存在的問(wèn)題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體器件，包括:半導(dǎo)體襯底；鈍化層，設(shè)置在所述半導(dǎo)體襯底上面；互連結(jié)構(gòu)，設(shè)置在所述鈍化層上面，所述互連結(jié)構(gòu)包括相互電分離的接合焊盤區(qū)域和偽區(qū)域；保護(hù)層，設(shè)置在所述互連結(jié)構(gòu)上面，所述保護(hù)層包括暴露所述接合焊盤區(qū)域的一部分的第一開(kāi)口以及暴露所述偽區(qū)域的一部分的第二開(kāi)口 ；金屬層，形成在所述接合焊盤區(qū)域的所暴露部分上以及所述偽區(qū)域的所暴露部分上；以及凸塊，形成在位于所述接合焊盤區(qū)域上面的所述金屬層上。在可選實(shí)施方式中，形成在所述保護(hù)層的第二開(kāi)口中的所述金屬層是與所述凸塊電分離的偽支柱。在可選實(shí)施方式中，所述金屬層包括鈦層、銅層以及鎳層中的至少一個(gè)。在可選實(shí)施方式中，所述互連結(jié)構(gòu)包括銅層。
在可選實(shí)施方式中，所述互連結(jié)構(gòu)包括與所述接合焊盤區(qū)域相鄰的多個(gè)偽區(qū)域。在可選實(shí)施方式中，所述保護(hù)層包括與所述第一開(kāi)口相鄰的多個(gè)所述第二開(kāi)口，所述金屬層填充多個(gè)所述第二開(kāi)口以形成多個(gè)偽支柱。在可選實(shí)施方式中，所述第一保護(hù)層包括聚合物。在可選實(shí)施方式中，所述半導(dǎo)體器件進(jìn)一步包括形成在所述鈍化層與所述互連結(jié)構(gòu)之間的聚合物層。在可選實(shí)施方式中，所述半導(dǎo)體器件進(jìn)一步包括形成在所述半導(dǎo)體襯底上的導(dǎo)電焊盤，其中所述導(dǎo)電焊盤被所述鈍化層部分覆蓋，并且所述導(dǎo)電焊盤電連接至所述互連結(jié)構(gòu)的所述接合焊盤區(qū)域。在可選實(shí)施方式中，所述半導(dǎo)體器件進(jìn)一步包括:偽焊盤，形成在所述半導(dǎo)體襯底上并與所述導(dǎo)電焊盤電分離，其中所述偽焊盤被所述鈍化層部分覆蓋，并且所述偽焊盤電連接至所述互連結(jié)構(gòu)的所述偽區(qū)域。 在可選實(shí)施方式中，所述導(dǎo)電焊盤和所述偽焊盤是由相同的材料形成的。根據(jù)本發(fā)明的另一方面，還提供了一種半導(dǎo)體器件，包括:包括導(dǎo)電焊盤的半導(dǎo)體襯底；鈍化層，形成在所述半導(dǎo)體襯底上并暴露所述導(dǎo)電焊盤的一部分；后鈍化互連(PPI)結(jié)構(gòu)，設(shè)置在所述鈍化層上面，所述后鈍化互連結(jié)構(gòu)包括電連接至所述導(dǎo)電焊盤的所暴露部分的第一區(qū)域以及與所述第一區(qū)域電分離的第二區(qū)域；聚合物層，設(shè)置在所述PPI結(jié)構(gòu)上面，所述聚合物層包括第一開(kāi)口和第二開(kāi)口，所述第一開(kāi)口暴露所述PPI結(jié)構(gòu)的第一區(qū)域的一部分以及所述第二開(kāi)口暴露所述PPI結(jié)構(gòu)的第二區(qū)域的一部分；凸塊下金屬(UBM)層，形成在所述聚合物層的所述第一開(kāi)口中；以及金屬層，形成在所述聚合物層的所述第二開(kāi)口中。在可選實(shí)施方式中，所述半導(dǎo)體襯底包括與所述導(dǎo)電焊盤電分離的偽焊盤，所述鈍化層暴露所述偽焊盤的一部分，所述PPI結(jié)構(gòu)的所述第二區(qū)域形成在所述偽焊盤的所暴露部分的上方。在可選實(shí)施方式中，所述PPI結(jié)構(gòu)包括與所述第一區(qū)域相鄰的多個(gè)所述第二區(qū)域。在可選實(shí)施方式中，所述聚合物層包括多個(gè)所述第二開(kāi)口，分別暴露所述PPI結(jié)構(gòu)的多個(gè)所述第二區(qū)域。在可選實(shí)施方式中，所述金屬層填充所述聚合物層中的多個(gè)所述第二開(kāi)口。在可選實(shí)施方式中，所述金屬層包括鈦層、銅層以及鎳層中的至少一個(gè)。在可選實(shí)施方式中，所述半導(dǎo)體器件還包括位于所述鈍化層和所述PPI結(jié)構(gòu)之間的另一聚合物層。在可選實(shí)施方式中，所述UBM層和所述金屬層是由相同材料層形成的。


圖1-4示出了根據(jù)示例性實(shí)施例的形成具有PPI結(jié)構(gòu)的半導(dǎo)體器件的方法的各個(gè)中間階段的截面圖。
圖5是根據(jù)示例性實(shí)施例的具有一種可選PPI結(jié)構(gòu)的半導(dǎo)體器件的截面圖。圖6是根據(jù)示例性實(shí)施例的具有另一種可選PPI結(jié)構(gòu)的半導(dǎo)體器件的截面圖。圖7是根據(jù)示例性實(shí)施例的具有另一種可選PPI結(jié)構(gòu)的半導(dǎo)體器件的截面圖。
具體實(shí)施例方式下面詳細(xì)討論本發(fā)明實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明實(shí)施例提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅示出了制造和使用本發(fā)明的具體方式，而不用于限制本發(fā)明的范圍。在本文的各附圖以及說(shuō)明的實(shí)施例中，相同的參考標(biāo)號(hào)用于標(biāo)示相同的元件。參考標(biāo)號(hào)通過(guò)在附圖中示出的示例性實(shí)施例來(lái)詳細(xì)說(shuō)明。在可能的情況下，附圖以及說(shuō)明書中使用相同的參考標(biāo)號(hào)以用于指相同或相似的部分。為了清楚和方便說(shuō)明，附圖中可能放大了形狀以及厚度。具體地，下面將對(duì)形成為根據(jù)本發(fā)明的裝置的一部分的元件或者更直接地對(duì)與根據(jù)本發(fā)明的裝置合作的元件進(jìn)行描述。本領(lǐng)域技術(shù)人員可以理解，沒(méi)有具體示出或者描述的元件可以具有多種不同的形式。在整個(gè)說(shuō)明書中關(guān)于“在一個(gè)實(shí)施例中”或者“在實(shí)施例中”的參考意味著:結(jié)合實(shí)施例描述的具體特征、結(jié)構(gòu)或特性包括在至少一個(gè)實(shí)施例中。因此，在整個(gè)說(shuō)明書中不同位置出現(xiàn)的“在一個(gè)實(shí)施例中”或者“在實(shí)施例中”并非必然都指同一個(gè)實(shí)施例。此外，具體特征、結(jié)構(gòu)或特性可以以任何適合的方式結(jié)合在一個(gè)或更多實(shí)施例中。應(yīng)該認(rèn)識(shí)到，下面的附圖并非按照比例來(lái)繪制，這些附圖僅僅是為了說(shuō)明。圖1-4示出了根據(jù)實(shí)施例的形成在半導(dǎo)體器件中的PPI結(jié)構(gòu)的方法的各個(gè)中間階段。首先參考圖1，其示出了根據(jù)實(shí)施例的具有電路形成在其上的襯底10的一部分。襯底10可包括:例如摻雜或未摻雜的體硅晶圓，或絕緣體上半導(dǎo)體(SOI)襯底的有源層。通常來(lái)講，SOI襯底包括形成在絕緣體層上的諸如硅的半導(dǎo)體材料層。介電層可以是例如BOX (buried oxide埋氧)層或者氧化硅層。介電層設(shè)置在襯底上，典型地設(shè)置在硅襯底或玻璃襯底上。其它襯底，諸如多層或者梯度襯底也可以被使用。形成于襯底10上的電路可以是適合具體應(yīng)用的任何類型的電路。在實(shí)施例中，電路包括形成在襯底10上的電子器件并且一層或多層介電層覆蓋在電子器件上。金屬層可形成在介電層之間以為在電子器件之間的電信號(hào)提供路徑。電子器件還可形成在一層或多層介電層中。例如，電路可以包括多種互連以實(shí)現(xiàn)一種或者多種功能部件的N型金屬氧化物半導(dǎo)體(NMOS)和/或P型金屬氧化物半導(dǎo)體(PMOS)器件，諸如晶體管、電容器、電阻器、二極管、光電二級(jí)管、熔絲等。功能部件可以包括存儲(chǔ)結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、功率分配、輸入/輸出電路等。本領(lǐng)域普通技術(shù)人員能夠認(rèn)識(shí)到上面提供的用于示例目的的例子僅僅是進(jìn)一步闡明一些示例性實(shí)施例的應(yīng)用，并非意圖以任何方式限制本發(fā)明的范圍。對(duì)于給定應(yīng)用可使用其它合適的電路?！獋€(gè)或者多個(gè)金屬間介電(MD)層以及關(guān)聯(lián)的金屬化層形成在電路上方并與電路互連。MD層可由低K介電材料形成，例如通過(guò)等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)技術(shù)或者高密度等離子體化學(xué)氣相沉積(HDPCVD)或類似工藝形成的摻氟的硅酸鹽玻璃(FSG)；MD層還可包括中間蝕刻停止層。需要注意的是，一個(gè)或者多個(gè)蝕刻停止層(未示出)可被設(shè)置在相鄰的介電層之間。通常來(lái)講，當(dāng)形成通路孔和/或接觸點(diǎn)時(shí)，蝕刻停止層提供了停止蝕刻工藝的機(jī)制。蝕刻停止層是由在相鄰層之間具有不同蝕刻選擇度的介電材料形成的。在實(shí)施例中，蝕刻停止層可以由SiN、SiCN, SiCO, CN或者它們的組合或者類似物使用化學(xué)氣相沉積(CVD)或PECVD技術(shù)進(jìn)行沉積而形成的。金屬化層可由銅或銅合金形成，然而它們也可由其它金屬形成。此外，金屬化層包括形成并圖案化在最上面的MD層之中或之上的頂部金屬層，以提供外部電連接并保護(hù)在下面的層免受各種環(huán)境污染。最上面的MD層可以由諸如氮化硅、氧化硅以及未摻雜的硅酸鹽玻璃等的介電材料形成。參考圖1A，導(dǎo)電焊盤12形成在襯底10上以電連接下面的金屬層。導(dǎo)電焊盤12可由鋁、鋁銅、鋁合金、銅、銅合金等形成。諸如鈍化層14的一個(gè)或更多鈍化層形成于導(dǎo)電焊盤12以及暴露的襯底10上。鈍化層14可由諸如未摻雜的硅酸鹽玻璃、氮化硅、氧化硅、氮氧化硅或者非多孔材料的介電材料通過(guò)任何適合的方法諸如CVD，物理氣相沉積(PVD)等形成。鈍化層14可以是單層也可以是層疊的層。需要注意的是，示出的單層導(dǎo)電焊盤和鈍化層僅僅只是為了舉例說(shuō)明的目的。因此，其它實(shí)施例可以包括任何數(shù)量的導(dǎo)電層和/或鈍化層。然后，鈍化層14通過(guò)使用光掩模方法、光刻技術(shù)、蝕刻工藝或者它們的組合來(lái)圖案化，使得形成暴露部分導(dǎo)電焊盤12的開(kāi)口。在一個(gè)實(shí)施例中，對(duì)鈍化層14進(jìn)行圖案化使得覆蓋導(dǎo)電焊盤12的外圍部分并暴露導(dǎo)電焊盤12的中心部分。接下來(lái)，第一保護(hù)層16形成在鈍化層14上，然后對(duì)其圖案化以形成另一開(kāi)口，通過(guò)該開(kāi)口再次暴露導(dǎo)電焊盤12的至少一部分。第一保護(hù)層16可以是例如聚合物層。聚合物層可由諸如環(huán)氧樹(shù)脂，聚酰亞胺，苯并環(huán)丁烯(BCB)以及聚苯并惡唑(PBO)等的聚合材料形成，然而也可以使用其它相對(duì)柔軟、通常為有機(jī)的介電材料。形成方法包括旋涂法或者其它方法。之后，PPI結(jié)構(gòu)20形成并圖案化在第一保護(hù)層16上，并通過(guò)第一保護(hù)層16的開(kāi)口電連接至導(dǎo)電焊盤12。PPI結(jié)構(gòu)20是導(dǎo)電層18，導(dǎo)電層18包括互連線區(qū)域18L、接合焊盤(landing pad)區(qū)域18P以及偽區(qū)域18D。互連線區(qū)域18L、接合焊盤區(qū)域18P以及偽區(qū)域18D可同時(shí)形成，并且可以由相同的介電材料形成。在隨后的工藝中，凸塊部件將會(huì)形成在接合焊盤區(qū)域18P上，并與該接合焊盤區(qū)域18P電連接。互連線區(qū)域18L電連接至接合焊盤區(qū)域18P并通過(guò)第一保護(hù)層16的開(kāi)口延伸為電連接至導(dǎo)電焊盤12。偽區(qū)域18D與互連線區(qū)域18L和接合焊盤區(qū)域18P電分離。導(dǎo)電層18包括但不限于例如銅、鋁、銅合金或者其它使用電鍍、無(wú)電鍍、濺鍍、化學(xué)氣相沉積方法等的移動(dòng)導(dǎo)電材料。在一些實(shí)施例中，導(dǎo)電層可進(jìn)一步包括在含銅層的頂部上的含鎳層或者氮化硅層(未示出)。在一些實(shí)施例中，PPI結(jié)構(gòu)20可用作為電源線、再分配線(RDL)、電感器、電容器或任何無(wú)源元件。通過(guò)PPI結(jié)構(gòu)20提供的電信號(hào)路徑，接合焊盤區(qū)域18P可以直接在導(dǎo)電焊盤12上或者可以不直接在導(dǎo)電焊盤12上。圖1B是根據(jù)示例性實(shí)施例的PPI結(jié)構(gòu)20的俯視圖。PPI結(jié)構(gòu)20包括與接合焊盤區(qū)域18P相鄰的至少一個(gè)偽區(qū)域18D。在一些實(shí)施例中，多個(gè)偽區(qū)域18D形成于第一保護(hù)層16上并與接合焊盤區(qū)域18P相鄰。應(yīng)該注意的是，偽區(qū)域18D的位置僅僅是為了示意目的而提供的，偽區(qū)域18D的具體位置以及圖案可以不同并且包括例如方形區(qū)域、圓形區(qū)域、矩形區(qū)域以及狹槽形等。例如，偽區(qū)域18D可以是具有邊長(zhǎng)LI大于5μπι的方形區(qū)域。在實(shí)施例中，兩個(gè)相鄰偽區(qū)域18D之間的間隔SI大于5 μ m。示例尺寸僅是為了參考而提供，并不意圖是實(shí)際尺寸或者實(shí)際相對(duì)尺寸。參考圖2，然后第二保護(hù)層22形成在襯底10上以覆蓋PPI結(jié)構(gòu)20和第一保護(hù)層16的暴露部分。使用光刻法和/或蝕刻工藝進(jìn)一步圖案化第二保護(hù)層22以形成暴露接合焊盤區(qū)域18P的一部分的第一開(kāi)口 23a以及暴露至少一個(gè)偽區(qū)域18D的一部分的第二開(kāi)口23b。在實(shí)施例中，多個(gè)第二開(kāi)口 23b形成在第二保護(hù)層22中以分別暴露多個(gè)偽區(qū)域18D。開(kāi)口 23a和23b的形成方法包括光刻、濕法蝕刻或干法蝕刻、激光鉆孔等。在一些實(shí)施例中，第二保護(hù)層22可由諸如環(huán)氧樹(shù)脂，聚酰亞胺，苯并環(huán)丁烯(BCB)以及聚苯并惡唑(PBO)等的聚合材料形成，然而也可以使用其它相對(duì)柔軟、通常為有機(jī)的介電材料。在一些實(shí)施例中，第二保護(hù)層22由選自下述的非有機(jī)材料形成:未摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化硅、氧化硅及它們的組合。接下來(lái)，如圖3A所示,金屬層24沉積并圖案化在接合焊盤區(qū)域18P和偽區(qū)域18D的暴露部分上。在接合焊盤區(qū)域18P上，形成在第一開(kāi)口 23a中的圖案化金屬層24覆蓋接合焊盤區(qū)域18P的暴露部分以用作凸塊將形成在其上的凸塊下金屬(UBM)層24B。在偽區(qū)域18D上，金屬層24填充第二開(kāi)口 23b并物理連接偽區(qū)域18D以用作為與UBM層24B電分離的偽支柱24D。在一些實(shí)施例中，金屬層24包括擴(kuò)散勢(shì)壘層或粘著劑層，上述層可以包括鈦(Ti)、鉭(Ta)、氮化鈦(TIN)、氮化鉭(TAN)等并通過(guò)PVD或?yàn)R射工藝形成。金屬層24還可包括通過(guò)PVD或?yàn)R射工藝形成于擴(kuò)散勢(shì)壘層上的晶種層。晶種層可由銅(Cu)、包括鋁的銅合金、鉻(Cr)、鎳(Ni)、錫(Sn)、金(Au)或其化合物形成。在至少一個(gè)實(shí)施例中，金屬層24包括鈦層和銅層。在另一實(shí)施例中，金屬層24包括鈦層、銅層以及鎳層。圖3B是根據(jù)示例性實(shí)施例的圖案化金屬層24的俯視圖。圖案化金屬層24包括與UBM層24B相鄰的至少一個(gè)偽支柱24D。在一些實(shí)施例中，多個(gè)偽支柱24D形成在與UBM層24B相鄰的第二保護(hù)層22中。應(yīng)該注意的是，提供的偽支柱24D的位置僅僅是為了示意目的，偽支柱24D的具體位置以及圖案可以不同并且包括例如方形柱、圓形柱以及矩形柱等。例如，偽支柱24D可以是具有邊長(zhǎng)L2大于5 μ m的方形形狀。在實(shí)施例中，兩個(gè)相鄰偽支柱24D之間的間隔S2大于5 μ m。偽支柱24D與UBM層24B之間的距離dl大于10 μ m或者大于20μπι。提供的示例支柱尺寸僅是為了參考，并不意圖是實(shí)際尺寸或者實(shí)際相對(duì)尺寸。如圖4Α所示，焊料凸塊26形成在UBM層24Β上。在一個(gè)實(shí)施例中，焊料凸塊26通過(guò)將焊球附著在UBM層24Β上然后對(duì)焊料進(jìn)行回焊而形成。在可選實(shí)施例中，焊料凸塊26通過(guò)電鍍焊料然后對(duì)焊料回焊而形成。焊料凸塊26可包括無(wú)鉛預(yù)焊料層、SnAg或者包含錫、鉛、銀、銅、鎳以及鉍或其組合的合金的焊料。圖4Β是根據(jù)示例性實(shí)施例的焊料凸塊26的俯視圖。焊料凸塊26分別形成在接合焊盤區(qū)域18Ρ內(nèi)的UBM層24Β上。由PPI結(jié)構(gòu)20的導(dǎo)電層18形成的導(dǎo)引區(qū)(trace) 18”設(shè)置在兩個(gè)相鄰的互連線區(qū)域18L之間。在實(shí)施例中，導(dǎo)引區(qū)18”具有大于5 μ m或者大于10 μ m的寬度Wl。在另一實(shí)施例中，導(dǎo)引區(qū)18”與相鄰的互聯(lián)線區(qū)域18L之間的間隔S3大于5 μ m或者大于10 μ m。在其它實(shí)施例中，兩個(gè)相鄰的焊料凸塊26之間的間隔S4大于100 μ m，例如大于120 μ m或者150 μ m。因此，至少一個(gè)偽支柱24D布置成與至少一個(gè)焊料凸塊26相鄰。在一些實(shí)施例中，形成多個(gè)偽支柱24D并且它們與每個(gè)焊料凸塊26相鄰有。提供的示例焊料凸塊尺寸僅是為了參考，并不意圖是實(shí)際尺寸或者實(shí)際相對(duì)尺寸。
然后在半導(dǎo)體器件上完成凸塊結(jié)構(gòu)。本實(shí)施例提供包括偽支柱24D的凸塊結(jié)構(gòu)以及鄰近凸塊結(jié)構(gòu)的偽區(qū)域18D以增強(qiáng)第二保護(hù)層22和第一保護(hù)層16之間的粘附力。這可以提高PPI結(jié)構(gòu)20的強(qiáng)度，并且可以減少和/或消除聚合物層的剝落和破裂。因此，在封裝工藝中，可以增強(qiáng)連接可靠性以及減少凸塊的疲勞。在凸塊形成之后，例如，可以形成密封層，可執(zhí)行切割工藝以切割單個(gè)的管芯，并且可進(jìn)行晶圓級(jí)或者管芯級(jí)的堆疊。然而，也應(yīng)意識(shí)到，這些實(shí)施例可以使用在不同的情況下。例如，實(shí)施例可以使用在管芯對(duì)管芯的接合結(jié)構(gòu)、管芯對(duì)晶圓的接合結(jié)構(gòu)、晶圓對(duì)晶圓的接合結(jié)構(gòu)，管芯級(jí)封裝、晶圓級(jí)封裝等中。圖5示出了根據(jù)可選實(shí)施例的半導(dǎo)體器件中的示例性PPI結(jié)構(gòu)。除非具體說(shuō)明，否則在本實(shí)施例中的參考標(biāo)號(hào)表示與在圖1-4所示實(shí)施例中的元件相同的元件。與圖4A中示出的結(jié)構(gòu)相比，圖5中示出的可選結(jié)構(gòu)不具有第一保護(hù)層16。PPI結(jié)構(gòu)20形成在鈍化層14上，因此互連線區(qū)域18L通過(guò)鈍化層14的開(kāi)口電連接至導(dǎo)電焊盤12。圖6示出了根據(jù)另一可選實(shí)施例的在半導(dǎo)體器件中的示例性PPI結(jié)構(gòu)。除非具體說(shuō)明，否則在本實(shí)施例中的參考標(biāo)號(hào)表示與在圖1-4所示實(shí)施例中的元件相同的元件。與圖4A中示出的結(jié)構(gòu)相比，圖6中示出的可選結(jié)構(gòu)還包括形成在偽區(qū)域18D下面的偽焊盤12D。偽焊盤12D與形成在襯底10上的導(dǎo)電焊盤12以及電路電分離。偽焊盤12D和導(dǎo)電焊盤12可同時(shí)形成，并可由同一種導(dǎo)電材料形成。形成并圖案化鈍化層14和第一保護(hù)層16以暴露偽焊盤12D的一部分，因此偽區(qū)域18D電連接至偽焊盤12D。在實(shí)施例中，至少一個(gè)偽焊盤12D形成在與接合焊盤區(qū)域18P相鄰的偽區(qū)域18D的下面。在一些實(shí)施例中，形成多個(gè)與接合焊盤區(qū)域18P相鄰的偽焊盤12D。圖7示出了根據(jù)另一可選實(shí)施例的在半導(dǎo)體器件中的示例性PPI結(jié)構(gòu)。除非具體說(shuō)明，否則在本實(shí)施例中的參考標(biāo)號(hào)表示與圖5所示實(shí)施例中的元件相同的元件。與圖6中示出的結(jié)構(gòu)相比，圖7中示出的可選結(jié)構(gòu)不具有第一保護(hù)層16。PPI結(jié)構(gòu)20形成在鈍化層14上，因此互連線區(qū)域18L通過(guò)鈍化層14中的開(kāi)口電連接至導(dǎo)電焊盤12。根據(jù)示例性實(shí)施例的一個(gè)方面，半導(dǎo)體器件包括半導(dǎo)體襯底、設(shè)置在半導(dǎo)體襯底上面的鈍化層以及設(shè)置在鈍化層上面的互連結(jié)構(gòu)?；ミB結(jié)構(gòu)包括相互電分離的接合焊盤區(qū)域和偽區(qū)域。保護(hù)層形成在互連結(jié)構(gòu)上并具有暴露接合焊盤區(qū)域的一部分的第一開(kāi)口以及暴露偽區(qū)域的一部分的第二開(kāi)口。金屬層形成在接合焊盤區(qū)域的暴露區(qū)域和偽區(qū)域的暴露區(qū)域上。凸塊形成在位于接合焊盤區(qū)域上的金屬層上。根據(jù)示例性實(shí)施例的另一個(gè)方面，半導(dǎo)體器件包括具有導(dǎo)電焊盤的半導(dǎo)體襯底、形成在半導(dǎo)體上并暴露導(dǎo)電焊盤一部分的鈍化層以及設(shè)置在鈍化層上面的后鈍化互連(PPI)結(jié)構(gòu)。PPI結(jié)構(gòu)包括電連接至導(dǎo)電焊盤的所暴露部分的第一區(qū)域以及與第一區(qū)域電分離的第二區(qū)域。聚合物層形成在PPI結(jié)構(gòu)上并具有第一開(kāi)口和第二開(kāi)口，其中第一開(kāi)口暴露PPI結(jié)構(gòu)的第一區(qū)域的一部分以及第二開(kāi)口暴露PPI結(jié)構(gòu)的第二區(qū)域的一部分。凸塊下金屬(UBM)層形成在聚合物層的第一開(kāi)口中。金屬層形成在聚合物層的第二開(kāi)口中。在前面詳細(xì)說(shuō)明中，通過(guò)參考具體示例性實(shí)施例描述了本發(fā)明。然而，很明顯的是，在不背離本發(fā)明的精神和范圍的情況下可以具有各種變化、結(jié)構(gòu)、工藝以及改變。因此，說(shuō)明書和附圖是用于說(shuō)明而不是限制。應(yīng)當(dāng)理解，在本申請(qǐng)描述的本發(fā)明主旨的范圍內(nèi)，本發(fā)明能夠使用各種其它組合和環(huán)境并且可以改變以及調(diào)整。
權(quán)利要求
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體襯底； 鈍化層，設(shè)置在所述半導(dǎo)體襯底上面； 互連結(jié)構(gòu)，設(shè)置在所述鈍化層上面，所述互連結(jié)構(gòu)包括相互電分離的接合焊盤區(qū)域和偽區(qū)域； 保護(hù)層，設(shè)置在所述互連結(jié)構(gòu)上面，所述保護(hù)層包括暴露所述接合焊盤區(qū)域的一部分的第一開(kāi)口以及暴露所述偽區(qū)域的一部分的第二開(kāi)口； 金屬層，形成在所述接合焊盤區(qū)域的所暴露部分上以及所述偽區(qū)域的所暴露部分上；以及 凸塊，形成在位于所述接合焊盤區(qū)域上面的所述金屬層上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中形成在所述保護(hù)層的第二開(kāi)口中的所述金屬層是與所述凸塊電分離的偽支柱。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述金屬層包括鈦層、銅層以及鎳層中的至少一個(gè)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述互連結(jié)構(gòu)包括銅層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述互連結(jié)構(gòu)包括與所述接合焊盤區(qū)域相鄰的多個(gè)偽區(qū)域。
6.一種半導(dǎo)體器件，包括: 包括導(dǎo)電焊盤的半導(dǎo)體襯底； 鈍化層，形成在所述半導(dǎo)體襯底上并暴露所述導(dǎo)電焊盤的一部分； 后鈍化互連(PPI)結(jié)構(gòu)，設(shè)置在所述鈍化層上面，所述后鈍化互連結(jié)構(gòu)包括電連接至所述導(dǎo)電焊盤的所暴露部分的第一區(qū)域以及與所述第一區(qū)域電分離的第二區(qū)域； 聚合物層，設(shè)置在所述PPI結(jié)構(gòu)上面，所述聚合物層包括第一開(kāi)口和第二開(kāi)口，所述第一開(kāi)口暴露所述PPI結(jié)構(gòu)的第一區(qū)域的一部分以及所述第二開(kāi)口暴露所述PPI結(jié)構(gòu)的第二區(qū)域的一部分； 凸塊下金屬(UBM)層，形成在所述聚合物層的所述第一開(kāi)口中；以及 金屬層，形成在所述聚合物層的所述第二開(kāi)口中。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述半導(dǎo)體襯底包括與所述導(dǎo)電焊盤電分離的偽焊盤，所述鈍化層暴露所述偽焊盤的一部分，所述PPI結(jié)構(gòu)的所述第二區(qū)域形成在所述偽焊盤的所暴露部分的上方。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中所述PPI結(jié)構(gòu)包括與所述第一區(qū)域相鄰的多個(gè)所述第二區(qū)域。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述聚合物層包括多個(gè)所述第二開(kāi)口，分別暴露所述PPI結(jié)構(gòu)的多個(gè)所述第二區(qū)域。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中所述金屬層填充所述聚合物層中的多個(gè)所述第二開(kāi)口。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體器件，該半導(dǎo)體器件包括設(shè)置半導(dǎo)體襯底上的鈍化層以及設(shè)置鈍化層上的互連結(jié)構(gòu)。該互連結(jié)構(gòu)包括相互電分離的接合焊盤區(qū)域和偽區(qū)域。保護(hù)層設(shè)置在該互連結(jié)構(gòu)的上面并且包括暴露接合焊盤區(qū)域的一部分的第一開(kāi)口以及暴露偽區(qū)域的一部分的第二開(kāi)口。金屬層形成在接合焊盤區(qū)域的所暴露部分和偽區(qū)域的所暴露部分上。凸塊形成在位于接合焊盤區(qū)域上面的金屬層上。本發(fā)明還公開(kāi)了后鈍化互連結(jié)構(gòu)。
文檔編號(hào)H01L23/528GK103151333SQ201210132709
公開(kāi)日2013年6月12日 申請(qǐng)日期2012年4月28日 優(yōu)先權(quán)日2011年12月7日
發(fā)明者陳憲偉, 蔡豪益, 李明機(jī), 余振華 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司