專利名稱：提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制備技術(shù)領(lǐng)域，更確切的說，本發(fā)明涉及一種提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法、以及采用了該提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法的靜態(tài)隨機(jī)存儲(chǔ)器制造方法。
背景技術(shù)：
靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)作為半導(dǎo)體存儲(chǔ)器中的一類重要產(chǎn)品，在計(jì)算機(jī)、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。圖I所示的是一個(gè)90納米以下的通常的靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖結(jié)構(gòu)，包括有源區(qū)、多晶硅柵、和接觸孔這三個(gè)層次。圖中區(qū)域I所標(biāo)示出來的為控制管(Pass Gate),該器件為一 NMOS器件，區(qū)域2所標(biāo)示出來的為下拉管(Pull Down M0S)，該器件同樣為一 NMOS器件，區(qū)域3所標(biāo)示出來的為上拉管(Pull UpM0S),該器件為一 PMOS器件。 寫入冗余度(Write Margin)是衡量靜態(tài)隨機(jī)存儲(chǔ)器單元寫入性能的一個(gè)重要參數(shù)，圖2是一個(gè)靜態(tài)隨機(jī)存儲(chǔ)器器件在寫入時(shí)的工作示意圖，圖中4為控制管，5為下拉管，6為上拉管，假設(shè)節(jié)點(diǎn)7存儲(chǔ)數(shù)據(jù)為低電位(即存儲(chǔ)數(shù)據(jù)為“0”)，相應(yīng)的，節(jié)點(diǎn)8存儲(chǔ)數(shù)據(jù)為高電位(即存儲(chǔ)數(shù)據(jù)為“I”)?，F(xiàn)在以向節(jié)點(diǎn)7寫入高電位而節(jié)點(diǎn)8寫入低電位為例，在寫入動(dòng)作前，位線9會(huì)被預(yù)充到高電位，位線10會(huì)被預(yù)充電到低電位，寫入動(dòng)作開始時(shí)，字線11打開，由于節(jié)點(diǎn)7初始存儲(chǔ)的數(shù)據(jù)為低電位，所以初始狀態(tài)時(shí)，上拉管6打開而下拉管5關(guān)閉。由于上拉管6和控制管4都是打開的，所以節(jié)點(diǎn)8的電位不再是“1”，而是位于某一中間電位。該中間電位由上拉管6和控制管4的等效電阻所決定。為了完成寫入動(dòng)作，節(jié)點(diǎn)8的中間電位必須小于一定數(shù)值，即控制管4和上拉管6的等效電阻的比例必須要小于一定數(shù)值，中間電位值越低，靜態(tài)隨機(jī)存儲(chǔ)器單元的寫入冗余度就越大。如果增大上拉管6的等效電阻，就可以降低節(jié)點(diǎn)8的中間電位，從而增大靜態(tài)隨機(jī)存儲(chǔ)器單元的寫入冗余度。但是，根據(jù)現(xiàn)有技術(shù)的靜態(tài)隨機(jī)存儲(chǔ)器制造方法所制造的靜態(tài)隨機(jī)存儲(chǔ)器的寫入冗余度并不是特別理想，所以，希望能夠提供一種可有效提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種可有效提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法、以及采用了該提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法的靜態(tài)隨機(jī)存儲(chǔ)器制造方法。根據(jù)本發(fā)明的第一方面，提供了一種提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，所述靜態(tài)隨機(jī)存儲(chǔ)器包括輸入/輸出器件以及核心器件，并且其中所述核心器件包括上拉管 器件，所述輸入/輸出器件用于芯片與外圍電路的信號(hào)輸入及輸出，并且所述輸入/輸出器件的柵極氧化層的厚度大于核心器件的柵極氧化層的厚度，所述提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法包括使上拉管器件的柵極氧化層的厚度大于其它核心器件的柵極氧化層的厚度。優(yōu)選地，使上拉管器件的柵極氧化層的厚度等于輸入/輸出器件的柵極氧化層的厚度。優(yōu)選地，所述使上拉管器件的柵極氧化層的厚度大于其它核心器件的柵極氧化層的厚度的步驟包括在制備上拉管器件的柵極氧化層時(shí)，不移除之前生長(zhǎng)的用于輸入/輸出器件的柵極氧化層，使得上拉管器件最終采用輸入/輸出器件的柵極氧化層作為其柵極
氧化層。優(yōu)選地，所述輸入/輸出器件的柵極氧化層的厚度比核心器件的柵極氧化層的厚
度大預(yù)定厚度。優(yōu)選地，所述輸入/輸出器件的柵極氧化層的厚度為核心器件的柵極氧化層的厚度的預(yù)定倍數(shù)。優(yōu)選地，所述提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法用于45nm及以下靜態(tài)隨機(jī)存儲(chǔ)器制備エ藝中。根據(jù)本發(fā)明的第二方面，提供了一種靜態(tài)隨機(jī)存儲(chǔ)器制造方法，其采用了根據(jù)本發(fā)明的第一方面所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法。根據(jù)本發(fā)明，増大上拉管器件的柵極氧化層的厚度，使得上拉管器件的閾值電壓升高，開啟電流減小，從而増大了上拉管器件的等效電阻。進(jìn)ー步，可在制備上拉管器件區(qū)域的柵極氧化層時(shí)，并不移除之前生長(zhǎng)的用于輸入/輸出器件的厚柵極氧化層，使得上拉管器件最終采用厚柵極氧化層作為其柵極氧化層，由于上拉管器件的柵極氧化層變?yōu)楹駯艠O氧化層，上拉管器件的閾值電壓升高，開啟電流減小，從而増大了上拉管器件的等效電阻；并且上述過程可以通過邏輯運(yùn)算實(shí)現(xiàn)。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中圖I示意性地示出了通常的靜態(tài)隨機(jī)存儲(chǔ)器単元的版圖結(jié)構(gòu)。圖2示意性地示出了靜態(tài)隨機(jī)存儲(chǔ)器單元的電路結(jié)構(gòu)。圖3示意性地示出了現(xiàn)有技術(shù)中輸入/輸出器件、核心器件和上拉管器件所采用的柵極氧化層的示意圖。圖4示意性地示出了采用了根據(jù)本發(fā)明優(yōu)選實(shí)施例的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法的輸入/輸出器件、核心器件和上拉管器件所采用的柵極氧化層的示意圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號(hào)。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。 在CMOS邏輯器件エ藝中，通常包含輸入/輸出器件(I/O device)和核心器件(Core device)兩種主要器件，輸入/輸出器件主要用于芯片與外圍電路的信號(hào)輸入及輸出；由于輸入/輸出器件需要承受較高的電壓，因此輸入/輸出器件的柵極氧化層通常較厚。核心器件主要用于芯片內(nèi)部的邏輯運(yùn)算等，由于其需要速度較快，所以核心器件的柵極氧化層通常較薄。也就是說，輸入/輸出器件的柵極氧化層相對(duì)于核心器件通常較厚。同樣，靜態(tài)隨機(jī)存儲(chǔ)器包括含輸入/輸出器件以及核心器件。特別的，對(duì)于靜態(tài)隨機(jī)存儲(chǔ)器的上拉管，由于其為一核心器件，所以在通常的現(xiàn)有技術(shù)的エ藝中，上拉管會(huì)采用較薄的柵極氧化層。圖3為通常エ藝中，對(duì)于襯底100上的各種器件，輸入/輸出器件A、上拉管器件6和其它核心器件B (其它核心器件B表示出了上拉管器件6之外的核心器件)所采用的柵極氧化層的示意圖，輸入/輸出器件A采用較厚的柵極氧化層G1，其它核心器件B和上拉管器件6 (也為一核心器件)采用較薄的柵極氧化層G2。相反，圖4為本發(fā)明中，上拉管器件6采用較厚的柵極氧化層Gl的示意圖。其中，對(duì)于襯底100上的各種器件，其它核心器件B采用較薄的柵極氧化層G2，上拉管器件6與輸入/輸出器件A —祥，采用較厚的柵極氧化層Gl，上拉管器件6的閾值電壓升高，開啟電流減小，從而増大了上拉管器件6的有效電阻，提高了隨機(jī)存儲(chǔ)器的寫入冗余度。需要說明的是，雖然圖4示出了上拉管器件6與輸入/輸出器件A采用相同厚度的較厚的柵極氧化層G1，但是，在本發(fā)明的具體應(yīng)用實(shí)例中，上拉管器件6與輸入/輸出器件A的柵極氧化層厚度可以不是絕對(duì)相同的，而是可以有所不同。也就是說，在本發(fā)明的優(yōu)選實(shí)施例中，所述靜態(tài)隨機(jī)存儲(chǔ)器包括輸入/輸出器件A以及核心器件，并且其中所述其它核心器件B包括上拉管器件，所述輸入/輸出器件A主要用于芯片與外圍電路的信號(hào)輸入及輸出，并且所述輸入/輸出器件A的柵極氧化層的厚度大于其它核心器件B的柵極氧化層的厚度。例如，可使所述輸入/輸出器件A的柵極氧化層的厚度比其它核心器件B的柵極氧化層的厚度大預(yù)定厚度(例如O. 001-0. I微米等)，或者使所述輸入/輸出器件A的柵極氧化層的厚度為其它核心器件B的柵極氧化層的厚度的預(yù)定倍數(shù)(例如I. I倍等)。其中，在本發(fā)明的優(yōu)選實(shí)施例中，在靜態(tài)隨機(jī)存儲(chǔ)器制備エ藝過程中，可使得上拉管器件6的柵極氧化層的厚度大于其它其它核心器件B的柵極氧化層的厚度。例如，可使得上拉管器件6的柵極氧化層的厚度等于或者大于輸入/輸出器件A的柵極氧化層的厚度。更加優(yōu)選地，可使得上拉管器件6的柵極氧化層的厚度等于輸入/輸出器件A的柵極氧化層的厚度，這樣可使得制造エ藝更加簡(jiǎn)單。例如，本發(fā)明的優(yōu)選實(shí)施例在靜態(tài)隨機(jī)存儲(chǔ)器制備エ藝過程中，采用輸入/輸出器件A的厚柵極氧化層作為上拉管器件6的柵極氧化層，提高了上拉管器件6的閾值電壓，増大了上拉管器件6的等效電阻，提高了隨機(jī)存儲(chǔ)器寫入冗余度。在本發(fā)明的優(yōu)選實(shí)施例中，増大上拉管器件6的柵極氧化層的厚度，使得上拉管器件6的閾值電壓升高，開啟電流減小，從而増大了上拉管器件6的等效電阻。
更具體地說，可以例如通過邏輯運(yùn)算(Logic Operation)，在制備上拉管器件6區(qū)域的柵極氧化層時(shí)，并不移除之前生長(zhǎng)的用于輸入/輸出器件A的厚柵極氧化層，使得上拉管器件6最終采用厚柵極氧化層作為其柵極氧化層，由于上拉管器件6的柵極氧化層變?yōu)楹駯艠O氧化層，上拉管器件6的閾值電壓升高，開啟電流減小，從而増大了上拉管器件6的等效電阻，在寫入過程中，降低了節(jié)點(diǎn)8的電位，從而提高了隨機(jī)存儲(chǔ)器的寫入冗余度。此外，根據(jù)本發(fā)明的另ー優(yōu)選實(shí)施例，本發(fā)明還提供了一種采用了上述提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法的靜態(tài)隨機(jī)存儲(chǔ)器制造方法。例如，優(yōu)選地，本發(fā)明的上述實(shí)施例可應(yīng)用在45nm及以下靜態(tài)隨機(jī)存儲(chǔ)器制備エ藝中，以提聞其與入幾余度。總體上來說，根據(jù)本發(fā)明的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法以及采用了該提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法的靜態(tài)隨機(jī)存儲(chǔ)器制造方法至少還具有如下技術(shù)效果
I.不增加現(xiàn)有エ藝步驟。2.増大上拉管器件6的柵極氧化層的厚度，使得上拉管器件6的閾值電壓升高，開啟電流減小，從而増大了上拉管器件6的等效電阻。3.具體地，可在制備上拉管器件6區(qū)域的柵極氧化層時(shí)，并不移除之前生長(zhǎng)的用于輸入/輸出器件的厚柵極氧化層，使得上拉管器件6最終采用厚柵極氧化層作為其柵極氧化層，由于上拉管器件6的柵極氧化層變?yōu)楹駯艠O氧化層，上拉管器件6的閾值電壓升高，開啟電流減小，從而増大了上拉管器件6的等效電阻；并且上述過程可以通過邏輯運(yùn)算實(shí)現(xiàn)。4.在寫入過程中，降低了節(jié)點(diǎn)8的電位，從而提高了隨機(jī)存儲(chǔ)器的寫入冗余度。需要說明的是，以并排鄰接的方式示出輸入/輸出器件A、上拉管器件6以及其它其它核心器件B僅僅用于表示它們之間的柵極氧化層的厚度，而不是用于對(duì)它們之間的位置進(jìn)行限定?？梢岳斫獾氖牵m然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述掲示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，所述靜態(tài)隨機(jī)存儲(chǔ)器包括輸入/輸出器件以及核心器件，并且其中所述核心器件包括上拉管器件，所述輸入/輸出器件用于芯片與外圍電路的信號(hào)輸入及輸出，并且所述輸入/輸出器件的柵極氧化層的厚度大于核心器件的柵極氧化層的厚度，其特征在于所述提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法包括使上拉管器件的柵極氧化層的厚度大于其它核心器件的柵極氧化層的厚度。
2.根據(jù)權(quán)利要求I所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，其特征在于，使上拉管器件的柵極氧化層的厚度等于輸入/輸出器件的柵極氧化層的厚度。
3.根據(jù)權(quán)利要求I或2所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，其特征在干，所述使上拉管器件的柵極氧化層的厚度大于其它核心器件的柵極氧化層的厚度的步驟包括在制備上拉管器件的柵極氧化層時(shí)，不移除之前生長(zhǎng)的用于輸入/輸出器件的柵極氧化層，使得上拉管器件最終采用輸入/輸出器件的柵極氧化層作為其柵極氧化層。
4.根據(jù)權(quán)利要求I或2所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，其特征在于，所述輸入/輸出器件的柵極氧化層的厚度比核心器件的柵極氧化層的厚度大預(yù)定厚度。
5.根據(jù)權(quán)利要求I或2所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，其特征在于，所述輸入/輸出器件的柵極氧化層的厚度為核心器件的柵極氧化層的厚度的預(yù)定倍數(shù)。
6.根據(jù)權(quán)利要求I或2所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法，其特征在于，所述提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法用于45nm及以下靜態(tài)隨機(jī)存儲(chǔ)器制備エ藝中。
7.一種靜態(tài)隨機(jī)存儲(chǔ)器制造方法，其特征在于采用了根據(jù)權(quán)利要求I至6之一所述的提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法。
全文摘要
本發(fā)明提供了一種提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法。所述靜態(tài)隨機(jī)存儲(chǔ)器包括輸入/輸出器件以及核心器件，并且其中所述核心器件包括上拉管器件，所述輸入/輸出器件用于芯片與外圍電路的信號(hào)輸入及輸出，并且所述輸入/輸出器件的柵極氧化層的厚度大于核心器件的柵極氧化層的厚度。所述提高靜態(tài)隨機(jī)存儲(chǔ)器寫入冗余度的方法包括使上拉管器件的柵極氧化層的厚度大于其它核心器件的柵極氧化層的厚度?？墒股侠芷骷臇艠O氧化層的厚度等于輸入/輸出器件的柵極氧化層的厚度。例如，在制備上拉管器件的柵極氧化層時(shí)，不移除之前生長(zhǎng)的用于輸入/輸出器件的柵極氧化層，使得上拉管器件最終采用輸入/輸出器件的柵極氧化層作為其柵極氧化層。
文檔編號(hào)H01L21/8244GK102664167SQ20121013795
公開日2012年9月12日 申請(qǐng)日期2012年5月4日 優(yōu)先權(quán)日2012年5月4日
發(fā)明者俞柳江 申請(qǐng)人:上海華力微電子有限公司