專利名稱：三維非易失性存儲器件及其制造方法
技術領域：
本發(fā)明的示例性實施例涉及ー種半導體器件及其制造方法，更具體而言涉及ー種具有三維(3D)結構的非易失性存儲器件(下文簡稱為“3D非易失性存儲器件”)及其制造方法。
背景技術：
非易失性存儲器件即使在供電停止的情況下也能保留數(shù)據(jù)。由于在硅襯底上將存 儲器單元制造成單層形式的2維(2D)結構的存儲器件在提高集成度方面已然達到極限，提出了將存儲器単元垂直層疊在硅襯底上的3D非易失性存儲器件。下面參照相關附圖來說明已知的3D非易失性存儲器件的結構和特征。圖IA和IB是說明3D非易失性存儲器件的制造方法的截面圖。要注意的是，出于描述的目的，在圖中僅示出了其中一個存儲串的一部分。換言之，僅示出了沿著自襯底突出的溝道層疊的ー個選擇晶體管和多個存儲器単元。如圖IA所示，在襯底10之上交替地層疊多個層間絕緣層11和多個犧牲層(未示出)然后經(jīng)刻蝕形成溝槽。所述多個犧牲層被形成為保護將在后續(xù)エ藝中形成的多個字線和多個選擇柵線的區(qū)域。通常，由于選擇柵線具有比字線長的長度，因此用于保護選擇柵線區(qū)域的犧牲層比用于保護字線區(qū)域的犧牲層厚。在溝槽中形成溝道12。將所述多個層間絕緣層11和所述多個犧牲層刻蝕為在相鄰溝道12之間形成縫隙。通過去除經(jīng)由縫隙的內壁暴露出的所述多個犧牲層來形成多個字線區(qū)域和多個選擇柵線區(qū)域。這里，選擇柵線區(qū)域Dl比字線區(qū)域D2厚。在其中形成有所述多個字線區(qū)域和所述多個選擇柵線區(qū)域的所得結構的整個表面上形成導電層13。這里，所述多個字線區(qū)域被導電層13完全地填充，然而所述多個選擇柵線區(qū)域被導電層13部分地填充。如圖IB所示，刻蝕形成在縫隙內壁上的導電層13，以便將多個字線13A與多個選擇柵線彼此分離開。然而，在這個過程中，可以完全地去除形成在所述多個選擇柵線區(qū)域中的導電層13(附圖標記“A”)。通常，由于非易失性存儲器件的選擇晶體管具有比存儲器單元高的閾值電壓，因此要通過控制溝道的雜質摻雜濃度來控制選擇晶體管的閾值電壓。然而，制造3D非易失性存儲器件的現(xiàn)有方法在控制選擇晶體管的閾值電壓方面存在難度，因為溝道被填充在溝槽中。

發(fā)明內容
本發(fā)明的示例性實施例涉及ー種3D非易失性存儲器件及其制造方法，所述3D非易失性存儲器件可以防止選擇柵線在用于將字線彼此分開的刻蝕エ藝中被去除。根據(jù)本發(fā)明的ー個方面，提供了ー種3D非易失性存儲器件，其包括自襯底突出的第一溝道；選擇柵，所述選擇柵被形成在第一溝道的側壁上并且呈L形；以及柵絕緣層，所述柵絕緣層被插入在第一溝道與選擇柵之間且包圍第一溝道。根據(jù)本發(fā)明的另ー個方面，提供了一種制造3D非易失性存儲器件的方法，包括以下步驟形成自襯底突出的第一溝道；形成包圍第一溝道的第一柵絕緣層；以及在其上形成有第一柵絕緣層的第一溝道的側壁上形成L形的第一選擇柵。根據(jù)本發(fā)明的另ー個方面，提供了一種制造3D非易失性存儲器件的方法，包括以下步驟形成自襯底突出的第一溝道；在其中形成有第一溝道的結構的整個表面上形成第 一犧牲層；在所述第一犧牲層上形成第一層間絕緣層；通過刻蝕所述第一層間絕緣層和所述第一犧牲層來在第一溝道中的相鄰的第一溝道之間形成第一縫隙，以形成具有L形且保留在第一溝道的側壁上的第一犧牲層；通過去除經(jīng)由第一縫隙暴露的第一犧牲層來形成第一選擇柵區(qū)域；以及通過在所述第一選擇柵區(qū)域中填充第一導電層來形成每個都具有L形狀的第一選擇柵。


圖IA和IB是說明一種現(xiàn)有的3D非易失性存儲器件的制造方法的截面圖；圖2A和圖2B是說明根據(jù)本發(fā)明的一個實施例的3D非易失性存儲器件中的柵線的結構的立體圖；圖3A和圖3B是說明根據(jù)本發(fā)明的另ー個實施例的3D非易失性存儲器件中的柵線的結構的立體圖；圖4A至圖4F是說明根據(jù)本發(fā)明的第一實施例的制造3D非易失性存儲器件的方法的截面圖；圖5A至5F是說明根據(jù)本發(fā)明的第二實施例的制造3D非易失性存儲器件的方法的截面圖；圖6A至圖6D是說明根據(jù)本發(fā)明的第三實施例的制造3D非易失性存儲器件的方法的截面圖；圖7A至7F是說明根據(jù)本發(fā)明的第四實施例的制造3D非易失性存儲器件的方法的截面圖；圖8A至圖SG是說明根據(jù)第五實施例的制造3D非易失性存儲器件的方法的截面圖；以及圖9A至圖9E是說明根據(jù)第六實施例的制造3D非易失性存儲器件的方法的截面圖。
具體實施例方式下面參照附圖詳細描述本發(fā)明的一些示例性實施例。提供附圖是為了使本領域技術人員能理解本發(fā)明的實施例的范圍。
圖2A和圖2B是說明根據(jù)本發(fā)明的一個實施例的3D非易失性存儲器件中的柵線的結構的立體圖。如圖2A所示，本實施例的3D非易失性存儲器件包括自襯底(未示出)突出的多個第一溝道21。所述多個第一溝道21沿著第一方向1-1'和與第一方向1-r交叉的第二方向Ii-ir布置。要注意的是，出于描述的目的，圖中僅示出了沿著第一方向i-r延伸的溝道的列。第一溝道21的頂部和側壁上被摻雜雜質，以便控制選擇晶體管的閾值電壓。3D非易失性存儲器件還包括形成以L形狀形成在第一溝道21的各個側壁上的選擇柵20。以此方式形成選擇柵20以分別包圍第一溝道21，并且每個選擇柵20具有L形的截面。例如，每個選擇柵20可以包括第一區(qū)域20A和第二區(qū)域20B。第一區(qū)域20A被形成為包圍第一溝道21的側壁。在第一溝道21和與其相鄰的另ー個第一溝道21之間的間隙區(qū)域的底部形成第二區(qū)域20B，并且將第二區(qū)域20B形成為將沿著第一方向1-1'布置的第ー溝道21耦接。 形成的選擇柵20的第二區(qū)域20B沿著第一方向1-1'延伸，因而形成柵線。多個柵線平行延伸，且每個與沿著第一方向i-r布置的第一溝道21耦接。要注意的是，出于描述的目的，圖2A中僅示出了其中的ー個柵線。本實施例示出了柵線將包括在一個溝道列中的第一溝道21耦接的例子。更具體而言，在沿著第一方向延伸的一個溝道列中所包括的第一溝道21之間的間隙區(qū)域的底部形成第二區(qū)域20B。3D非易失性存儲器件還包括柵絕緣層22，所述柵絕緣層22每個都被形成為包圍第一溝道21且插入在第一溝道21與柵20的第一區(qū)域20A之間。柵絕緣層22可以由氧化物層形成或者可以具有氧化物層、氮化物層和氧化物層的層疊結構。3D非易失性存儲器件還可以包括絕緣層23，絕緣層23每個填充在第一溝道21的中心區(qū)域中。在這種情況下，第一溝道21具有中心軸被去除的柱狀結構。第一溝道21也可以具有中心軸被填充的柱狀結構。圖2B示出將包括在兩個溝道列中的第一溝道21耦接的ー個柵線。更具體而言，在沿著第一方向i-r延伸的至少兩個溝道列中所包括的第一溝道21之間的間隙區(qū)域的底部形成柵20的第二區(qū)域20B。在包括如上所構造的柵線的3D非易失性存儲器件中，相鄰存儲串共享源極選擇線，但是它們由獨立的漏極選擇線驅動。因此，可以對希望的頁執(zhí)行編程/讀取操作。圖3A和3B是說明根據(jù)本發(fā)明的另ー個實施例的3D非易失性存儲器件中的柵線的結構的立體圖。如圖3A所示，本實施例的3D非易失性存儲器件包括多個第一溝道31、多個柵30、以及多個柵絕緣層32。所述多個第一溝道31自襯底(未示出)突出。柵30被形成為L形，且包括分別形成在第一溝道31的側壁上的第一區(qū)域30A、以及沿第一方向1-1'延伸的第二區(qū)域30B。柵30將布置在第一方向1-1'上的第一溝道31耦接。柵絕緣層32分別被形成為包圍第一溝道31，且分別被插入在第一溝道31與柵30之間。3D非易失性存儲器件還可以包括分別填充在第一溝道31的中心區(qū)域中的絕緣層33。在本實施例中，形成在沿第一方向1-1'布置的第一溝道31的各個側壁上的第一區(qū)域30A互連，以將沿第一方向I-r布置的第一溝道31耦接。更具體而言，第一區(qū)域30A填充沿著第一方向1-1'布置的第一溝道31之間的間隙區(qū)域，使得它們沿著第一方向I-r延伸(即，第一區(qū)域30A彼此重疊)。因此，沿著第一方向I-r布置的第一溝道31不僅可以經(jīng)由第二區(qū)域30B耦接，而且可以經(jīng)由第一區(qū)域30A耦接。圖3B示出ー個柵線將包括在兩個溝道列中的第一溝道31耦接的例子。在包括上述構造的柵線的3D非易失性存儲器件中，相鄰的存儲串共享源極選擇線，但是它們被獨立的漏極選擇線驅動。因此可以對希望的頁執(zhí)行編程/讀取操作。下面參照圖4A至圖9D描述本發(fā)明的第一至第六實施例的3D非易失性存儲器件的制造方法。具體地，下面描述參照圖2A描述的包括柵線的3D非易失性存儲器件的ー些制造方法，且圖4A至圖9D的截面圖是指沿著圖2A的第二方向II-I I'相鄰的溝道21的中心軸截取的截面。要注意的是，這些方法同樣可以適用于參照圖2B、3A和3B描述的包括柵線的3D非易失性存儲器件的制造方法。圖4A至4F是說明根據(jù)本發(fā)明的第一實施例的制造3D非易失性存儲器件的方法·的截面圖。在第一實施例中，下面描述制造其中沿著自襯底突出的溝道層疊的多個存儲器単元的垂直溝道型的3D非易失性存儲器件的制造方法。如圖4A所示，形成自襯底40突出的多個第一溝道41。例如，可以采用在襯底40上形成緩沖層(未示出)、刻蝕緩沖層以形成第一溝槽、用溝道層填充第一溝槽、然后去除緩沖層的方式來形成多個第一溝道41。因此，形成自襯底40突出的多個第一溝道41。將雜質摻雜到第一溝道41的頂部和側壁(見圖4A的箭頭)。例如，可以使用等離子體摻雜エ藝或離子注入エ藝來摻雜雜質。通常，非易失性存儲器件的選擇晶體管具有比存儲器單元高的閾值電壓。為此，在本發(fā)明中，通過將雜質摻雜到第一溝道41的頂部和側壁來控制選擇晶體管的閾值電壓。如圖4B所示，在其上形成有多個第一溝道41的所得結構的整個表面之上形成第ー柵絕緣層42和第一導電層43。使用第一導電層43來形成第一柵。形成在多個第一溝道41的側壁上的第一導電層43的導電層43-1形成第一柵的第一區(qū)域。形成在彼此相鄰的第一溝道41之間的區(qū)域的底部的第一導電層43的導電層43-2形成第一柵(即，柵線)的第二區(qū)域。因此，通過控制第一導電層43的沉積厚度(也見圖2A和圖3A)，形成在沿著第一方向1-1'布置的第一溝道41的側壁上的第一區(qū)域可以彼此耦接或分開。在第一導電層43上形成第一層間絕緣層44。如圖4C所示，執(zhí)行平坦化工藝，直至多個第一溝道41的頂表面暴露出來為止。暴露在平坦化后的所得結構的頂部上的第一導電層43被凹陷特定的深度。在圖4C中，用附圖標記“44A”表示經(jīng)由平坦化工藝刻蝕的第一層間絕緣層，用附圖標記“42A”表示經(jīng)由平坦化工藝刻蝕的第一柵絕緣層，以及用附圖標記“43A”表示被凹陷特定深度的第一導電層。如圖4D所示，在已執(zhí)行了凹陷エ藝的整個表面之上交替地形成多個第二層間絕緣層45和多個第二導電層46。使用第二導電層來形成字線且每個第二導電層都可以由多晶娃層形成。在多個第二層間絕緣層45和多個第二導電層46上形成緩沖層47。緩沖層47用來保護將要形成第二柵的區(qū)域。緩沖層47可以由氧化物層或氮化物層形成，或者緩沖層47可以具有氧化物層與氮化物層的層疊結構。通過刻蝕緩沖層47、多個第二層間絕緣層45和多個第二導電層46來形成多個第ニ溝槽。在所述多個第二溝槽中的每個的內壁上形成電荷阻擋層、電荷陷阱層和隧道絕緣層48。在其上形成有電荷阻擋層、電荷陷阱層和隧道絕緣層48的各個第二溝槽內形成多個第二溝道49。因此，形成了與多個第一溝道41耦接的多個第二溝道49和沿著每個第二溝道49層疊的多個存儲器単元。如圖4E所示，在去除緩沖層47之后，去除包圍多個第二溝道49的上側壁的電荷阻擋層、電荷陷阱層和隧道絕緣層48。在圖4E中，在去除エ藝之后保留下來的電荷阻擋層、電荷陷阱層和隧道絕緣層48整體用附圖標記“48A”標記。在去除電荷阻擋層、電荷陷阱層和隧道絕緣層48之后暴露出的多個第二溝道49的頂部和側壁被摻雜雜質(見圖4E的箭頭)。如圖4F所示，在其中已摻雜雜質的所得結構的整個表面之上形成第二柵絕緣層 50和第三導電層51。在第三導電層51上形成第三層間絕緣層52。在執(zhí)行平坦化工藝直至多個第二溝道49的頂表面暴露出來為止之后，暴露在平坦化后的所得結構的頂部上的第三導電層51被凹陷特定的深度。在凹陷后的所得結構的整個表面上形成第四層間絕緣層53。通過刻蝕彼此相鄰的第二溝道49之間的第四層間絕緣層53、第三層間絕緣層52、第三導電層51、第二柵絕緣層50、多個第二層間絕緣層45、多個第二導電層46、第一層間絕緣層44A、第一導電層43A、以及第一柵絕緣層42A來形成多個第一縫隙。因此，形成了每個都具有L形狀的多個第一柵43B、多個字線46A和每個都具有L形狀的多個第二柵51。第一柵43B可以形成下選擇線(即，源極選擇線)，而第二柵51可以形成上選擇線(即，漏極選擇線)。在圖4F中，用附圖標記“45A”表示在形成第一縫隙的エ藝中刻蝕的多個第二層間絕緣層，用附圖標記“44B”表示在形成第一縫隙的エ藝中刻蝕的第一層間絕緣層，以及用附圖標記“42B”表示在形成第一縫隙的エ藝中刻蝕的第一柵絕緣層?？梢詫⒔?jīng)由刻蝕的表面(即，多個第一縫隙的內壁)暴露出來的多個第一柵43B、多個字線46A和多個第二柵51硅化。第一示例性實施例，可以容易地控制下選擇晶體管和上選擇晶體管的閾值電壓，因為雜質被摻雜到第一溝道41和第二溝道49的頂部。圖5A至圖5F是說明根據(jù)本發(fā)明的第二實施例的制造3D非易失性存儲器件的方法的截面圖。在第二實施例中，下面描述制造沿著自襯底突出的溝道層疊的多個存儲器單元的垂直溝道型的3D非易失性存儲器件的方法。如圖5A所示，在形成自襯底60突出的多個第一溝道61之后，將雜質摻雜到第一溝道61的頂部和側壁。在其上形成有多個第一溝道61的所得結構的整個表面之上形成第一柵絕緣層62和第一犧牲層63。在第一犧牲層63上形成第一層間絕緣層64。使用第一犧牲層63來保護要在后續(xù)エ藝中形成的第一柵的區(qū)域，并且第一犧牲層63可以是氮化物層。如圖5B所不,執(zhí)行平坦化工藝直至多個第一溝道61的頂表面暴露出來為止。將在平坦化后所得結構的頂部上暴露出的第一犧牲層63凹陷特定的深度。
在圖5B中，用附圖標記“64A”表示經(jīng)由平坦化工藝刻蝕的第一層間絕緣層，用附圖標記“62A”表示經(jīng)由平坦化工藝刻蝕的第一柵絕緣層，以及用附圖標記“63A”表示被凹陷特定深度的第一犧牲層。在已經(jīng)執(zhí)行了凹陷エ藝的整個表面之上交替地形成多個第二層間絕緣層65和多個第二犧牲層66。第二犧牲層用來保護供字線用的區(qū)域，且第二犧牲層每個都可以由氮化物層形成。在多個第二層間絕緣層65和多個第二犧牲層66上形成緩沖層(未示出)。通過刻蝕緩沖層、多個第二層間絕緣層65和多個第二犧牲層66來形成多個第二溝槽。在所述多個第二溝槽中的每個的內壁上形成電荷阻擋層、電荷陷阱層和隧道絕緣層67。在其上形成有電荷阻擋層、電荷陷阱層和隧道絕緣層67的各個第二溝槽內形成多個第二溝道68。在去除緩沖層之后，將形成為包圍多個第二溝道68的上側壁的電荷阻擋層、電荷陷阱層和隧道絕緣層67去除。在去除電荷阻擋層、電荷陷阱層和隧道絕緣層67之后，將雜 質摻雜到暴露出來的多個第二溝道68的頂部和側壁(見圖5B中的箭頭)。如圖5C所示，在已摻雜了雜質的所得結構的整個表面之上形成第二柵絕緣層69和第三犧牲層70。在第三犧牲層70上形成第三層間絕緣層71。使用第三犧牲層70來保護要在后續(xù)エ藝中形成的供第二柵用的區(qū)域。接著，執(zhí)行平坦化工藝直至多個第二溝道68的頂表面暴露出來為止。將在平坦化的所得結構的頂部暴露出的第三犧牲層70凹陷特定的深度。在凹陷結果的整個表面上形成第四層間絕緣層72。如圖所示，通過刻蝕彼此相鄰的第二溝道68之間的第四層間絕緣層72、第三層間絕緣層71、第三犧牲層70、第二柵絕緣層69、多個第二層間絕緣層65、多個第二犧牲層66、第一層間絕緣層64A、第一犧牲層63A、以及第ー柵絕緣層62A來形成多個第一縫隙。通過去除經(jīng)由多個第一縫隙的內壁暴露出來的第一犧牲層63A、多個第二犧牲層66和第三犧牲層70來形成每個都具有L形狀的多個第一柵區(qū)域、多個字線區(qū)域、以及每個都具有L形狀的多個第二柵區(qū)域。在圖中，用附圖標記“72A”表示經(jīng)刻蝕的第四層間絕緣層，用附圖標記“71A”表示經(jīng)刻蝕的第三層間絕緣層，用附圖標記“69A”表示經(jīng)刻蝕的第ニ柵絕緣層，用附圖標記“65A”表示多個經(jīng)刻蝕的第二層間絕緣層，用附圖標記“64B”表示經(jīng)刻蝕的第一層間絕緣層，以及用附圖標記“62B”表示經(jīng)刻蝕的第一柵絕緣層。如圖5E所示，在所得結構的整個表面上形成導電層73以填充所述多個第一柵區(qū)域、所述多個字線區(qū)域以及所述多個第二柵區(qū)域。導電層73可以是多晶硅層或金屬層。如圖5F所示，刻蝕形成在多個第一縫隙的內壁上的導電層73，使得每個都具有L形狀的多個第一柵、多個字線、以及每個都具有L形狀的多個第二柵彼此分開。因此，形成每個都具有L形狀的多個第一柵73A、多個字線73B、以及每個都具有L形狀的多個第二柵73C。如果導電層73是多晶硅層，可以將經(jīng)由所述多個第一縫隙的內壁暴露出來的多個第一柵73A、多個字線73B和多個第二柵73C硅化。根據(jù)第二實施例，可以容易地控制下選擇晶體管和上選擇晶體管的閾值電壓，因為雜質被摻雜到第一溝道61和第二溝道68的頂部。另外，由于形成了每個都具有L形狀的第一柵73A以及每個都具有L形狀的第二柵73C，可以防止第一柵73A和第二柵73C在將字線彼此分開的過程中被完全去除。另外，第一柵絕緣層62和第二柵絕緣層69每個都可以由氧化物層形成。如果柵絕緣層是由電荷阻擋層、電荷陷阱層和隧道絕緣層形成，則選擇晶體管的閾值電壓會上升，或者存儲器単元的閾值電壓分布會變寬，因為電子被俘獲在電荷陷阱層或從電荷陷阱層解除俘獲。然而，根據(jù)第二實施例，可以通過利用氧化物層形成柵絕緣層來防止上述現(xiàn)象發(fā)生。圖6A至6D是說明根據(jù)本發(fā)明的第三實施例的制造3D非易失性存儲器件的方法的截面圖。具體地，在第三實施例中，下面描述沿著自襯底突出的溝道層疊多個存儲器単元的垂直溝道型3D非易失性存儲器件的制造方法。如圖6A所示，在形成自襯底80突出的多個第一溝道81之后，將雜質摻雜到第一溝道81的頂部和側壁。在形成有多個第一溝道81的所得結構的整個表面上形成第一犧牲層82，以及在第一犧牲層82上形成第一層間絕緣層83。接著，執(zhí)行平坦化工藝，直至多個第一溝道81的頂表面暴露出來為止。將暴露在平坦化所得結構的頂部的第一犧牲層82凹陷特定的深度。 在凹陷的所得結構的整個表面之上交替地形成多個第二層間絕緣層84和多個第ニ犧牲層85。在多個第二層間絕緣層84和多個第二犧牲層85之上形成緩沖層(未示出)。通過刻蝕緩沖層、多個第二層間絕緣層84和多個第二犧牲層85來形成多個第二溝槽。在多個第二溝槽中形成多個第二溝道86。通過去除緩沖層來暴露出多個第二溝道86的頂部，將雜質摻雜到多個第二溝道86的暴露的頂部和側壁。在其中摻雜雜質的所得結構的整個表面上形成第三犧牲層87之后，在第三犧牲層87上形成第三層間絕緣層88。接著，執(zhí)行平坦化工藝直至多個第二溝道86的頂表面暴露出來為止，且將暴露在平坦化所得結構的頂部上的第三犧牲層87凹陷特定的深度。在凹陷結果的整個表面上形成第四層間絕緣層89。如圖6B所示，通過刻蝕彼此相鄰的第二溝道86之間的第四層間絕緣層89、第三層間絕緣層88、第三犧牲層87、多個第二層間絕緣層84、多個第二犧牲層85、第一層間絕緣層83、以及第一犧牲層82，來形成多個第一縫隙。通過去除經(jīng)由多個第一縫隙的內壁暴露出的第一犧牲層82、多個第二犧牲層85和第三犧牲層87，來形成每個都具有L形狀的多個第一柵區(qū)域、多個字線區(qū)域和每個都具有L形狀的多個第二柵區(qū)域。如圖6C所示，在其中形成了每個都具有L形狀的多個第一柵區(qū)域、多個字線區(qū)域和每個都具有L形狀的多個第二柵區(qū)域的所得結構的整個表面上形成由附圖標記90整體表示的電荷阻擋層、電荷陷阱層和隧道絕緣層。在其中形成有電荷阻擋層、電荷陷阱層和隧道絕緣層90的所得結構的整個表面上形成導電層91，以填充每個都具有L形狀的多個第一柵區(qū)域、多個字線區(qū)域、和每個都具有L形狀的多個第二柵區(qū)域。導電層91可以是多晶硅層或金屬層。如圖6D所示，刻蝕形成在多個第一縫隙的內壁上的導電層91，使得每個都具有L形狀的多個第一柵、多個字線、和每個都具有L形狀的多個第二柵彼此分開。因此，形成了每個都具有L形狀的多個第一柵91A、多個字線91B和每個都具有L形狀的多個第二柵91C。如果導電層91是多晶硅層，則可以將經(jīng)由多個第一縫隙的內壁暴露出的每個都具有L形狀的多個第一柵91A、多個字線91B、和每個都具有L形狀的多個第二柵91C進行硅化。根據(jù)第三實施例，可以容易地控制下選擇晶體管和上選擇晶體管的閾值電壓，因為雜質被摻雜到第一溝道81的頂部和第二溝道86的頂部。另外，由于形成了每個都具有L形狀的第一柵91A和每個都具有L形狀的第二柵91C，則可以在將字線彼此分開的過程中防止第一柵91A和第二柵91C被完全去除。圖7A至圖7F是說明根據(jù)本發(fā)明的第四實施例的制造3D非易失性存儲器件的方法的截面圖。如圖7A所示，在襯底100上形成絕緣層101之后，在絕緣層101上形成導電層110。導電層Iio用來形成管道晶體管的柵且可以是已被摻雜N型雜質的多晶硅層。在通過刻蝕導電層110形成第一溝槽之后，在第一溝槽中填充第一犧牲層111。第 一犧牲層111可以是氮化物層。每個第一溝槽用來形成U形溝道的管道溝道。在其中填充有第一犧牲層111的所得結構之上交替地形成多個第一層間絕緣層112和多個第一導電層113。優(yōu)選的是，通過考慮要沿著U形溝道層疊的存儲器單元的數(shù)目來決定第一層間絕緣層112和第一導電層113的數(shù)目。第一導電層113用來形成字線且可以是多晶娃層。在多個第一層間絕緣層112和多個第一導電層113之上形成緩沖層114。如圖7B所示，通過刻蝕緩沖層114、多個第一層間絕緣層112和多個第一導電層113來形成與第一溝槽耦接的第二溝槽。至少兩個第二溝槽可以與每個第一溝槽耦接以形成U或W形溝槽。第二溝槽用來形成U型溝道的第一溝道。優(yōu)選的是，在ー個U形溝道中包括ー對第一溝道。例如，可以形成ー對第二溝道以暴露出填充在第一溝槽中的第一犧牲層111的表面，使得ー對第二溝槽與第一溝槽一起形成U形溝槽。去除經(jīng)由ー對第二溝槽的底部暴露出的第一犧牲層111。如圖7C所不,在第一溝槽和一對第二溝槽的內表面上形成用附圖標記115整體表示的電荷阻擋層、電荷陷阱層和隧道絕緣層。在電荷阻擋層、電荷陷阱層和隧道絕緣層115上形成中心區(qū)域被穿通的溝道層116。因此，形成在第一溝槽中的管道溝道116B和形成在ー對第二溝槽中的ー對第一溝槽116A形成U形溝道。管溝道116B與ー對第一溝道116A的底部耦接。在U形溝道的中心區(qū)域中填充絕緣層117。將絕緣層117凹陷特定的深度，在凹陷的區(qū)域內形成導電插塞118。如圖7D所示，在去除緩沖層114之后，去除包圍多個第一溝道116A的上側壁中的每個的電荷阻擋層、電荷陷阱層和隧道絕緣層115。在圖7D中，用附圖標記“115A”來整體表示剰余的電荷阻擋層、剰余的電荷陷阱層和剰余的隧道絕緣層。將雜質摻雜到在去除電荷阻擋層、電荷陷阱層和隧道絕緣層115之后暴露出的多個第一溝道116A的頂部和側壁。還可以將雜質摻雜到導電插塞118中。如圖7E所示，在摻雜有雜質的所得結構的整個表面之上形成柵絕緣層119和第二導電層120。在第二導電層120上形成第二層間絕緣層121。如圖7F所示，執(zhí)行平坦化工藝直至多個第一溝道116A的頂表面或導電插塞118的頂表面暴露出來為止。將暴露在平坦化所得結構的頂部上的第二導電層120凹陷特定的深度。在凹陷所得結構的整個表面上形成第三層間絕緣層122。刻蝕彼此相鄰的第一溝道116A之間的第三層間絕緣層122、第二層間絕緣層121、第二導電層120、柵絕緣層119、多個第一層間絕緣層112以及多個第一導電層113以形成每個都具有L形狀的多個柵120A。這里，多個柵120A包括平行延伸并且將布置在特定方向上的第一溝道耦接的區(qū)域。另外，多個字線113A彼此分開。形成在一個存儲串上的ー對柵120A可以形成漏極選擇線和源極選擇線。在圖7F中，用附圖標記“121A”表示經(jīng)刻蝕的第二層間絕緣層，用附圖標記“119A”表示經(jīng)刻蝕的柵絕緣層，以及用附圖標記“112A”表示經(jīng)刻蝕的多個第一層間絕緣層。可以將經(jīng)由刻蝕的表面暴露出的多個字線113A和多個柵120A硅化。根據(jù)第四實施例，因為雜質被摻雜到第一溝道116A的頂部和側壁，可以容易地控制下選擇晶體管和上選擇晶體管的閾值電壓。另外，由于形成了每個都具有L形狀的源極 選擇柵和每個都具有L形狀的漏極選擇柵，則可以在將字線彼此分開的過程中防止源極選擇柵和漏極選擇柵被完全去除。另外，源極選擇晶體管和漏極選擇晶體管的柵絕緣層119A可以由氧化物層形成。圖8A至圖SG是說明根據(jù)本發(fā)明的第五實施例的制造3D非易失性存儲器件的方法的截面圖。如圖8A所示，在襯底100上形成絕緣層101之后，在絕緣層101上形成導電層130。通過刻蝕導電層130形成第一溝槽，并且在第一溝槽中填充第一犧牲層131。在其中填充有第一犧牲層131的所得結構之上交替地形成多個第一層間絕緣層132和多個第二犧牲層133。第二犧牲層133用來保護將要在后續(xù)エ藝中形成字線的區(qū)域且可以是氮化物層。在多個第一層間絕緣層132和多個第二犧牲層133之上形成緩沖層134。通過刻蝕緩沖層134、多個第一層間絕緣層132和多個第二犧牲層133來形成與每個第一溝槽耦接
的ー對第二溝槽。在所述ー對第二溝槽的內壁上形成鈍化層135。去除經(jīng)由所述ー對第二溝槽的底部暴露出的第一犧牲層131。鈍化層135起到在去除第一犧牲層131時防止多個第二犧牲層133被去除的作用。鈍化層135可以是TiN層。如圖8B所示，在去除鈍化層135之后，在第一溝槽和ー對第二溝槽的內表面上形成整體用136表示的電荷阻擋層、電荷陷阱層和隧道絕緣層。在電荷阻擋層、電荷陷阱層和隧道絕緣層136上形成中心區(qū)域穿通的溝道層137。因此，形成在第一溝槽中形成的管道溝道137B和形成在ー對第二溝道中的ー對第一溝道137A形成U形溝道137。在U形溝道137的中心區(qū)域中填充絕緣層138。將絕緣層138凹陷特定的深度，并且在凹陷的區(qū)域中形成導電插塞139。在去除緩沖層134之后，去除被形成為包圍所述多個第一溝道137A的上側壁的電荷阻擋層、電荷陷阱層和隧道絕緣層136。將雜質摻雜到去除電荷阻擋層、電荷陷阱層和隧道絕緣層136之后暴露出的多個第一溝道137A的頂部和側壁。如圖SC所示，在其中已摻雜了雜質的所得結構的整個表面上形成柵絕緣層140和第三犧牲層141。在第三犧牲層141上形成第二層間絕緣層142。
如圖8D所示，執(zhí)行平坦化工藝直至多個第一溝道137A的頂表面或導電插塞139的頂表面暴露出為止。將暴露在平坦化的所得結構的頂部的第三犧牲層141凹陷特定的深度。在圖8D中，用附圖標記“141A”表示凹陷的第三犧牲層。在凹陷的所得結構的整個表面上形成第三層間絕緣層143。如圖SE所示，通過刻蝕彼此相鄰的第一溝道137A之間的第三層間絕緣層143、第ニ層間絕緣層142A、第三犧牲層141A、柵絕緣層140A、多個第一層間絕緣層132以及多個第ニ犧牲層133來形成多個第 一縫隙。通過去除經(jīng)由多個第一縫隙的內壁暴露出的多個第二犧牲層133和第三犧牲層141A來形成每個都具有L形狀的多個柵區(qū)域和多個字線區(qū)域。如圖8F所示，將導電層144形成為填充每個都具有L形狀的多個柵區(qū)域、以及多個字線區(qū)域。導電層144可以是多晶硅層或金屬層。如圖SG所示，刻蝕形成在多個第一縫隙的內壁上的導電層144，使得每個都具有L形狀的多個柵和多個字線彼此分開。因此，形成了每個都具有L形狀的多個漏極選擇柵144A、每個都具有L形狀的源極選擇柵144B、以及多個字線144C。如果導電層144是多晶硅層，則可以將經(jīng)由多個第一縫隙的內壁暴露出的每個都具有L形狀的多個漏極選擇柵144A、每個都具有L形狀的多個源極選擇柵144B、以及多個字線144C硅化。根據(jù)第五實施例，因為雜質被摻雜到第一溝道137A的上端部，所以可以容易地控制漏極選擇晶體管和源極選擇晶體管的閾值電壓。另外，由于形成了每個都具有L形狀的漏極選擇柵144A和每個都具有L形狀的源極選擇柵144B，可以防止漏極選擇柵144A和源極選擇柵144B在將字線彼此分開的過程中被完全去除。另外，形成源極選擇晶體管和漏極選擇晶體管的柵絕緣層140B可以由氧化物層形成。圖9A至圖9E是說明根據(jù)本發(fā)明的第六實施例的制造3D非易失性存儲器件的方法的截面圖。如圖9A所示，在襯底148上形成絕緣層149之后，在絕緣層149上形成導電層150。通過刻蝕導電層150來形成第一溝槽，在第一溝槽中形成第一犧牲層151。在填充有第一犧牲層151的所得結構之上交替地形成多個第一層間絕緣層152和多個第二犧牲層153。在多個第一層間絕緣層152和多個第二犧牲層153之上形成緩沖層154。通過刻蝕緩沖層154、多個第一層間絕緣層152和多個第二犧牲層153來形成與每個第一溝槽耦接的ー對第二溝槽。在ー對第二溝槽的內壁上形成鈍化層155之后，去除經(jīng)由ー對第二溝槽的底部暴露出的第一犧牲層151。如圖9B所示，在去除鈍化層155之后，在第一溝槽和ー對第二溝槽的內表面上形成中心區(qū)域穿通的溝道層156。因此，形成在第一溝槽中的管道溝道156B和形成在ー對第ニ溝槽中的ー對第一溝道156A形成U形溝道156。在U形溝道156的中心區(qū)域中填充絕緣層157。將絕緣層157凹陷特定的深度，并且在凹陷的區(qū)域中形成導電插塞158。接著，在去除緩沖層154之后，將雜質摻雜到多個第ー溝道156A的暴露的頂部和側壁。
在已摻雜了雜質的所得結構的整個表面上形成第三犧牲層159。在第三犧牲層159上形成第二層間絕緣層160。接著，執(zhí)行平坦化工藝直至多個第一溝道156A的頂表面或導電插塞158的頂表面暴露出來為止。將暴露在平坦化的所得結構的頂部上的第三犧牲層159凹陷特定的深度。在凹陷結果的整個表面上形成第三層間絕緣層161。如圖9C所示，通過刻蝕彼此相鄰的第一溝道156A之間的第三層間絕緣層161、第ニ層間絕緣層160、第三犧牲層159、多個第一層間絕緣層152、以及多個第二犧牲層153來形成多個第一縫隙。通過去除暴露在多個第一縫隙的內壁上的多個第二犧牲層153和第三犧牲層159來形成每個都具有L形狀的多個柵區(qū)域和多個字線區(qū)域。如圖9D所示，在其中形成了每個都具有L形狀的多個柵區(qū)域和多個字線區(qū)域的所得結構的整個表面上形成由附圖標記162整體表示的電荷阻擋層、電荷陷阱層和隧道絕緣 層。接著，形成導電層163以填充每個都具有L形狀的多個柵區(qū)域和多個字線區(qū)域。導電層163可以是多晶硅層或金屬層。如圖9E所示，刻蝕形成在多個第一縫隙的內壁上的導電層163，使得每個都具有L形狀的多個第一柵和多個字線彼此分開。因此，形成了每個都具有L形狀的多個漏極選擇柵163A、每個都具有L形狀的多個源極選擇柵163B、以及多個字線163C。如果導電層163是多晶硅層，可以將經(jīng)由多個第一縫隙的內壁暴露出來的每個都具有L形狀的多個漏極選擇柵163A、每個都具有L形狀的多個源極選擇柵163B、以及多個字線163C硅化。根據(jù)第六實施例，可以容易地控制下選擇晶體管和上選擇晶體管的閾值電壓，因為雜質被摻雜到第一溝道156A的上端部。另外，由于形成了每個都具有L形狀的漏極選擇柵163A和每個都具有L形狀的源極選擇柵163B，則可以在將字線彼此分開的過程中防止漏極選擇柵163A和源極選擇柵163B被完全去除。根據(jù)本發(fā)明的3D非易失性存儲器件包括在溝道的側壁上的每個都具有L形狀的柵。因此，可以防止選擇柵在用于將字線彼此分開的刻蝕過程中被去除。另外，可以通過將雜質摻雜到選擇晶體管的溝道內來控制選擇晶體管的閾值電壓。另外，可以通過增加選擇柵線與字線之間的間距來改善RC延遲。
權利要求
1.一種三維3D非易失性存儲器件，包括 第一溝道，所述第一溝道自襯底突出； 選擇柵，所述選擇柵被形成在所述第一溝道的側壁上且為L形狀；以及柵絕緣層，所述柵絕緣層被插入在所述第一溝道與所述選擇柵之間并且包圍所述第一溝道。
2.如權利要求I所述的3D非易失性存儲器件，其中，在所述第一溝道的頂部和側壁上慘雜有雜質。
3.如權利要求I所述的3D非易失性存儲器件，還包括存儲器單元，所述存儲器單元被形成在所述選擇柵之上或之下并且沿著所述第一溝道層疊。
4.如權利要求I所述的3D非易失性存儲器件，還包括 作為所述第一溝道的一對溝道； 管道溝道，所述管道溝道與所述一對溝道的底部耦接以與所述一對溝道形成U形溝道；以及 存儲器單元，所述存儲器單元被形成在所述一對溝道的每個選擇柵之下且沿著所述一對溝道中的每個層疊。
5.如權利要求4所述的3D非易失性存儲器件，其中 所述U形溝道具有管道形式，所述管道形式具有沿著中心軸形成的孔，且所述孔被絕緣層和形成在所述絕緣層上的導電插塞填充。
6.一種制造3D非易失性存儲器件的方法，所述方法包括以下步驟 形成自襯底突出的第一溝道； 形成包圍所述第一溝道的第一柵絕緣層；以及 在所述第一溝道的側壁上形成L形狀的第一選擇柵，在所述第一溝道上形成有所述第一柵絕緣層。
7.如權利要求6所述的方法，其中，形成所述第一選擇柵的步驟包括以下步驟 在形成有所述第一柵絕緣層的結構的整個表面上形成第一導電層； 在所述第一導電層上形成第一層間絕緣層； 執(zhí)行平坦化工藝直至所述第一溝道的頂表面暴露出來； 將經(jīng)由所述平坦化工藝暴露出的所述第一導電層凹陷；以及 通過刻蝕所述第一溝道中的相鄰第一溝道之間的所述第一層間絕緣層、所述第一導電層和所述第一柵絕緣層來形成所述第一選擇柵。
8.如權利要求6所述的方法，還包括在形成所述第一選擇柵之后將所述第一選擇柵硅化。
9.如權利要求6所述的方法，還包括以下步驟 在形成所述第一選擇柵之后，在所述第一選擇柵之上交替形成第二層間絕緣層和第二導電層，隨后形成第一緩沖層； 形成穿通所述第二層間絕緣層、所述第二導電層和所述第一緩沖層且與相應第一溝道耦接的第二溝道； 去除所述第一緩沖層；以及 在通過去除所述第一緩沖層而暴露出的第二溝道的頂部和側壁上摻雜雜質。
10.如權利要求9所述的方法，還包括以下步驟 在摻雜有雜質的結構的整個表面之上形成第二柵絕緣層和第二導電層； 在所述第二導電層之上形成第二層間絕緣層； 執(zhí)行平坦化工藝直至所述多個第二溝道的頂表面暴露出來為止；以及通過刻蝕所述第二溝道中的相鄰的第二溝道之間的所述第二層間絕緣層、所述第二導電層和所述第二柵絕緣層來形成L形狀的第二選擇柵。
11.如權利要求10所述的方法，還包括在形成所述第二選擇柵之后將所述第二選擇柵硅化。
12.如權利要求6所述的方法，其中，形成所述第一溝道的步驟包括以下步驟 刻蝕管道柵以形成第一溝槽； 在所述第一溝槽中形成第二犧牲層； 在形成有所述第二犧牲層的結構之上交替地形成第二層間絕緣層和第二導電層并且隨后形成第一緩沖層； 通過刻蝕所述第一緩沖層、所述第二層間絕緣層和所述第二導電層來形成與相應第一溝槽耦接的第二溝槽對， 去除所述第二犧牲層； 在所述第一溝槽和所述第二溝槽對中形成溝道層；以及 在所述溝道層的頂部和側壁上摻雜雜質。
13.—種制造3D非易失性存儲器件的方法，所述方法包括以下步驟 形成自襯底突出的第一溝道； 在形成有所述第一溝道的結構的整個表面上形成第一犧牲層； 在所述第一犧牲層上形成第一層間絕緣層； 通過刻蝕所述第一層間絕緣層和所述第一犧牲層來在所述第一溝道中的相鄰的第一溝道之間形成第一縫隙，以形成L形狀的且保留在所述第一溝道的側壁上的第一犧牲層；通過去除經(jīng)由所述第一縫隙暴露出的第一犧牲層來形成第一選擇柵區(qū)域；以及通過在所述第一選擇柵區(qū)域中填充第一導電層來形成每個都具有L形狀的第一選擇柵。
14.如權利要求13所述的方法，還包括在形成所述第一犧牲層之前，在形成有所述第ー溝道的結構的整個表面上形成第一柵絕緣層。
15.如權利要求13所述的方法，還包括在形成所述第一選擇柵之前，在所述第一選擇柵區(qū)域的整個表面上形成第一柵絕緣層。
16.如權利要求13所述的方法，還包括以下步驟 在形成所述第一選擇柵之后交替地形成第二層間絕緣層和第二犧牲層并且隨后形成第一緩沖層； 形成穿通所述第二層間絕緣層、所述第二犧牲層和所述第一緩沖層且與相應第一溝道耦接的第二溝道； 去除所述第一緩沖層；以及 在通過去除所述第一緩沖層而暴露出的第二溝道的頂部和側壁上摻雜雜質。
17.如權利要求16所述的方法，還包括以下步驟在摻雜有雜質的結構的整個表面上形成第三犧牲層； 在所述第三犧牲層上形成第三層間絕緣層； 執(zhí)行平坦化工藝直至所述第二溝道的頂表面暴露出來為止； 通過刻蝕所述第三層間絕緣層、所述第三犧牲層、所述第二層間絕緣層和所述第二犧牲層來在所述第二溝道中的相鄰的第二溝道之間形成第二縫隙； 通過去除經(jīng)由所述第二縫隙暴露出的所述第二犧牲層和所述第三犧牲層來形成字線區(qū)域和第二選擇柵區(qū)域；以及 通過在所述字線區(qū)域和所述第二選擇柵區(qū)域中填充第二導電層來形成第二選擇柵和字線，所述第二選擇柵每個都具有L形狀。
18.如權利要求17所述的方法，還包括在形成所述第二選擇柵和所述字線之前，在所述字線區(qū)域和所述第二選擇柵區(qū)域的表面上形成電荷阻擋層、電荷陷阱層和隧道絕緣層。
19.如權利要求13所述的方法，其中，形成所述第一溝道的步驟包括以下步驟 刻蝕管道柵以形成第一溝槽； 在所述第一溝槽中形成第二犧牲層； 在形成有所述第二犧牲層的結構之上交替形成第二層間絕緣層和第三犧牲層，且隨后形成第一緩沖層； 刻蝕所述第一緩沖層、所述第二層間絕緣層和所述第三犧牲層以形成與相應第一溝槽耦接的第二溝槽對； 去除所述第二犧牲層；以及 在所述第一溝槽和所述第二溝槽對中形成溝道層；以及 在所述溝道層的頂部和側壁上摻雜雜質。
20.如權利要求19所述的方法，還包括在形成所述溝道層之前，在所述第一溝槽和所述第二溝槽的內表面上形成電荷阻擋層、電荷陷阱層和隧道絕緣層。
21.如權利要求19所述的方法，還包括在去除所述第二犧牲層之前在第二溝槽對中形成鈍化層。
全文摘要
本發(fā)明公開了三維非易失性存儲器件及其制造方法。所述3維(3D)非易失性存儲器件包括自襯底突出的第一溝道；形成在所述第一溝道的側壁上且為L形狀的選擇柵；以及插入在所述第一溝道與所述選擇柵之間并且包圍所述第一溝道的柵絕緣層。所述制造3D非易失性存儲器件的方法包括形成自襯底突出的第一溝道；形成包圍所述第一溝道的第一柵絕緣層；以及在其上形成有所述第一柵絕緣層的所述第一溝道的側壁上形成L形狀的第一選擇柵。
文檔編號H01L27/115GK102800695SQ20121016923
公開日2012年11月28日 申請日期2012年5月24日 優(yōu)先權日2011年5月24日
發(fā)明者李起洪, 皮昇浩, 申星哲 申請人:愛思開海力士有限公司