專利名稱：提高載流子遷移率的pmos器件的制作方法及器件結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及ー種提高載流子遷移率的PMOS器件的制作方法及器件結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體相關(guān)制造エ藝不斷創(chuàng)新以及集成電路芯片按照比例尺寸不斷縮小的發(fā)展趨勢，不可避免的使得晶體管和其他元件運(yùn)轉(zhuǎn)的恒定材料和物理效應(yīng)受到影響。進(jìn)入40nmエ藝之后，如何提高器件性能，在達(dá)到高開啟電流的同時抑制關(guān)斷漏電成為了器件設(shè)計的ー個核心問題。研究實(shí)施證明應(yīng)カエ程在半導(dǎo)體エ藝和器件的性能方面所起的作用越來越明顯，應(yīng)カ工程廣泛適應(yīng)于改進(jìn)晶體管載流子遷移率的半導(dǎo)體器件上，從而改善半導(dǎo)體器件性倉^:。場效應(yīng)晶體管中保持性能的重要因素是載流子遷移率，不同種類的應(yīng)カ對器件中的載流子(即電子和空穴)遷移率有著不同的影響作用。載流子的遷移率所受到的應(yīng)カ層影響在當(dāng)前的半導(dǎo)體器件的應(yīng)カ領(lǐng)域已經(jīng)有所披露，即PMOS器件的溝道方向上施加壓應(yīng)力，則會對PMOS器件中的空穴遷移率有較大的提高，從而改善PMOS器件的性能?，F(xiàn)有技術(shù)中已經(jīng)提出了大量的結(jié)構(gòu)和材料應(yīng)用于半導(dǎo)體材料中包含拉應(yīng)カ或壓應(yīng)力，例如在中國專利CN102110611A中，提供ー種直接在NMOS的源極區(qū)、漏極區(qū)上方的接觸孔中形成具有拉應(yīng)カ性質(zhì)的材料，例如鎢，從而對NMOS的溝道區(qū)施加拉應(yīng)力，而后選擇性的去除全部或部分柵極結(jié)構(gòu)層，從而對NMOS器件溝道區(qū)施加拉應(yīng)カ的制作方法，但該制作エ藝改變了原有器件形狀與性質(zhì)，對器件性能造成干擾，并且制造エ藝復(fù)雜，不能有效降低エ藝成本，而且不利于器件尺寸的持續(xù)縮小。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明提供一種新的半導(dǎo)體器件的制作方法，不會對器件形狀造成破壞而且避免了制作エ藝對器件性能的干擾，并且制造エ藝要求低，也有利于器件尺寸的持續(xù)縮小，同時提高了載流子遷移率從而改善器件性能。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，提供一種提高載流子遷移率的PMOS器件的制作方法，包括以下步驟提供包含PMOS有源區(qū)和周邊區(qū)域的襯底；在所述襯底的周邊區(qū)域形成多個淺溝槽隔離(STI)結(jié)構(gòu)；刻蝕相鄰的淺溝槽隔離(STI)結(jié)構(gòu)之間的襯底以形成壓應(yīng)カ凹槽；以及在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料?？蛇x地，在所述襯底的周邊區(qū)域形成多個淺溝槽隔離結(jié)構(gòu)的步驟包括在所述襯 底上形成氧化層；在所述氧化層上形成硬掩膜層；在所述硬掩膜層上形成圖形化的光刻膠；以所述圖形化的光刻膠為掩膜刻蝕所述硬掩膜層和氧化層形成圖形化的硬掩膜層和圖形化的氧化層；以所述圖形化的硬掩膜層為掩膜，刻蝕所述襯底形成隔離溝槽；在所述隔離溝槽中以及圖形化的硬掩膜層上形成填充材料；進(jìn)行化學(xué)機(jī)械研磨エ藝去除圖形化的硬掩膜層上的填充材料；以及進(jìn)行刻蝕エ藝去除隔離溝槽上方的填充材料，以形成淺溝槽隔離結(jié)構(gòu)。可選地，在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料的步驟之后，還包括去除剰余的圖形化的硬掩膜層與所述圖形化的氧化層?？蛇x地，在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料的步驟之后，還包括在所述PMOS有源區(qū)上形成柵極結(jié)構(gòu)；在所述柵極結(jié)構(gòu)側(cè)壁形成柵極側(cè)墻；以及進(jìn)行離子注入エ藝形成N型阱區(qū)?？蛇x地，濕法刻蝕相鄰的淺溝槽隔離結(jié)構(gòu)之間的襯底以形成壓應(yīng)カ凹槽。

可選地，通過外延生長的方式在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料?？蛇x地，所述壓應(yīng)力材料為SiGe。可選地，所述硬掩膜層為氮化硅層。本發(fā)明還包含一種采用上述方法制作的PMOS器件。如上所述，本發(fā)明通過在襯底的周邊區(qū)域形成多個淺溝槽隔離(STI)結(jié)構(gòu)，刻蝕相鄰的淺溝槽隔離結(jié)構(gòu)之間的襯底以形成壓應(yīng)カ凹槽，并在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料，進(jìn)而通過淺溝槽隔離結(jié)構(gòu)施加于PMOS器件溝道區(qū)這ー壓應(yīng)力，不會對器件形狀造成破壞而且避免了制作エ藝對器件性能的干擾，并且制造エ藝要求低，也有利于器件尺寸的持續(xù)縮小，同時提高了載流子遷移率從而改善器件性能。


圖1至圖9為本發(fā)明實(shí)施例所提供的PMOS器件制作方法的各步驟相應(yīng)結(jié)構(gòu)的剖面示意圖；圖10為本發(fā)明實(shí)施例所提供的PMOS器件制造方法的流程圖元件標(biāo)號說明襯底10氧化層11圖形化的氧化層Ila硬掩膜層12圖形化的硬掩膜層12a圖形化的光刻膠13隔離溝槽14a淺溝槽隔離結(jié)構(gòu)14填充材料15壓應(yīng)カ凹槽16a壓應(yīng)カ凹槽結(jié)構(gòu)16柵極結(jié)構(gòu)17柵極氧化層171多晶硅柵極172柵極側(cè)墻173源、漏區(qū)18
具體實(shí)施例方式以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時各組件的型態(tài)、數(shù)量及比例可為ー種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。本發(fā)明提供一種通過壓應(yīng)カ結(jié)構(gòu)應(yīng)力工程來改善對溝道區(qū)施加的應(yīng)カ，從而提高載流子遷移率的方法，結(jié)合圖10，其為本發(fā)明實(shí)施例所提供的PMOS器件制造方法的流程圖，該方法包括以下步驟步驟SI，提供包含PMOS有源區(qū)和周邊區(qū)域的襯底； 步驟S2，在所述襯底的周邊區(qū)域形成多個淺溝槽隔離結(jié)構(gòu)；步驟S3，刻蝕相鄰的淺溝槽隔離結(jié)構(gòu)之間的襯底以形成壓應(yīng)カ凹槽；以及步驟S4，在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料。下面將結(jié)合剖面示意圖對本發(fā)明的該提高載流子遷移率的方法及其器件結(jié)構(gòu)進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。首先，執(zhí)行步驟SI，提供包含PMOS有源區(qū)和周邊區(qū)域的襯底10，所述襯底10包括但不限于硅、鍺、硅-鍺合金襯底等，本實(shí)施例中優(yōu)選硅襯底。接著，執(zhí)行步驟S2，在所述襯底10的周邊區(qū)域形成多個淺溝槽隔離(STI)結(jié)構(gòu)，如圖I至圖5所示,具體采用如下步驟如圖I所示，在所述襯底10上形成氧化層11，本實(shí)施例中采用熱氧化工藝形成氧化層11，所述氧化層11材料為ニ氧化硅，其結(jié)構(gòu)致密，可以在形成硬掩膜層12時保護(hù)下層襯底10 ;然后，在所述氧化層11上形成硬掩膜層12，在本實(shí)施例中硬掩膜層12優(yōu)選地使用氮化硅材料。所述硬掩膜層12可以利用本領(lǐng)域公知的エ藝來形成，例如采用但不限于化學(xué)氣相沉積(CVD)エ藝；之后，在所述硬掩膜層12上形成圖形化的光刻膠13 ；如圖2所示，以所述圖形化的光刻膠13為掩膜刻蝕所述硬掩膜層12和氧化層11形成圖形化的硬掩膜層12a和圖形化的氧化層11a，然后去除硬掩膜層12上的圖形化的光刻膠13，接著以所述圖形化的硬掩膜層12a為掩膜，干法刻蝕所述襯底10形成隔離溝槽14a ；如圖3所示，在所述隔離溝槽14a中以及圖形化的硬掩膜層12a上形成填充材料15，所述填充材料一般使用ニ氧化硅；如圖4所示，化學(xué)機(jī)械研磨(CMP)去除圖形化的硬掩膜層12a上的填充材料15，使得剰余的填充材料的表面與圖形化的硬掩膜層12a的表面齊平；如圖5所示，濕法刻蝕去除所述隔離溝槽14a上方的填充材料，從而形成淺溝槽隔離(STI)結(jié)構(gòu)14。
接著，執(zhí)行步驟S3，刻蝕相鄰的淺溝槽隔離(STI)結(jié)構(gòu)14之間的襯底以形成壓應(yīng)カ凹槽16a,如圖6至圖7所示,具體采用如下步驟如圖6所示，去除相鄰的淺溝槽隔離(STI)結(jié)構(gòu)14之間的襯底10上方的圖形化的硬掩膜層，此處優(yōu)選采用濕法刻蝕エ藝，一般選用磷酸腐蝕液來完成；如圖7所示，刻蝕相鄰的淺溝槽隔離(STI)結(jié)構(gòu)14之間的襯底10以形成壓應(yīng)カ凹槽16a，此處優(yōu)選采用濕法刻蝕エ藝，一般選用堿性溶液例如氫氧化銨來完成。接著，執(zhí)行步驟S4，在所述壓應(yīng)カ凹槽16a內(nèi)填充壓應(yīng)力材料形成壓應(yīng)カ結(jié)構(gòu)16，如圖8所示，通過外延生長的方式在所述壓應(yīng)カ凹槽16a內(nèi)填充壓應(yīng)力材料，本實(shí)施例中一般地采用氣相外延エ藝方法在所述壓應(yīng)カ結(jié)構(gòu)16內(nèi)填充壓應(yīng)力材料，所述壓應(yīng)力材料優(yōu)選鍺化娃材料。進(jìn)ー步的，在所述壓應(yīng)カ凹槽16a內(nèi)填充壓應(yīng)力材料的步驟之后，如圖8所示，移除剰余的圖形化的硬掩膜層12a以及所述圖形化的氧化層11a。最后，如圖9所示，進(jìn)行離子注入エ藝形成N型阱區(qū)(圖中未示出)，并在所述PMOS有源區(qū)上形成柵極結(jié)構(gòu)17，所述柵極結(jié)構(gòu)17包括柵極氧化層171和多晶硅柵極172，并在所述柵極結(jié)構(gòu)17側(cè)壁形成柵極側(cè)墻173。在形成柵極結(jié)構(gòu)17后，離子注入形成源、漏區(qū)18。如圖10所示，壓應(yīng)カ結(jié)構(gòu)16 產(chǎn)生的壓應(yīng)カ通過淺溝槽隔離(STI)結(jié)構(gòu)15施加于NMOS器件溝道區(qū)形成于溝道方向壓應(yīng)カ的示意圖。由于鍺化硅(SiGe)與硅(Si)晶格不一致，當(dāng)通過外延生長將原來的填充圖形由鍺化硅(SiGe)替代時壓應(yīng)カ隨之生成，隨后壓應(yīng)力通過所述淺溝槽隔離(STI)結(jié)構(gòu)施加于所述PMOS器件溝道區(qū)。由本實(shí)施例列舉的制作エ藝方法不會對器件形狀造成破壞而且避免了制作エ藝對器件性能的干擾，并且制造エ藝要求低，也有利于器件尺寸的持續(xù)縮小，同時提高了載流子遷移率從而改善器件性能。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所掲示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種提高載流子遷移率的PMOS器件的制作方法，其特征在于，包括 提供包含PMOS有源區(qū)和周邊區(qū)域的襯底； 在所述襯底的周邊區(qū)域形成多個淺溝槽隔離結(jié)構(gòu)； 刻蝕相鄰的淺溝槽隔離結(jié)構(gòu)之間的襯底以形成拉應(yīng)カ凹槽；以及 在所述拉應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料。
2.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于，在所述襯底的周邊區(qū)域形成多個淺溝槽隔離結(jié)構(gòu)的步驟包括 在所述襯底上形成氧化層； 在所述氧化層上形成硬掩膜層； 在所述硬掩膜層上形成圖形化的光刻膠； 以所述圖形化的光刻膠為掩膜刻蝕所述硬掩膜層和氧化層形成圖形化的硬掩膜層和圖形化的氧化層； 以所述圖形化的硬掩膜層為掩膜，刻蝕所述襯底形成隔離溝槽； 在所述隔離溝槽中以及圖形化的硬掩膜層上形成填充材料； 進(jìn)行化學(xué)機(jī)械研磨エ藝去除圖形化的硬掩膜層上的填充材料；以及 進(jìn)行刻蝕エ藝去除隔離溝槽上方的填充材料，以形成淺溝槽隔離結(jié)構(gòu)。
3.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于，在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料的步驟之后，還包括 去除剰余的圖形化的硬掩膜層與所述圖形化的氧化層。
4.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于，在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料的步驟之后，還包括 進(jìn)行離子注入エ藝形成N型阱區(qū)； 在所述PMOS有源區(qū)上形成柵極結(jié)構(gòu)；以及 在所述柵極結(jié)構(gòu)側(cè)壁形成柵極側(cè)墻。
5.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于濕法刻蝕相鄰的淺溝槽隔離結(jié)構(gòu)之間的襯底以形成壓應(yīng)カ凹槽。
6.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于通過外延生長的方式在所述壓應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料。
7.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于所述壓應(yīng)力材料為SiGe。
8.根據(jù)權(quán)利要求I所述的提高載流子遷移率的PMOS器件的制作方法，其特征在于所述硬掩膜層為氮化硅層。
9.ー種采用權(quán)利要求1-8任意一項所述的制作方法制作的PMOS器件。
全文摘要
本發(fā)明涉及集成電路制造領(lǐng)域，特別是涉及一種提高載流子遷移率的PMOS器件的制作方法及器件結(jié)構(gòu)，包括提供包含PMOS有源區(qū)和周邊區(qū)域的襯底；在所述襯底的周邊區(qū)域形成多個淺溝槽隔離結(jié)構(gòu)；刻蝕相鄰的淺溝槽隔離結(jié)構(gòu)之間的襯底以形成拉應(yīng)力凹槽；以及在所述拉應(yīng)力凹槽內(nèi)填充壓應(yīng)力材料。本發(fā)明制作方法不會對器件形狀造成破壞，而且避免了制作工藝對器件性能的干擾，并且制造工藝要求低，也有利于器件尺寸的持續(xù)縮小，同時提高了載流子遷移率從而改善器件性能。
文檔編號H01L27/085GK102664182SQ20121017035
公開日2012年9月12日 申請日期2012年5月28日 優(yōu)先權(quán)日2012年5月28日
發(fā)明者劉格致, 黃曉櫓 申請人:上海華力微電子有限公司