淺溝槽隔離的制造方法和cmos的制造方法
【專利摘要】本發(fā)明提供了一種淺溝槽隔離的制造方法和CMOS的制造方法，在形成STI結(jié)構(gòu)時，執(zhí)行兩步氧化物填充，且第一次氧化物填充時暴露部分淺溝槽頂端側(cè)壁，并對該暴露的淺溝槽頂端側(cè)壁執(zhí)行氟離子摻雜，后續(xù)工藝形成STI結(jié)構(gòu)后，由于產(chǎn)生凹陷，該摻有氟離子的淺溝槽頂端側(cè)壁同樣被暴露出來，且由于氟離子摻雜的影響在后續(xù)形成柵氧化層時，氧化物在摻雜有氟離子的半導(dǎo)體區(qū)域生長速率高于其他區(qū)域，因此對于凹陷區(qū)域處襯底表面的氧化層要厚于其他區(qū)域上生成的柵絕緣層，進(jìn)而抑制了窄溝道效應(yīng)，穩(wěn)定了器件的閾值電壓，提高了半導(dǎo)體器件的性能。
【專利說明】淺溝槽隔離的制造方法和CMOS的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及淺溝槽隔離的制造方法和CMOS(Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)的制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝進(jìn)入深亞微米階段后，為實現(xiàn)高密度、高性能的大規(guī)模集成電路，半導(dǎo)體器件之間的隔離工藝變得越來越重要?，F(xiàn)有技術(shù)一般采用淺溝槽隔離技術(shù)(STI, Shallow Trench Isolation)來實現(xiàn)有源器件的隔離，如CMOS(Complementary Metal Oxide Semiconductor,互補(bǔ)金屬氧化物半導(dǎo)體)器件中，NMOS (N-Mental-Oxi de-Semi conductor, N 型金屬氧化物半導(dǎo)體)晶體管和 PMOS(P-Mental-Oxide-Semiconductor,P型金屬氧化物半導(dǎo)體)晶體管之間的隔離層均采用STI工藝形成。
[0003]如圖1a至圖1c所示，現(xiàn)有的STI工藝流程通常是在半導(dǎo)體襯底I上，如在Si襯底I上形成襯墊氧化層2，并在氧化襯墊層2上沉積一層硬掩膜層3，如氮化硅(SiN)，并對硬掩膜層3進(jìn)行圖案化以對應(yīng)半導(dǎo)體襯底中淺溝槽位置，通過圖案化的硬掩膜層3對半導(dǎo)體襯底I進(jìn)行刻蝕，形成淺溝槽4 ;在淺溝槽4中生長一層襯墊氧化層，并執(zhí)行亞常壓化學(xué)氣相沉積(SACVD)結(jié)合高深寬比工藝(HARP)填充氧化物5，然后在高溫下致密化；執(zhí)行化學(xué)機(jī)械拋光(CMP,Chemical Mechanical Polish)去除多余的氧化物5以平坦化；最后濕法刻蝕去除硬掩膜層3和剩余的襯墊氧化物層2。在隨后的制作CMOS的現(xiàn)有工藝中，在STI結(jié)構(gòu)的兩側(cè)襯底I上分別進(jìn)行離子注入以形成N阱和P阱，N阱和P阱由所形成的淺溝槽隔離結(jié)構(gòu)進(jìn)行隔離，其中N阱和P阱稱為有源區(qū)，淺溝槽隔離區(qū)域稱為無源區(qū)。
[0004]如圖1c所示，由于現(xiàn)有工藝中，去除硬掩膜層3和剩余的襯墊氧化物層2的過程中，氧化物層5頂端也會受到濕法刻蝕的影響而損失，在氧化物層5頂端與襯底交界面處會形成凹陷6 ;在隨后制造CMOS的工藝中，在氧化物層5兩側(cè)的襯底表面會熱氧化生長柵氧化層，由于形貌的影響，在凹陷6處，即襯底I中淺溝槽頂部側(cè)壁處的襯底I表面生成的柵氧化層要比位于水平表面處生成的柵氧化層薄，此時相當(dāng)于在有源區(qū)邊緣生成薄柵氧化層的寄生晶體管，并由此誘發(fā)窄溝道效應(yīng)(Narrow width effect, NWE), Burenkov& Lorenz,Fraunhofer Institut (2003),從而降低半導(dǎo)體器件的閾值電壓,使得窄溝道半導(dǎo)體器件的有效開啟電壓降低，漏電變大。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種淺溝槽隔離的制造方法和CMOS的制造方法，以控制窄溝道效應(yīng)，進(jìn)而降低半導(dǎo)體器件的漏電，提升半導(dǎo)體器件性能。
[0006]本發(fā)明采用的技術(shù)手段如下:一種淺溝槽隔離的制備方法，包括:
[0007]提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進(jìn)行刻蝕形成淺溝槽；[0008]沉積氧化物以在所述淺溝槽內(nèi)形成第一填充氧化物，并對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側(cè)壁；
[0009]以所述硬掩膜層作為屏蔽，執(zhí)行傾斜氟離子注入，以對暴露的所述頂部側(cè)壁進(jìn)行摻雜；
[0010]再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執(zhí)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層表面；
[0011]刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結(jié)構(gòu)。
[0012]進(jìn)一步，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
[0013]進(jìn)一步，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側(cè)壁的高度為100-1000埃。
[0014]進(jìn)一步，所述傾斜氟離子注入的傾斜角度為5°至45°，所述氟離子注入能量為Ikev 至 IOOkev,劑量為 IE12/cm2 至 Ie 15/Cm20
[0015]進(jìn)一步，對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻采用干法刻蝕。
[0016]本發(fā)明還提供了一種CMOS的制造方法，包括:
[0017]提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進(jìn)行刻蝕形成淺溝槽；
[0018]沉積氧化物以在所述淺溝槽內(nèi)形成第一填充氧化物，并對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側(cè)壁；
[0019]以所述硬掩膜層作為屏蔽，執(zhí)行傾斜氟離子注入，已對暴露的所述頂部側(cè)壁進(jìn)行摻雜；
[0020]再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執(zhí)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層表面；
[0021]刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結(jié)構(gòu)；
[0022]對所述淺溝槽隔離結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底執(zhí)行離子注入，以形成有源區(qū)；
[0023]在所述有源區(qū)表面熱氧化形成柵氧化層；
[0024]分別制作NMOS及PMOS的柵極、源/漏極。
[0025]進(jìn)一步，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
[0026]進(jìn)一步，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側(cè)壁的高度為100-1000埃。
[0027]進(jìn)一步，所述傾斜氟離子注入的傾斜角度為5°至45°，所述氟離子注入能量為Ikev -IOOkev,劑量為 1Ε12/cm2 -lel5/cm2。
[0028]進(jìn)一步，對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻采用干法刻蝕。
[0029]依據(jù)本發(fā)明提供的淺溝槽隔離的制造方法和CMOS的制造方法，在形成STI結(jié)構(gòu)時，執(zhí)行兩步氧化物填充，且第一次氧化物填充時暴露部分淺溝槽頂端側(cè)壁，并對該暴露的淺溝槽頂端側(cè)壁執(zhí)行氟離子摻雜，后續(xù)工藝形成STI結(jié)構(gòu)后，由于產(chǎn)生凹陷，該摻有氟離子的淺溝槽頂端側(cè)壁同樣被暴露出來，且由于氟離子的影響在后續(xù)形成柵氧化層時，氧化物在摻雜有氟離子的半導(dǎo)體區(qū)域生長速率高于其他區(qū)域，因此對于凹陷區(qū)域處襯底表面的氧化層要厚于其他區(qū)域上生成的柵絕緣層，進(jìn)而抑制了窄溝道效應(yīng)，并穩(wěn)定了器件的閾值電壓，提高了半導(dǎo)體器件的性能。
【專利附圖】

【附圖說明】
[0030]圖1alc為現(xiàn)有淺溝槽隔離制作方法流程結(jié)構(gòu)示意圖；
[0031]圖2為本發(fā)明淺溝槽隔離制作方法流程圖；
[0032]圖3a-圖3e為本發(fā)明CMOS制作方法一種實施例的流程結(jié)構(gòu)示意圖。
【具體實施方式】
[0033]以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述，所舉實例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。
[0034]針對導(dǎo)致現(xiàn)有技術(shù)缺陷，即由于不可避免的在淺溝槽中填充的氧化物頂端與襯底交界界面處出現(xiàn)凹陷，導(dǎo)致形成柵氧化層時在該處受到形貌影響，生成較薄的氧化層，進(jìn)而誘發(fā)窄溝道效應(yīng)，是以本發(fā)明的出發(fā)點在于增加凹陷處襯底表面生成的氧化層厚度，且由于襯底中摻有氟離子的區(qū)域在氧化層生長時氧化物生長速率高于未摻雜氟離子的區(qū)域，基于上述原理提出了本發(fā)明。
[0035]如圖2所示，本發(fā)明提供了一種淺溝槽隔離的制備方法，包括:
[0036]提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進(jìn)行刻蝕形成淺溝槽；
[0037]沉積氧化物以在所述淺溝槽內(nèi)形成第一填充氧化物，并對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側(cè)壁；
[0038]以所述硬掩膜層作為屏蔽，執(zhí)行傾斜氟離子注入，以對暴露的所述頂部側(cè)壁進(jìn)行摻雜；
[0039]再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執(zhí)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層表面；
[0040]刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結(jié)構(gòu)。
[0041]進(jìn)一步的，本發(fā)明還提供了一種CMOS的制造方法，作為該方法的一典型實施例，如圖3a-圖3e所示:
[0042]參照圖3a，提供半導(dǎo)體襯底11，并依次在半導(dǎo)體襯底11上沉積形成氧化硅層12和氮化硅層13，并以氧化硅層12作為襯墊氧化層，氮化硅層13作為硬掩膜層；圖案化氮化硅層13，圖案化的氮化硅層13對應(yīng)半導(dǎo)體襯底11中預(yù)設(shè)的淺溝槽位置，并以圖案化的氮化硅層13作為屏蔽，依次刻蝕氧化硅層12和半導(dǎo)體襯底11，以在半導(dǎo)體襯底η中形成淺溝槽14，在本實施例中淺溝槽的深度優(yōu)選為2000-4000埃；其中，本步驟中的圖案化、刻蝕等工藝，本領(lǐng)域技術(shù)人員依據(jù)慣用技術(shù)手段均可實現(xiàn)，因此不再贅述；
[0043]如圖3b所示，沉積氧化物以在淺溝槽14內(nèi)形成第一填充氧化物15a，并對淺溝槽14內(nèi)的第一填充氧化物15a進(jìn)行回刻，刻蝕后的第一填充氧化物15a的厚度小于淺溝槽14的深度，具體的，可在圖3a所示的結(jié)構(gòu)上通過化學(xué)氣相沉積氧化硅，并通過化學(xué)機(jī)械研磨去除多余的氧化硅以平坦化，再通過干法刻蝕對淺溝槽14內(nèi)的氧化硅15a進(jìn)行刻蝕，以降低氧化硅15a的厚度，暴露部分淺溝槽的頂部側(cè)壁，在本實施例中，暴露的頂部側(cè)壁的高度為100?1000埃之間，優(yōu)選200埃；
[0044]接著，以圖案化的氮化硅層13作為屏蔽，對暴露的頂部側(cè)壁進(jìn)行氟離子傾斜注入，具體的，本實施例中，氟離子傾斜注入的角度為5°至45°，氟離子注入能量為Ikev至lOOkev，劑量為lE12/cm2至lel5/cm2，作為優(yōu)選的，氟離子傾斜注入的角度為30°，離子注入的能量為30kev，劑量為lE14/cm2 ;參照圖3b所示的，在氟離子傾斜注入后，在淺溝槽的頂部側(cè)壁處，亦即在該處的半導(dǎo)體襯底11中形成了氟離子摻雜區(qū)14a ；
[0045]如圖3c所示，再次沉積氧化物，形成第二填充氧化物15，以完全填充淺溝槽14，并執(zhí)行化學(xué)機(jī)械研磨以平坦化，并暴露氮化硅層13表面，且以第一及第二填充氧化物作為最終的填充氧化物15 (為了方便表達(dá)仍以15作為填充氧化物的附圖標(biāo)記)，其中，再次沉積氧化物的具體工藝及材料選擇可與形成第一填充氧化物15a的相同，是以不再贅述；
[0046]參照圖3d，刻蝕去除氮化硅層13及氧化硅層12，具體的可采用濕法刻蝕依次去除氮化硅層13及氧化硅層12，基于與現(xiàn)有技術(shù)相同的原因，在氧化物層15頂端與襯底交界面處會形成凹陷16，且由于凹陷16的存在，暴露了部分具有氟離子摻雜區(qū)14a的淺溝槽14的側(cè)壁頂端；
[0047]如圖3e所示，對圖3d所得結(jié)構(gòu)進(jìn)行離子注入，以形成具有N阱和P阱的有源區(qū)17，并在有源區(qū)17的襯底表面熱氧化形成柵氧化層18，由于在凹陷16處的襯底11中氟離子摻雜區(qū)14a的影響，在凹陷16處的襯底11表面，亦即淺溝槽14的頂端側(cè)壁上生長的柵氧化層18要厚于未摻雜氟離子的襯底11區(qū)域，最后依據(jù)現(xiàn)有技術(shù)的工藝制作PMOS及NMOS的柵極、源極和漏極，以完成CMOS的制作，本領(lǐng)域技術(shù)人員可依據(jù)慣用技術(shù)手段實施后續(xù)步驟，是以在此不再贅述。
[0048]綜上所述，本發(fā)明提供的淺溝槽隔離的制造方法和CMOS的制造方法，在形成STI結(jié)構(gòu)時，執(zhí)行兩步氧化物填充，且第一次氧化物填充時暴露部分淺溝槽頂端側(cè)壁，并對該暴露的淺溝槽頂端側(cè)壁執(zhí)行氟離子摻雜，后續(xù)工藝形成STI結(jié)構(gòu)后，由于產(chǎn)生凹陷，該摻有氟離子的淺溝槽頂端側(cè)壁同樣被暴露出來，且由于氟離子的影響在后續(xù)形成柵氧化層時，氧化物在摻雜有氟離子的半導(dǎo)體區(qū)域生長速率高于其他區(qū)域，因此對于凹陷區(qū)域處襯底表面的氧化層要厚于其他區(qū)域上生成的柵絕緣層，進(jìn)而抑制了窄溝道效應(yīng)，并穩(wěn)定器件的閾值電壓，提高了半導(dǎo)體器件的性能。
[0049]以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
【權(quán)利要求】
1.一種淺溝槽隔離的制備方法，包括: 提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進(jìn)行刻蝕形成淺溝槽； 沉積氧化物以在所述淺溝槽內(nèi)形成第一填充氧化物，并對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側(cè)壁； 以所述硬掩膜層作為屏蔽，執(zhí)行傾斜氟離子注入，以對暴露的所述頂部側(cè)壁進(jìn)行摻雜； 再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執(zhí)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層表面； 刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側(cè)壁的高度為100-1000埃。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述傾斜角度為5°至45°，所述氟離子注入能量為Ikev至IOOkev,劑量為lE12/cm2至lel5/cm2。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻采用干法刻蝕。
6.一種CMOS的制造方法，包括: 提供襯底，在所述襯底上依次形成襯墊氧化層和硬掩膜層，圖案化所述硬掩膜層并對襯墊氧化層以及襯底進(jìn)行刻蝕形成淺溝槽； 沉積氧化物以在所述淺溝槽內(nèi)形成第一填充氧化物，并對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻，以使刻蝕后的第一填充氧化物厚度小于所述淺溝槽的深度，以暴露部分所述淺溝槽的頂部側(cè)壁； 以所述硬掩膜層作為屏蔽，執(zhí)行傾斜氟離子注入，已對暴露的所述頂部側(cè)壁進(jìn)行摻雜； 再次沉積氧化物，以形成完全填充所述淺溝槽的第二填充氧化物，并執(zhí)行化學(xué)機(jī)械研磨，以暴露所述硬掩膜層表面； 刻蝕去除所述硬掩膜層及襯墊氧化層，以形成淺溝槽隔離結(jié)構(gòu)； 對所述淺溝槽隔離結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底執(zhí)行離子注入，以形成有源區(qū)； 在所述有源區(qū)表面熱氧化形成柵氧化層； 分別制作NMOS及PMOS的柵極、源/漏極。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述襯墊氧化層、氧化物的材料為氧化硅，所述硬掩膜層的材料為氮化硅。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述淺溝槽隔離槽的深度為2000-4000埃，暴露的所述頂部側(cè)壁的高度為100-1000埃。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述傾斜角度為5°至45°，所述氟離子注入能量為Ikev至IOOkev,劑量為lE12/cm2至lel5/cm2。
10.根據(jù)權(quán)利要求6所述的方法，其特征在于，對所述淺溝槽內(nèi)沉積的第一填充氧化物進(jìn)行回刻采用干 法刻蝕。
【文檔編號】H01L21/762GK103456673SQ201210171879
【公開日】2013年12月18日 申請日期:2012年5月29日 優(yōu)先權(quán)日:2012年5月29日
【發(fā)明者】劉金華 申請人:中芯國際集成電路制造(上海)有限公司