半導(dǎo)體盲孔的檢測方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體盲孔的檢測方法,包括提供一包括導(dǎo)電區(qū)的半導(dǎo)體基底;形成多個暴露出導(dǎo)電區(qū)的盲孔;在至少一所述多個盲孔的側(cè)壁上形成一層阻檔層,其中阻檔層的電阻率大于導(dǎo)電區(qū)的電阻率;于各個盲孔的底部形成一層接觸層;及在形成各個接觸層后,利用帶電射線照射多個盲孔。
【專利說明】半導(dǎo)體盲孔的檢測方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種檢測方法,特別是涉及一種半導(dǎo)體盲孔的檢測方法。
【背景技術(shù)】
[0002]隨著芯片和封裝器件的不斷微縮及元件集成度的逐漸提升,封裝技術(shù)從最初的針腳插入式封裝、球柵陣列端子型封裝(Ball Grid Array, BGA)而發(fā)展到最新的三維封裝技術(shù)(3D Package)ο由于三維封裝可以提高互連線的密度、降低封裝尺寸(form factor),因此具有很好的應(yīng)用前景。一般來說,在晶圓級(wafer-level)三維封裝技術(shù)中,是利用穿硅通孔(TSV, Through-Silicon-Via)當(dāng)作芯片間的內(nèi)連接路徑。由于各娃通孔垂直于芯片,所以各芯片能夠?qū)崿F(xiàn)路徑最短和集成度最高的互連.并且能夠減少芯片面積、緩解互連延遲問題、并使邏輯電路的性能大大提高。
[0003]對于前通孔(via first)的硅通孔制作工藝,工藝通常包括盲孔的形成(viaformation)、盲孔的填充(via filling)、晶圓接合(wafer bonding)等等步驟。舉例來說,盲孔會先形成于芯片中,并被填充導(dǎo)電材料,然后再經(jīng)過硅晶圓減薄(拋光)工藝,使盲孔的另一段被暴露出而成為一通孔。此通孔可以在之后的工藝中和另一芯片連接。為了判斷盲孔的深度和良率,一般可以利用光學(xué)顯微鏡或電子束測試設(shè)備的電壓對比模式(electronbeam voltage contrast mode)等檢測設(shè)備來判斷。但是,當(dāng)盲孔的深寬比不斷提高,使其深度超過80微米(μπι)時(shí),光學(xué)顯微鏡就沒有辦法清楚觀察到盲孔底部。且由于各盲孔的底部都會電連接具有導(dǎo)電性的硅材料,因此也無法利用電子束測試設(shè)備的電壓對比模式準(zhǔn)確分辨盲孔的深度和盲孔底部是否有殘?jiān)嬖凇?br>
【發(fā)明內(nèi)容】
[0004]本發(fā)明提供了一種半導(dǎo)體盲孔的檢測方法,以解決現(xiàn)有技術(shù)的檢測缺陷。
[0005]為解決上述問題,本發(fā)明提供了一種半導(dǎo)體盲孔的檢測方法,包括提供一包括導(dǎo)電區(qū)的半導(dǎo)體基底;形成多個暴露出導(dǎo)電區(qū)的盲孔;于各個盲孔的側(cè)壁上形成一層阻檔層,其中阻檔層的電阻率大于導(dǎo)電區(qū)的電阻率;于各個盲孔的底部形成一層接觸層;及在形成各個接觸層后,利用帶電射線照射多個盲孔。
【專利附圖】
【附圖說明】
[0006]圖1是本發(fā)明半導(dǎo)體襯底中具有多個盲孔的上視示意圖。
[0007]圖2是沿著圖1中切線2-2’的半導(dǎo)體襯底剖面示意圖。
[0008]圖3是多個盲孔中填滿有導(dǎo)電物質(zhì)的上視示意圖。
[0009]圖4是沿著圖3中切線3-3’的半導(dǎo)體襯底剖面示意圖。
[0010]圖5是多個盲孔包括有阻檔層和接觸層的剖面示意圖。
[0011]其中,附圖標(biāo)記說明如下:
[0012]I 半導(dǎo)體基底10 盲孔[0013]IOa第一盲孔IOb第二盲孔[0014]IOc第三盲孔IOd第四盲孔[0015]12絕緣層16導(dǎo)電區(qū)[0016]30導(dǎo)電材料31電子束[0017]40a接面40c接面[0018]50阻檔層53接觸層
【具體實(shí)施方式】
[0019]雖然本發(fā)明以優(yōu)選實(shí)施例公開如下,然而其并非用來限定本發(fā)明,任何本領(lǐng)域的技術(shù)人員,在不脫離本發(fā)明的精神和范圍內(nèi),當(dāng)可作些許的更動與潤飾,因此本發(fā)明的保護(hù)范圍以權(quán)利要求書所界定的為標(biāo)準(zhǔn),為了不使本發(fā)明的精神難懂,部分公知結(jié)構(gòu)和工藝步驟的細(xì)節(jié)將不在此揭露。
[0020]同樣地,附圖所表示為優(yōu)選實(shí)施例中的裝置示意圖,但并非用來限定裝置的尺寸,特別是,為使本發(fā)明可更清晰地呈現(xiàn),部分元件的尺寸可能放大呈現(xiàn)在圖中。而且,多個優(yōu)選實(shí)施例中所公開相同的元件將標(biāo)示相同或相似的符號,以使說明更容易且清晰。
[0021]請參照圖1及圖2,其中圖2是沿著圖1中切線2-2’的剖面示意圖。首先,如圖1,在一個半導(dǎo)體基底I內(nèi),例如硅基底或絕緣層上覆硅(silicon-on-1nsulator,SOI)基底形成多個盲孔10。其中,所述盲孔10的形成方式可以利用激光鉆孔(Laser Drilling),等離子體蝕刻或各種濕蝕刻(各向同性或各向異性蝕刻)技術(shù),使得各盲孔10a,10b, 10c, IOd大體上均具有垂直的側(cè)壁,但不限于此。而半導(dǎo)體基底I除了是硅基底外,也可以包括其它具有導(dǎo)電性的半導(dǎo)體材料,例如包括I1-VI族、II1-V族、及IV族元素。在這邊需注意的是,本發(fā)明可以應(yīng)用在硅通孔制作工藝的前通孔(via first)或后通孔(via last)制作工藝。對于前通孔制作工藝來說,半導(dǎo)體基底I上可以具有一層絕緣層12,例如蝕刻停止層或保護(hù)層,用來保護(hù)半導(dǎo)體基底I ;另一方面,對于后通孔(via last)制作工藝,絕緣層12可以是層間介電層(inter layer dielectric, ILD)或金屬層間介電層(inter metaldielectric, I MD),但不限于此。`
[0022]由于各盲孔10a,10b, 10c, IOd的深度較佳會超過80微米(μ m),因此其底部通常會位在半導(dǎo)體基底I內(nèi)的導(dǎo)電區(qū)16內(nèi),使得所述導(dǎo)電區(qū)16被暴露出。其中,所述的導(dǎo)電區(qū)16具有N型或P型的導(dǎo)電型態(tài),其可以占半導(dǎo)體基底I的一部份或全部,較佳來說,導(dǎo)電區(qū)16占半導(dǎo)體基底I的全部。在此情形下,由于盲孔10底部均位在導(dǎo)電區(qū)16內(nèi),所以若導(dǎo)電區(qū)16具有特定電位時(shí),例如O電位,各盲孔10a,10b, 10c, IOd的底部也會具有所述電位。
[0023]仍如圖2所示。由于制作工藝的技術(shù)限制,盲孔10深度會隨著所存在的區(qū)域而改變,也就是說,各盲孔10a,10b, 10c, IOd底部的深度并非完全相同。舉例來說,第一盲孔IOa和第二盲孔IOb具有相同深度;第三盲孔IOc居次;而第四盲孔IOd的深度則是淺于上述所有盲孔 10a, 10b, 10c。
[0024]為了檢測各盲孔10的在半導(dǎo)體基底I內(nèi)的深度,本發(fā)明采用電子束掃瞄的方式,利用電子束(primary beam)轟擊各盲孔10和其鄰近區(qū)域,并檢測各盲孔10產(chǎn)生的二次電子數(shù)量或強(qiáng)度,或檢測各個盲孔10的電位。為了讓各盲孔10所產(chǎn)生的二次電子數(shù)量有明顯的差異,本發(fā)明的特點(diǎn)是在進(jìn)行檢測前,先在各盲孔10內(nèi)填入阻檔層,例如,絕緣層。在下文中,會分別加以描述兩種優(yōu)選實(shí)施例:在盲孔內(nèi)填入阻檔層和導(dǎo)電材料;及盲孔內(nèi)只填入阻檔層。
[0025]第一優(yōu)詵實(shí)施例
[0026]在形成上述各盲孔10a,10b, 10c, IOd之后,接著會在各盲孔10的側(cè)壁形成一層阻檔層50,并且填入導(dǎo)電材料30至各盲孔10內(nèi)。完成后的結(jié)構(gòu)如圖3和圖4所示,其中圖3是多個盲孔中填滿有導(dǎo)電物質(zhì)的上視示意圖;圖4是沿著圖3中切線3-3’的半導(dǎo)體襯底剖面示意圖。較佳來說,導(dǎo)電材料30的電阻率會小于導(dǎo)電區(qū)16的電阻率,其中,導(dǎo)電材料30可以包括鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鉺(Er)、鑰(Mo)、鈷(Co)、鎳(Ni)、鉬(Pt)或其合金,但不限于此。且阻檔層50和導(dǎo)電區(qū)16間不是歐姆接觸。在這邊要注意的是,若沒有進(jìn)行適當(dāng)?shù)奶幚恚藭r(shí)導(dǎo)電材料30和導(dǎo)電區(qū)16間通常是肖特基接觸。為了增加之后檢測時(shí)各盲孔間的對比強(qiáng)度差異,本優(yōu)選實(shí)施例的特點(diǎn)是在填入導(dǎo)電材料30后,再進(jìn)行一工藝,例如熱處理工藝,使得導(dǎo)電材料30和導(dǎo)電區(qū)16間具有歐姆接觸的接面。如圖4所示,在進(jìn)行熱處理工藝21后,導(dǎo)電材料30和導(dǎo)電區(qū)16間的接面40a會具有歐姆接觸性質(zhì)。
[0027]在之后的檢測中,當(dāng)檢測機(jī)臺,例如電子束芯片缺陷檢測機(jī)臺,利用能量小于2千伏特(kV)的電子束31照射填滿有導(dǎo)電材料30的多個盲孔10時(shí),因?yàn)樽铏n層50的電阻率會大于導(dǎo)電區(qū)16的電阻率,所以電子沒有辦法從導(dǎo)電區(qū)16通過絕緣接面40c而進(jìn)入導(dǎo)電材料30,而只有鄰近各盲孔10a,10b, 10c, IOd底部的導(dǎo)電區(qū)16才有可能和導(dǎo)電材料30直接接觸,而具有歐姆接觸性質(zhì)。因此,若各盲孔10a,10b, 10c, IOd在檢測時(shí)填有導(dǎo)電材料30,則可以提高檢測時(shí)的二次電子強(qiáng)度。
[0028]然而,在這樣的情況下,通常會造成二次電子強(qiáng)度太高,使得各盲孔10a, 10b, 10c, IOd的深度仍然沒有辦法精確分辨。因此,本發(fā)明另外提出一個第二優(yōu)選實(shí)施例,用來解決這個缺陷。
[0029]第二優(yōu)詵實(shí)施例
[0030]請參考圖5,圖5是多個盲孔的側(cè)壁包括阻檔層的剖面示意圖。圖5的結(jié)構(gòu)和形成方式大部分類似如圖4的結(jié)構(gòu)和形成方式,也就是說,各盲孔10a,10b, 10c, IOd中同樣有阻檔層50。但是,和第一優(yōu)選實(shí)施例不同的地方是,圖5中的各盲孔10a,10b, 10c, IOd內(nèi)沒有填入導(dǎo)電材料30 (或者是先填入導(dǎo)電材料30,經(jīng)過適當(dāng)?shù)墓に嚭笤俦蝗コ?,且鄰近各盲孔10底部的導(dǎo)電區(qū)16內(nèi)會包括具有歐姆接觸性質(zhì)的接觸層53。舉例來說,形成接觸層53的方式可以包括下列步驟之一:(I)利用外延工藝,在各個盲孔10的底部形成一層外延層;(2)進(jìn)行金屬沉積工藝,在各個盲孔10的底部形成一層金屬層;及(3)進(jìn)行一沉積和擴(kuò)散工藝,在各個盲孔10的底部形成一層金屬硅化物層。換句話說,接觸層53可以包括外延層,金屬層或金屬硅化物層,但不限定于此。
[0031]因此在這樣的情況下,類似第一優(yōu)選實(shí)施例,當(dāng)檢測機(jī)臺,例如電子束芯片缺陷檢測機(jī)臺,利用能量小于2千伏特(kV)的電子束31照射具有阻檔層50和接觸層53的多個盲孔10時(shí),由于第一盲孔IOa和第二盲孔IOb最深,所以從盲孔10a, IOb底部產(chǎn)生的二次電子最不容易被盲口 10上方的檢測裝置接收,所以具有最弱的二次電子信號強(qiáng)度;而第三盲孔IOc的深度次于第一盲孔IOa和第二盲孔10b,所以第三盲孔IOc的二次電子信號強(qiáng)度會高于第一盲孔IOa和第二盲孔IOb的二次電子信號強(qiáng)度;第四盲孔IOd最淺,所以其底部產(chǎn)生的二次電子最容易被盲口 10上方的檢測裝置接收,因此具有最弱的二次電子信號強(qiáng)度(可以從圖5中看出各盲孔產(chǎn)生的二次電子數(shù)目略有不同)。
[0032]比較現(xiàn)行的技術(shù),由于現(xiàn)行的檢測技術(shù)不會在導(dǎo)電材料30和導(dǎo)電區(qū)16間形成具有歐姆接觸性質(zhì)的接觸層53,也不會在各盲孔10a,10b, 10c, IOd的側(cè)壁形成一層阻檔層
50。所以造成各盲孔10會產(chǎn)生相近強(qiáng)度或數(shù)量的二次電子,使得檢測機(jī)臺無法明確分辨正常盲孔10a,IOb和異常盲孔10c,IOd0相對照下,本發(fā)明的檢測技術(shù)可以明確且輕易的分辨出正常盲孔10a,IOb和異常盲孔10c,IOd間的差別。此外,本發(fā)明的檢測技術(shù)或許也可以用來辨別異常盲孔10c,IOd內(nèi)高電阻層20的殘留程度。
[0033]上述的各個盲孔10的俯視外形除了是圓孔外,在其它優(yōu)選實(shí)施例中,其也可以是橢圓或條狀。此外,上述的檢測方法是采用被動(passive)電壓對比模式(半導(dǎo)體基底I接地)。但是,根據(jù)其它優(yōu)選實(shí)施例,檢測方法也可以采用有源(active)電壓對比模式的檢測方法,也就是說,半導(dǎo)體基底I會被施加電壓,使得導(dǎo)電區(qū)16具有正電位或負(fù)電位。更進(jìn)一步來說,上述的檢測機(jī)臺不限定是電子束芯片缺陷檢測機(jī)臺,也可以被替代成聚焦離子束(focused ion beam, FIB)芯片缺陷檢測機(jī)臺。也就是說,在檢測時(shí)不一定要利用電子束轟擊半導(dǎo)體基底1,電子束也可以被替代成正電荷束,例如鎵離子束或其它離子束,但不限于此。因此在不違背本發(fā)明的精神下,也可以利用聚焦離子束芯片缺陷檢測機(jī)臺檢測盲孔中的缺陷。
[0034]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已,并不用于限制本發(fā)明,對于本領(lǐng)域的技術(shù)人員來說,本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi),所作的任何修改、等同替換、改進(jìn)等,均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體盲孔的檢測方法,其特征在于,包括:提供一包括導(dǎo)電區(qū)的半導(dǎo)體基底;形成多個暴露出所述導(dǎo)電區(qū)的盲孔;于至少一所述多個盲孔的側(cè)壁上形成一層阻檔層,其特征在于所述阻檔層的電阻率大于所述導(dǎo)電區(qū)的電阻率;于所述各個盲孔的底部形成一層接觸層;及在形成所述各個接觸層后,利用帶電射線照射所述多個盲孔。
2.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述接觸層的形成方式包括下列步驟之一:利用一外延工藝,在各個盲孔的底部形成一層外延層;進(jìn)行一金屬沉積工藝,在各個盲孔的底部形成一層金屬層;及進(jìn)行一沉積及擴(kuò)散工藝,在各個盲孔的底部形成一層金屬娃化物層
3.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述阻檔層是一絕緣層。
4.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述阻檔層和所述半導(dǎo)體基底間不是歐姆接觸。
5.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述接觸層具有歐姆接觸。
6.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,在利用所述帶電射線照射填滿有所述多個盲孔后,還包括下列步驟之一:檢測所述各個盲孔產(chǎn)生的二次電子強(qiáng)度;及檢測所述各個盲孔的電位。
7.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述各個盲孔具有不同深度。
8.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述多個盲孔的深度均大于80微米。
9.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測方法,其特征在于,所述帶電射線包含電子束或離子束。
【文檔編號】H01L21/768GK103456655SQ201210174235
【公開日】2013年12月18日 申請日期:2012年5月30日 優(yōu)先權(quán)日:2012年5月30日
【發(fā)明者】陳逸男, 徐文吉, 葉紹文, 劉獻(xiàn)文 申請人:南亞科技股份有限公司