半導(dǎo)體結(jié)構(gòu)及其制作工藝的制作方法
【專利摘要】本發(fā)明公開一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，該半導(dǎo)體結(jié)構(gòu)包含有一堆疊的金屬氧化層位于一基底上，其中堆疊的金屬氧化層由上至下包含一第一金屬氧化層、一第二金屬氧化層以及一第三金屬氧化層，且第二金屬氧化層的帶隙（energy?bandgap）小于第一金屬氧化層以及第三金屬氧化層的帶隙；或者，包含有一金屬氧化層位于一基底上，其中金屬氧化層的帶隙沿著垂直基底表面的方向改變。此外，本發(fā)明也提供一種半導(dǎo)體制作工藝用以形成上述結(jié)構(gòu)。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制作工藝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，且特別是涉及一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一金屬氧化層，具有一帶隙沿著垂直基底表面的方向改變。
【背景技術(shù)】
[0002]在現(xiàn)有半導(dǎo)體產(chǎn)業(yè)中，多晶硅廣泛地應(yīng)用于半導(dǎo)體元件如金氧半導(dǎo)體(metal-oxide-semiconductor, M0S)晶體管中，作為標(biāo)準(zhǔn)的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮,傳統(tǒng)多晶娃柵極因硼穿透(boron penetration)效應(yīng)導(dǎo)致元件效能降低，及其難以避免的空乏效應(yīng)(depletion effect)等問題,使得等效的柵極介電層厚度增加、柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動能力的衰退等困境。因此，半導(dǎo)體業(yè)界更嘗試以新的柵極填充材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶娃柵極，用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。一般而言，高介電常數(shù)(High-K)柵極介電層由單一材料形成，而具有單一的介電常數(shù)；意即，單一的帶隙(能隙)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一金屬氧化層，而此金屬氧化層的帶隙沿著垂直基底表面的方向改變，且此金屬氧化層的帶隙的分布可由制作工藝的通入成分調(diào)整。
[0004]為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包含有一堆疊的金屬氧化層位于一基底上，其中堆疊的金屬氧化層由上至下包含一第一金屬氧化層、一第二金屬氧化層以及一第三金屬氧化層，且第二金屬氧化層的帶隙小于第一金屬氧化層以及第三金屬氧化層的帶隙。
[0005]本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包含有一金屬氧化層位于一基底上，其中金屬氧化層的帶隙沿著垂直基底表面的方向改變。
[0006]本發(fā)明提供一種半導(dǎo)體制作工藝，包含有下述步驟。進(jìn)行一原子層沉積(AtomicLayer Deposition, ALD)制作工藝,依序通入不同前驅(qū)物形成一第一金屬氧化層、一第二金
屬氧化層以及一第三金屬氧化層于一基底上，以形成一堆疊的金屬氧化層，其中第二金屬氧化層的帶隙小于第一金屬氧化層以及第三金屬氧化層的帶隙。
[0007]本發(fā)明提供一種半導(dǎo)體制作工藝，包含有下述步驟。進(jìn)行一原子層沉積(AtomicLayer Deposition, ALD)制作工藝，同時通入兩種以上的前驅(qū)物形成一金屬氧化層位于一基底上，其中金屬氧化層的帶隙沿著垂直基底表面的方向改變。
[0008]基于上述，本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一金屬氧化層，而此金屬氧化層的帶隙沿著垂直基底表面的方向改變。更進(jìn)一步而言，此金屬氧化層可為一堆疊的金屬氧化層，由進(jìn)行一依序通入不同前驅(qū)物的原子層沉積(Atomic LayerDeposition, ALD)制作工藝所形成,其由上而下包含一第一金屬氧化層、一第二金屬氧化
層以及一第三金屬氧化層，其中第二金屬氧化層的帶隙小于第一金屬氧化層以及第三金屬氧化層的帶隙；或者，此金屬氧化層可由進(jìn)行一同時通入兩種以上的前驅(qū)物的原子層沉積
(AtomicLayer Deposition, ALD)制作工藝所形成，以使此金屬氧化層的帶隙沿著垂直基底表面的方向改變。如此一來，此金屬氧化層可增加其所形成的元件的可靠度，并防止漏電。
【專利附圖】

【附圖說明】
[0009]圖1-圖6為本發(fā)明一第一實施例的半導(dǎo)體制作工藝的剖面不意圖；
[0010]圖7-圖10為本發(fā)明一第二實施例的半導(dǎo)體制作工藝的剖面示意圖；
[0011]圖1lA及圖1lB分別為本發(fā)明第一實施例及第二實施例的金屬氧化層的介電常數(shù)對于距基底的距離的曲線圖。
[0012]主要元件符號說明
[0013]10:絕緣結(jié)構(gòu)
[0014]110、210:基底
[0015]120:緩沖層
[0016]120’、220:圖案化的緩沖層
[0017]130:堆疊的金屬氧化層
[0018]130’:圖案化的堆疊的金屬氧化層
[0019]132:第一金屬氧化層
[0020]134:第二金屬氧化層
[0021]136:第三金屬氧化層
[0022]140、240:阻障層
[0023]140’:圖案化的阻障層
[0024]150、250:圖案化的犧牲電極層
[0025]I⑶、26O:間隙壁
[0026]170、270:源 / 漏極區(qū)
[0027]180、280:層間介電層
[0028]192,292:功函數(shù)金屬層
[0029]194、294:低電阻率材料
[0030]230:金屬氧化層
[0031]C:中心線
[0032]d:方向
[0033]G、g:柵極結(jié)構(gòu)
[0034]M:金屬柵極
[0035]R、r:凹槽
[0036]S 1、S2:表面
[0037]X、Y、Y2:距離
[0038]X1、X2-X1、X3-X2、Yl:厚度
【具體實施方式】[0039]本發(fā)明所提供的半導(dǎo)體制作工藝，可適用于前柵極(Gate-First)制作工藝、前置高介電常數(shù)后柵極(Gate-Last for High-K First)制作工藝、后置高介電常數(shù)后柵極(Gate-Last for High-K Last)制作工藝等，以下將提出兩個實施例,其中第一實施例用于前置高介電常數(shù)后柵極(Gate-Last for High-K First)制作工藝,而第二實施例用于后置高介電常數(shù)后柵極(Gate-Last for High-K Last)制作工藝，但此兩個實施例僅為本發(fā)明的兩個實施態(tài)樣，亦即第一實施例也可應(yīng)用于后置高介電常數(shù)后柵極(Gate-Last forHigh-K Last)制作工藝或者第二實施例也可應(yīng)用于前置高介電常數(shù)后柵極(Gate-Lastfor High-K First)制作工藝等,或搭配選用于其他半導(dǎo)體制作工藝。再者，以下實施例以平面MOS晶體管為例,但本發(fā)明也可應(yīng)用于鰭狀場效晶體管(Fin-shaped field effecttransistor, FinFET)等其他三柵極場效晶體管(tr1-gate M0SFET)。
[0040]圖1-圖6繪示本發(fā)明一第一實施例的半導(dǎo)體制作工藝的剖面示意圖。如圖1所示，首先，提供一基底110。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆娃基底(graphene-on-silicon)或一娃覆絕緣(silicon-on-1nsulator, SOI)基底等半導(dǎo)體基底。接著，可在基底110中形成一絕緣結(jié)構(gòu)10，以電性絕緣各晶體管。絕緣結(jié)構(gòu)10例如為一淺溝隔離(shallow trenchisolation, STI)結(jié)構(gòu)，其例如以淺溝隔離制作工藝形成，詳細(xì)形成方法為本領(lǐng)域所熟知故不再贅述，但本發(fā)明不以此為限。接續(xù)，選擇性地形成一緩沖層120覆蓋基底110。緩沖層可為一氧化層，其例如以熱氧化制作工藝或化學(xué)氧化制作工藝形成，但本發(fā)明不以此為限。
[0041]如圖2所示，形成一堆疊的金屬氧化層130于緩沖層120上。然后，選擇性地形成一阻障層140于堆疊的金屬氧化層130上。在本實例中，以一原子層沉積(Atomic LayerDeposition, ALD)制作工藝形成堆疊的金屬氧化層130。更進(jìn)一步而言,堆疊的金屬氧化層130可包含一第一金屬氧化層132、一第二金屬氧化層134以及一第三金屬氧化層136于基底110上，而此第一金屬氧化層132、一第二金屬氧化層134以及第三金屬氧化層136是在進(jìn)行原子層沉積(Atomic Layer Deposition, ALD)制作工藝期間，依序且分別通入不同前驅(qū)物所形成，其中第二金屬氧化層134的帶隙(energy bandgap)小于第一金屬氧化層132以及第三金屬氧化層136的帶隙。在一實施例中，可先通入四氯化鉿(HfCl4)及水(H2O)的前驅(qū)物形成一氧化鉿層，再通入四氯化鋯(ZrC14)及水(H20)的前驅(qū)物形成一氧化鋯層，而后通入四氯化鉿(HfCl4)及水(H2O)的前驅(qū)物形成一氧化鉿層，以此形成堆疊的金屬氧化層130，但本發(fā)明不以此為限。如此一來，由于加入第二金屬氧化層134于第一金屬氧化層132以及第三金屬氧化層136之間，且第二金屬氧化層134的帶隙小于第一金屬氧化層132以及第三金屬氧化層136的帶隙，因此本發(fā)明可有效增加其后續(xù)所形成的晶體管等半導(dǎo)體元件的可靠度，例如介電材隨時間崩潰的可靠度(TDDB, Time Dependent DielectricBreakdown),以及降低等效氧化層密度(equivalent oxide thickness, EOT)。再者，本發(fā)明特別將所加入的第二金屬氧化層134設(shè)計位于第一金屬氧化層132以及第三金屬氧化層136之間，使具有較小的帶隙的第二金屬氧化層134不會接觸基底110、緩沖層120或阻障層140，因此可避免帶隙較小的材質(zhì)接觸基底110或緩沖層120，或者接觸位于堆疊的金屬氧化層130的上方的阻障層140等金屬材料時，所導(dǎo)致漏電的問題。
[0042]更進(jìn)一步而言，第一金屬氧化層132以及第三金屬氧化層136具有相同厚度，以避免第二金屬氧化層134太接近基底110、緩沖層120或阻障層140，而導(dǎo)致漏電。具體而言，當(dāng)本發(fā)明的堆疊的金屬氧化層130如為形成一 NMOS晶體管的柵極介電層，則較佳將第一金屬氧化層132的厚度設(shè)計為小于第三金屬氧化層136的厚度，使第二金屬氧化層134遠(yuǎn)離基底110，防止因第二金屬氧化層134具有較大的介電常數(shù)而具有較小的帶隙，而將電子捕陷于其中，又太接近基底110，導(dǎo)致漏電至基底110。相對地，當(dāng)本發(fā)明的堆疊的金屬氧化層130如為形成一 PMOS晶體管的柵極介電層，則較佳將第一金屬氧化層132的厚度設(shè)計為大于第三金屬氧化層136的厚度，使第二金屬氧化層134遠(yuǎn)離其上的阻障層140等金屬材料，而防止因第二金屬氧化層134具有較大的介電常數(shù)而具有較小的帶隙，而將空穴捕捉于其中，又太接近阻障層140等金屬材料，導(dǎo)致漏電至阻障層140等金屬材料。換言之，對于一CMOS晶體管而言，位于NMOS晶體管中的第二金屬氧化層134較佳為較位于PMOS晶體管中的第二金屬氧化層134遠(yuǎn)離基底110。意即，位于NMOS晶體管中的第三金屬氧化層136的厚度較佳為大于位于PMOS晶體管中的第三金屬氧化層136的厚度。
[0043]在本實例中，第一金屬氧化層132以及第三金屬氧化層136由同一材料所組成，但本發(fā)明不以此為限。舉例而言，第二金屬氧化層134可為一氧化鋯層，而第一金屬氧化層132以及第三金屬氧化層136為一 氧化鉿層，但本發(fā)明不以此為限。當(dāng)然，第一金屬氧化層132、第二金屬氧化層134以及第三金屬氧化層136可選自氧化鉿(hafnium oxide,HfO2)、娃酸鉿氧化合物(hafnium silicon oxide, HfSiO4)、娃酸鉿氮氧化合物(hafniumsilicon oxynitride, HfSi ON) > 氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanumoxide, La2O3)、氧化組(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide, Y2O3)、氧化錯(zirconium oxide, ZrO2)、欽酸銀(strontium titanate oxide, SrTiO3)、娃酸錯氧化合物(zirconium silicon oxide, ZrSiO4)、,告酸給(hafnium zirconium oxide, HfZrO4)、,思秘組氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯欽酸鉛(lead zirconatetitanate, PbZrxTi1-O3, PZT)與欽酸鋇銀(barium strontium titanate, BaxSr1-TiO3, BST)所組成的群組。例如，氧化鑭(lanthanum oxide, La2O3)或氧化鈦(titanium oxide, TiO2)的介電常數(shù)大于氧化鉿的介電常數(shù)，因而氧化鑭(lanthanum oxide, La2O3)或氧化鈦(titanium oxide, TiO2)的帶隙小于氧化鉿的帶隙，因此于其他實施例中也可選用此二者取代氧化鋯等。阻障層140可為鈦、氮化鈦、鉭、氮化鉭組成，以避免金屬原子擴(kuò)散。
[0044]更進(jìn)一步而言，第一金屬氧化層132、第二金屬氧化層134以及第三金屬氧化層136所選的材料層，在經(jīng)過熱退火制作工藝后的帶隙值會改變，而各材料層的改變程度不盡相同，視該材料層的材料特性而定。例如，氧化鋯層及氧化鉿層在經(jīng)過熱退火制作工藝后的帶隙值會改變，尤其是氧化鋯層在熱退火制作工藝后的帶隙值的變化幅度會大于氧化鉿層在熱退火制作工藝后的帶隙值。因此，可通過調(diào)整熱退火制作工藝的制作工藝參數(shù)以調(diào)變第一金屬氧化層132、第二金屬氧化層134以及第三金屬氧化層136的帶隙值，而本發(fā)明所述的帶隙值則為經(jīng)由熱退火制作工藝后的調(diào)變后的帶隙值。
[0045]接著，如圖3所示，形成一犧牲電極層(未繪示)于阻障層140上。依序圖案化犧牲電極層(未繪示)、阻障層140、堆疊的金屬氧化層130以及緩沖層120，以形成一圖案化的緩沖層120’、一圖案化的堆疊的金屬氧化層130’、一圖案化的阻障層140’以及一圖案化的犧牲電極層150,而形成一柵極結(jié)構(gòu)G。
[0046]如圖4所示，形成一間隙壁160于柵極結(jié)構(gòu)G側(cè)邊的基底110上，以進(jìn)行一離子注入制作工藝，自動對準(zhǔn)地形成一源/漏極區(qū)170。當(dāng)然，在形成間隙壁160之前，可先選擇性地形成一間隙壁(未繪示)于柵極結(jié)構(gòu)G側(cè)邊的基底110上，以進(jìn)行一輕摻雜離子注入制作工藝，自動對準(zhǔn)地形成一輕摻雜源/漏極區(qū)(未繪示)。接著，形成一層間介電層(未繪示)覆蓋柵極結(jié)構(gòu)G、間隙壁160及基底110，并將層間介電層(未繪示)平坦化而形成一層間介電層180。間隙壁160例如是以氮化硅或氧化硅等材質(zhì)所組成的單層或多層復(fù)合結(jié)構(gòu)。層間介電層180可包含為氧化物組成，但本發(fā)明不以此為限。
[0047]隨后，例如以蝕刻制作工藝移除圖案化的犧牲電極層150。
[0048]如圖5所示，暴露出圖案化的阻障層140’，形成一凹槽R。然后，如圖6所示，依序形成一功函數(shù)金屬層(未繪示)以及一低電阻率材料(未繪示)覆蓋凹槽R以及層間介電層180，再將功函數(shù)金屬層(未繪示)以及一低電阻率材料(未繪示)圖案化而形成一功函數(shù)金屬層192以及一低電阻率材料194于凹槽R中，如此完成金屬柵極M的制作。功函數(shù)金屬層192，為一滿足晶體管所需功函數(shù)要求的金屬，其可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)，例如氮化鈦(titanium nitride, TiN)、碳化欽(titanium carbide, TiC)、氮化組(tantalum nitride,TaN)、碳化組(tantalum carbide, TaC)、碳化鶴(tungsten carbide, WC)、招化欽(titaniumaluminide, TiAl)或氮化招欽(aluminum titanium nitride, TiAlN)等。低電阻率材料 194可為招、鶴、鈦招合金(TiAl)或鈷鶴磷化物(cobalt tungsten phosphide,CoffP)等低電阻材料所構(gòu)成。此外，功函數(shù)金屬層192與低電阻率材料194之間可另選擇性形成一阻障層。
[0049]本實施例搭配一前置高介電常數(shù)后柵極(Gate-Last for High-K First)制作工藝，因此本實施例的圖案化的緩沖層120’、圖案化的堆疊的金屬氧化層130’以及圖案化的阻障層140’具有一「一字形」的剖面結(jié)構(gòu)，而功函數(shù)金屬層192則具有一「U字形」的剖面結(jié)構(gòu)。
[0050]再者，本實施例的堆疊的金屬氧化層130由不同材質(zhì)的第一金屬氧化層132、第二金屬氧化層134以及第三金屬氧化層136所組成，因此堆疊的金屬氧化層130的帶隙對于距基底110的距離X的曲線為一不連續(xù)曲線。如圖1lA所示，其繪示堆疊的金屬氧化層130的介電常數(shù)對于距基底的距離的曲線圖。然而，介電常數(shù)與帶隙呈一相對關(guān)系，即介電常數(shù)越大則帶隙越小。此時第一金屬氧化層132的厚度為XI，第二金屬氧化層134的厚度為X2-X1，而第三金屬氧化層136的厚度為X3-X2。在第一金屬氧化層132與第二金屬氧化層134的交界處(XI處)以及第二金屬氧化層134與第三金屬氧化層136的交界處(X2處)皆會有介電常數(shù)值斷層(意即帶隙值的斷層)，而形成一堆疊的金屬氧化層130的帶隙對于距基底110的距離X的一不連續(xù)曲線。
[0051]然而，此不連續(xù)曲線會因為帶隙在各金屬氧化層(132，134，136)的交界處驟變，而在第二金屬氧化層134產(chǎn)生量子阱，補(bǔ)陷電子或空穴，因此以下再提出具有金屬氧化層的帶隙對于距基底的距離為一連續(xù)曲線的金屬氧化層230。
[0052]圖7-圖10繪示本發(fā)明一第二實施例的半導(dǎo)體制作工藝的剖面示意圖。如圖7所示，在一基底210中形成一絕緣結(jié)構(gòu)10,以電性絕緣各晶體管。依序形成一緩沖層(未繪示)以及一犧牲電極層(未繪示)于基底210上，并圖案化犧牲電極層(未繪示)以及緩沖層(未繪示)，形成一圖案化的緩沖層220以及一圖案化的犧牲電極層250，而形成一柵極結(jié)構(gòu)g。然后，形成一間隙壁260于柵極結(jié)構(gòu)g側(cè)邊的基底110上。如圖8所示，進(jìn)行一離子注入制作工藝，自動對準(zhǔn)地形成一源/漏極區(qū)270。形成一層間介電層(未繪示)覆蓋柵極結(jié)構(gòu)g、間隙壁260及基底210，并將層間介電層(未繪示)平坦化而形成一層間介電層280。移除圖案化的犧牲電極層250，暴露圖案化的緩沖層220，形成凹槽r。可選擇性地移除圖案化的緩沖層220并重新形成一新的緩沖層。
[0053]如圖9所示，形成一金屬氧化層230覆蓋凹槽r以及層間介電層280。然后，選擇性形成一阻障層240覆蓋金屬氧化層230。本實例中，是以一原子層沉積(AtomicLayer Deposition, ALD)制作工藝形成金屬氧化層230,其方法可為同時通入兩種以上的前驅(qū)物，以形成金屬氧化層230，而此金屬氧化層230的帶隙是沿著垂直基底210表面S2的方向d改變。舉例而言，金屬氧化層230可包含由HfxZryO2組成，而其中的Hf、Zr、或O的相對比例是隨著進(jìn)行原子層沉積(Atomic Layer Deposition, ALD)制作工藝期間所通入的各前驅(qū)物的比例而定。在一實施例中，可同時通入四氯化鉿(HfCl4)、四氯化鋯(ZrC14)及水(H2O)的前驅(qū)物，通過通入四氯化鉿(HfCl4)及四氯化鋯(ZrC14)的比例，形成所需的氧化錯鉿(HfxZryO2)層。當(dāng)然，金屬氧化層230可選自氧化鉿(hafnium oxide,HfO2)、娃酸鉿氧化合物(hafnium silicon oxide, HfSiO4)、娃酸鉿氮氧化合物(hafniumsilicon oxynitride, HfSi ON) > 氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanumoxide, La2O3)、氧化組(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide, Y2O3)、氧化錯(zirconium oxide, ZrO2)、欽酸銀(strontium titanate oxide, SrTiO3)、娃酸錯氧化合物(zirconium silicon oxide, ZrSiO4)、,告酸給(hafnium zirconium oxide, HfZrO4)、,思秘組氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯欽酸鉛(lead zirconatetitanate, PbZrxTi1-O3, PZT)與欽酸鋇銀(barium strontium titanate, BaxSr1-TiO3, BST)摻雜其他雜質(zhì)或金屬所組成的群組，其各成分的分布是沿著垂直基底210表面S2的方向d改變。例如，金屬氧化層230可包含由HfxLayO2或者HfxTiyO2組成等。阻障層240可為鈦、氮化鈦、鉭、氮化鉭組成，以避免金屬原子擴(kuò)散，但本發(fā)明不以此為限。
[0054]如此一來，本實施例不僅有前述第一實施例的優(yōu)點(diǎn):有效增加后續(xù)所形成的晶體管等半導(dǎo)體元件的可靠度，例如介電材隨時間崩潰的可靠度(TDDB，Time DependentDielectric Breakdown),降低等效氧化層密度(equivalent oxide thickness, EOT),以及防止漏電，且由于其金屬氧化層230中的成分可通過調(diào)整所通入的各前驅(qū)物的量而做平緩的改變，使金屬氧化層230中的帶隙的大小值相對于距基底210的距離的關(guān)系為一連續(xù)曲線，而可進(jìn)一步避免因帶隙的驟變，產(chǎn)生量子阱而補(bǔ)陷電子或空穴的問題，因此較第一實施例更能改善漏電。
[0055]更進(jìn)一步而言，金屬氧化層230的帶隙的相對最小值不在金屬氧化層230的兩端，以避免金屬氧化層230與基底210、圖案化的緩沖層220或阻障層240的接觸位置補(bǔ)陷電荷，而產(chǎn)生漏電。具體而言，可將金屬氧化層230的帶隙的相對最小值位于金屬氧化層230的一中心線C，其中此中心線C平行金屬氧化層230下方的材料層(例如基底210、間隙壁260以及層間介電層280)的表面S2，以使金屬氧化層230的帶隙的相對最小值盡可能遠(yuǎn)離基底210、圖案化的緩沖層220及阻障層240。另外，當(dāng)本發(fā)明的金屬氧化層230為形成一NMOS晶體管的柵極介電層，則較佳將金屬氧化層230的帶隙的相對最小值設(shè)計為較金屬氧化層230的中心線C更遠(yuǎn)離基底210，防止因金屬氧化層230中較大的帶隙部分接觸或接近基底210，造成局部較小的帶隙區(qū)域捕捉電子，導(dǎo)致漏電至基底210。相對地，當(dāng)本發(fā)明的金屬氧化層230為形成一 PMOS晶體管的柵極介電層，則較佳將金屬氧化層230的帶隙的相對最小值設(shè)計為較金屬氧化層230的中心線C更接近基底210，使金屬氧化層230遠(yuǎn)離其上的阻障層240等金屬材料，而防止因金屬氧化層230中較大的帶隙部分接觸或接近阻障層240等金屬材料，造成局部較小的帶隙區(qū)域捕捉空穴，導(dǎo)致漏電至阻障層240等金屬材料。
[0056]如圖10所示，依序形成一功函數(shù)金屬層292以及一低電阻率材料294覆蓋凹槽r以及層間介電層280，再將功函數(shù)金屬層292以及低電阻率材料294圖案化而形成金屬柵極(未繪示)。此外，功函數(shù)金屬層292與低電阻率材料294之間可另選擇性形成一阻障層。
[0057]本實施例是搭配一前置緩沖層后置高介電常數(shù)后柵極(Gate-Last for High-KLast, Buffer Layer First)制作工藝，因此本實施例的圖案化的緩沖層220具有一「一字形」的剖面結(jié)構(gòu)，而金屬氧化層230、阻障層240以及功函數(shù)金屬層292則具有一「U字形」的剖面結(jié)構(gòu)。此外，本實施例的金屬氧化層230的介電常數(shù)對于距基底210的距離Y為一連續(xù)曲線。如圖1lB所示，其繪示堆疊的金屬氧化層230的介電常數(shù)對于距基底的距離的曲線圖。然，介電常數(shù)與帶隙呈一相對關(guān)系，即介電常數(shù)越大則帶隙越小。此時，金屬氧化層230的厚度為Yl，金屬氧化層230內(nèi)部在距基底210的距離為Y2的位置具有最大的介電常數(shù)值，意即最小的帶隙值。
[0058]承上，雖然第一實施例采用前置高介電常數(shù)后柵極(Gate-Last for High-KFirst)制作工藝，并搭配三層金屬氧化層的結(jié)構(gòu)但其也可以搭配第二實施例的漸層金屬氧化層；雖然第二實施例采用后置高介電常數(shù)后柵極(Gate-Last for High-K Last)制作工藝，并搭配漸層金屬氧化層的結(jié)構(gòu)但其也可以搭配第一實施例的三層金屬氧化層的結(jié)構(gòu)。
[0059]綜上所述，本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其形成一金屬氧化層，而此金屬氧化層的帶隙沿著垂直基底表面的方向改變。更進(jìn)一步而言，此金屬氧化層可為一堆疊的金屬氧化層，由進(jìn)行一依序通入不同前驅(qū)物的原子層沉積(Atomic LayerDeposition, ALD)制作工藝所形成,其由上而下包含一第一金屬氧化層、一第二金屬氧化層以及一第三金屬氧化層，其中第二金屬氧化層的帶隙小于第一金屬氧化層以及第三金屬氧化層的帶隙；或者，此金屬氧化層可為進(jìn)行一同時通入兩種以上的前驅(qū)物的原子層沉積(Atomic Layer Deposition, ALD)制作工藝所形成，使此金屬氧化層的帶隙沿著垂直基底表面的方向改變。如此一來，本發(fā)明所形成的金屬氧化層可增加其所形成的元件的可靠度、降低等效氧化層密度(equivalent oxide thickness, EOT)并防止漏電。
[0060]詳細(xì)而言，如為一堆疊的金屬氧化層，其第一氧化層的厚度可設(shè)計為等于第三氧化層的厚度，使二者所夾的第二氧化層位于堆疊的金屬氧化層的中間，避免第二氧化層太接近于基底或阻障層等。另外，如為形成一 NMOS晶體管的柵極介電層，可將第一氧化層的厚度設(shè)計為小于第三氧化層的厚度，以使第二氧化層偏離基底而防止向下漏電至基底。或者，如為形成一 PMOS晶體管的柵極介電層，可將第一氧化層的厚度設(shè)計為大于第三氧化層的厚度，以使第二氧化層偏離阻障層而防止向上漏電至阻障層。
[0061]如為一具有漸變的帶隙的金屬氧化層，是不將金屬氧化層的帶隙的相對最小值設(shè)計于金屬氧化層的兩端，以避免漏電至金屬氧化層兩端的結(jié)構(gòu)。較佳而言，可將金屬氧化層的帶隙的相對最小值設(shè)于金屬氧化層的中心線。再者，如為形成一 NMOS晶體管的柵極介電層，可將金屬氧化層的帶隙的相對最小值設(shè)計為較金屬氧化層的中心線遠(yuǎn)離基底，以防止向下漏電至基底?；蛘?，如為形成一 PMOS晶體管的柵極介電層，可將金屬氧化層的帶隙的相對最小值設(shè)計為較金屬氧化層的中心線接近基底，以防止向上漏電至阻障層。
[0062]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修 飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)，包含有: 堆疊的金屬氧化層位于一基底上，其中該堆疊的金屬氧化層由上至下包含第一金屬氧化層、第二金屬氧化層以及第三金屬氧化層，且該第二金屬氧化層的帶隙(energybandgap)小于該第一金屬氧化層以及該第三金屬氧化層的帶隙。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一金屬氧化層以及該第三金屬氧化層包含相同材料。
3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一金屬氧化層以及該第三金屬氧化層為一氧化鉿層，而該第二金屬氧化層為氧化鋯層。
4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一金屬氧化層以及該第三金屬氧化層具有相同厚度。
5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包含阻障層，位于該第一金屬氧化層上。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一金屬氧化層的厚度小于該第三金屬氧化層的厚度，適于形成一 NMOS晶體管的柵極介電層。
7.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一金屬氧化層的厚度大于該第三金屬氧化層的厚度，適于形成一 PMOS晶體管的柵極介電層。
8.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包含緩沖層，位于該第三金屬氧化層以及該基底之間。
9.一種半導(dǎo)體結(jié)構(gòu)，包含有: 金屬氧化層位于一基底上，其中該金屬氧化層的帶隙沿著垂直該基底表面的方向改變。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層包含HfxZry02。
11.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層的帶隙不為一定值，該帶隙的大小相對于距該基底的距離的關(guān)系為一連續(xù)曲線。
12.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層的帶隙對于距該基底的距離的曲線為一不連續(xù)曲線。
13.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層的帶隙的相對最小值不在該金屬氧化層的兩端。
14.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層的帶隙的相對最小值位于該金屬氧化層的一中心線，其平行該基底的表面。
15.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層的帶隙的相對最小值較該金屬氧化層的一中心線遠(yuǎn)離該基底，以適于形成一 NMOS晶體管的柵極介電層，其中該金屬氧化層的中心線平行該基底的表面。
16.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層的帶隙的相對最小值較該金屬氧化層的一中心線接近該基底，以適于形成一 PMOS晶體管的柵極介電層，其中該金屬氧化層的中心線平行該基底的表面。
17.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，還包含阻障層，位于該金屬氧化層上。
18.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，還包含緩沖層，位于該金屬氧化層以及該基底之間。
19.一種半導(dǎo)體制作工藝，包含有:進(jìn)行一原子層沉積(Atomic Layer Deposition, ALD)制作工藝,依序通入不同前驅(qū)物形成一第一金屬氧化層、一第二金屬氧化層以及一第三金屬氧化層于一基底上，以形成一堆疊的金屬氧化層，其中該第二金屬氧化層的帶隙小于該第一金屬氧化層以及該第三金屬氧化層的帶隙。
20.如權(quán)利要求19所述的半導(dǎo)體制作工藝，其中該第一金屬氧化層以及該第三金屬氧化層由同一材料組成。
21.如權(quán)利要求19所述的半導(dǎo)體制作工藝，其中該第一金屬氧化層以及該第三金屬氧化層為二氧化鉿層，而該第二金屬氧化層為二氧化鋯層。
22.如權(quán)利要求19所述的半導(dǎo)體制作工藝，其中該第一金屬氧化層以及該第三金屬氧化層具有相同厚度。
23.如權(quán)利要求19所述的半導(dǎo)體制作工藝，其中該第一金屬氧化層的厚度小于該第三金屬氧化層的厚度，適于形成一 NMOS晶體管的柵極介電層。
24.如權(quán)利要求19所述的半導(dǎo)體制作工藝，其中該第一金屬氧化層的厚度大于該第三金屬氧化層的厚度， 適于形成一 PMOS晶體管的柵極介電層。
25.—種半導(dǎo)體制作工藝，包含有: 進(jìn)行一原子層沉積(Atomic Layer Deposition, ALD)制作工藝，同時通入兩種以上的前驅(qū)物形成一金屬氧化層位于一基底上，其中該金屬氧化層的帶隙沿著垂直該基底表面的方向改變。
26.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層包含由HfxZryO2組成。
27.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層的帶隙不為一定值，該帶隙的大小相對于距該基底的距離的關(guān)系為一連續(xù)曲線。
28.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層的帶隙對于距該基底的距離的曲線為一不連續(xù)曲線。
29.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層的帶隙的相對最小值不在該金屬氧化層的兩端。
30.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層的帶隙的相對最小值位于該金屬氧化層的一中心線，其平行該基底的表面。
31.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層的帶隙的相對最小值較該金屬氧化層的一中心線更遠(yuǎn)離該基底，以適于形成一 NMOS晶體管的柵極介電層，其中該金屬氧化層的中心線平行該基底的表面。
32.如權(quán)利要求25所述的半導(dǎo)體制作工藝，其中該金屬氧化層的帶隙的相對最小值較該金屬氧化層的一中心線更接近該基底，以適于形成一 PMOS晶體管的柵極介電層，其中該金屬氧化層的中心線平行該基底的表面。
【文檔編號】H01L29/78GK103456785SQ201210177097
【公開日】2013年12月18日 申請日期:2012年5月31日 優(yōu)先權(quán)日:2012年5月31日
【發(fā)明者】江振國, 林俊賢 申請人:聯(lián)華電子股份有限公司