專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，并且具體地涉及一種包括場效應(yīng)晶體管的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
包括快閃存儲器或者中央處理單元(CPU)的半導(dǎo)體器件的可設(shè)想示例包括微計算機。微計算機一般具有如下結(jié)構(gòu)，該結(jié)構(gòu)具有形成于半導(dǎo)體襯底上的多個金屬氧化物半 導(dǎo)體(MOS)晶體管?？扉W存儲器的優(yōu)選示例為非易失性存儲器，該非易失性儲存器是即使在關(guān)斷時仍然保持記錄的信息的器件。邏輯電路(比如CPU)優(yōu)選為互補金屬氧化物半導(dǎo)體(CMOS)晶體管(所謂的η溝道和P溝道MOS晶體管組合)。非易失性存儲器的示例包括根據(jù)在日本待審專利申請公開No. 2008-41832中公開的金屬氧化物氮化物氧化物硅(MONOS)技術(shù)的晶體管。這里，用作快閃存儲器的根據(jù)MONOS技術(shù)的存儲器單元稱為FMONOS (快閃金屬氧化物氮化物氧化物半導(dǎo)體)存儲器單元。通過在半導(dǎo)體襯底上形成FMONOS型存儲器單元和CMOS晶體管來形成高功能微計算機。這樣的微計算機使用于工業(yè)機器、家用電器、車載系統(tǒng)
由
寸T ο同時，在X. CHEN, S, FANG等人的“Stress Proximity Technique for PerformanceImprovement with Dual Stress Liner at 45nmTechnology and Beyond，，(2006 Symposiumon VLSI Technology Digest of Technical Papers, United States,2006 IEEE,2006，l-4244-0005-8/06/$20. 00)中公開一種用于增加在形成CMOS晶體管的n溝道和p溝道MOS晶體管的源極與漏極之間流動的驅(qū)動電流的技術(shù)。這一文獻公開一種稱為“應(yīng)力鄰近技術(shù)(SPT) ”的技術(shù)(也就是以覆蓋η溝道和P溝道MOS晶體管的方式形成用于向MOS晶體管的溝道區(qū)域施加應(yīng)力的薄膜的技術(shù))。這一文獻也聲明在根據(jù)SPT的MOS晶體管中，去除柵極電極的側(cè)壁絕緣膜增加薄膜向溝道區(qū)域施加的應(yīng)力。

發(fā)明內(nèi)容
然而如果去除形成于FM0N0S型存儲器單元的柵極電極之上的側(cè)壁絕緣膜以便使用SPT，則不利地同時去除氮化物膜(氮化物絕緣體層)。具體而言，當(dāng)去除形成于FM0N0S型存儲器單元的柵極電極之上的氮化硅膜時，可以同時去除用于存儲電荷以便驅(qū)動FM0N0S型存儲器單元的氮化硅膜。用于存儲FM0N0S型存儲器單元的電荷的氮化硅膜通常設(shè)置于柵極電極旁邊和下面。即使當(dāng)去除設(shè)置于柵極電極旁邊的氮化硅膜時，仍然較少地影響FM0N0S型存儲器單元的功能。另一方面，當(dāng)去除設(shè)置于柵極電極下面的氮化硅膜時，可能無法獲得FMONOS型存儲器單元的功能。例如在濕蝕刻中，從上方去除氮化硅膜。也就是說，先是去除在柵極電極旁邊的氮化硅膜，然后去除在柵極電極下面的氮化硅膜。如果以高蝕刻速率執(zhí)行濕蝕刻，則將去除側(cè)面和下面的氮化硅膜二者。如果去除在柵極電極下面的氮化物膜，則將削弱FMONOS型存儲器單元的功能。本發(fā)明的優(yōu)點是提供一種包括FMONOS型存儲器單元和CMOS晶體管二者并且增加晶體管的驅(qū)動電流而且維持FMONOS型存儲器單元的功能的半導(dǎo)體器件及其制造方法。本發(fā)明的第一方面提供一種半導(dǎo)體器件。該半導(dǎo)體器件包括具有主表面的半導(dǎo)體襯底；M0N0S型存儲器單元，形成于主表面之上并且具有溝道；n溝道晶體管，形成于主表面之上；P溝道晶體管，形成于主表面之上；以及氮化物膜，以接觸MONOS型存儲器單元、η溝道晶體管和P溝道晶體管的相應(yīng)頂表面這樣的方式來形成。氮化物膜向MONOS型存儲器單元、η溝道晶體管和P溝道晶體管的溝道施加應(yīng)力。 本發(fā)明的第二方面提供一種用于通過制備具有主表面的半導(dǎo)體襯底并且在該主表面之上形成MONOS型存儲器單元、η溝道晶體管和P溝道晶體管來制造半導(dǎo)體器件的方法。該方法包括以下步驟形成氮化物絕緣體層，氮化物絕緣體層在MONOS型存儲器單元中存儲電荷；形成MONOS型存儲器單元、η溝道晶體管和P溝道晶體管中包括的柵極電極；在每個柵極電極的側(cè)壁表面之上依次形成側(cè)壁氧化硅膜和側(cè)壁氮化硅膜；以接觸其中將形成MONOS型存儲器單元的區(qū)域中的氮化物絕緣體層的頂表面這樣的方式形成保護膜；在形成保護膜的狀態(tài)中去除其中將形成P溝道晶體管的區(qū)域中的側(cè)壁氮化硅膜；并且以接觸其中將形成MONOS型存儲器單元的區(qū)域、其中將形成η溝道晶體管的區(qū)域和其中將形成P溝道晶體管的區(qū)域中的相應(yīng)頂表面這樣的方式形成氮化物膜，氮化物膜旨在于向溝道施加應(yīng)力。根據(jù)本發(fā)明的第二方面，用于向所有溝道施加應(yīng)力的氮化物膜形成于MONOS型存儲器單元、η溝道晶體管和P溝道晶體管的所有頂表面之上。這可以增加MONOS型存儲器單元的通斷比以及可以增加η溝道和P溝道晶體管的驅(qū)動電流并且增強整個半導(dǎo)體器件的功能。根據(jù)本發(fā)明第二方面的制造方法，在MONOS型存儲器單元中包括的氮化物半導(dǎo)體層的頂表面由保護膜覆蓋的狀態(tài)中去除P溝道晶體管的側(cè)壁氮化硅膜。這可以防止氮化物半導(dǎo)體層與P溝道晶體管的側(cè)壁氮化硅膜一起去除。另外，用于向所有溝道施加應(yīng)力的氮化物膜形成于MONOS型存儲器單元、η溝道晶體管和P溝道晶體管的所有頂表面之上。這可以維持所有存儲器單元和晶體管的功能以及可以增加η溝道和P溝道晶體管的驅(qū)動電流并且增加MONOS型存儲器單元的通斷比。


圖I是根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件的示意平面圖；圖2是示出了在其中形成快閃存儲器和CPU的區(qū)域中的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管的配置的示意截面圖；圖3是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第一步驟的示意截面圖4是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第二步驟的示意截面圖；圖5是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第三步驟的示意截面圖；圖6是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第四步驟的示意截面圖；圖7是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第五步驟的示意截面圖；圖8是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第六步驟的示意截面圖；圖9是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第七步驟的示 意截面圖；圖10是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第八步驟的示意截面圖；圖11是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第九步驟的示意截面圖；圖12是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第十步驟的示意截面圖；圖13是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第十一步驟的示意截面圖；圖14是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第十二步驟的示意截面圖；圖15是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第十三步驟的示意截面圖；圖16是示出了用于制造具有圖2中所示配置的半導(dǎo)體器件的方法的第十四步驟的示意截面圖；圖17是示出了在用于制造根據(jù)本發(fā)明比較示例的半導(dǎo)體器件的方法中的繼圖12之后的步驟的示意截面圖；圖18是示出了在根據(jù)本發(fā)明比較示例的半導(dǎo)體器件中的與圖2中的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置相似的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置的示意截面圖；圖19是示出了在根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件中的與圖2中的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置相似的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置的示意截面圖；圖20是示出了在用于制造根據(jù)本發(fā)明第二實施例的半導(dǎo)體器件的方法中的繼圖12之后的步驟的示意截面圖；圖21是示出了在根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件中的與圖2中的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置相似的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置的示意截面圖22是示出了在用于制造根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的方法中的與第一實施例的圖3中所示步驟對應(yīng)的步驟的示意截面圖；圖23是示出了在用于制造根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的方法中的與第一實施例的圖7中所示步驟對應(yīng)的步驟的示意截面圖；圖24是示出了在用于制造根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的方法中的與第一實施例的圖8中所示步驟對應(yīng)的步驟的示意截面圖；圖25是示出了在用于制造根據(jù)本發(fā)明第三實施例的半導(dǎo)體器件的方法中的與第一實施例的圖9中所示步驟對應(yīng)的步驟的示意截面圖；圖26是示出了在根據(jù)本發(fā)明第四實施例的半導(dǎo)體器件中的與圖2中的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置相似的MONOS型存儲器單元、η溝道晶體管和P溝道晶體管配置的示意截面圖； 圖27是示出了在用于制造根據(jù)本發(fā)明第四實施例的半導(dǎo)體器件的方法中的繼圖12之后的步驟的示意截面圖；圖28是示出了在用于制造根據(jù)本發(fā)明第四實施例的半導(dǎo)體器件的方法中的與第一實施例的圖14中所示步驟對應(yīng)的步驟的示意截面圖；以及圖29是示出了在用于制造根據(jù)本發(fā)明第四實施例的半導(dǎo)體器件的方法中的與第一實施例的圖16中所示步驟對應(yīng)的步驟的示意截面圖。
具體實施例方式現(xiàn)在將基于附圖描述本發(fā)明的實施例。第一實施例參照圖1，根據(jù)本發(fā)明第一實施例的半導(dǎo)體器件DV具有形成于半導(dǎo)體襯底SUB的主表面之上的多個電路。半導(dǎo)體襯底SUB例如是包括單晶硅的半導(dǎo)體晶片。形成半導(dǎo)體器件DV的電路的示例包括信號輸入/輸出電路、DA-AD轉(zhuǎn)換器、電源電路、CPU、快閃存儲器和靜態(tài)隨機存取存儲器(SRAM)。形成半導(dǎo)體器件DV的電路的功能如下。信號輸入/輸出電路從設(shè)置于半導(dǎo)體器件DV以外的電路接收電信號或者向這些電路輸出電信號。DA-AD轉(zhuǎn)換器執(zhí)行在模擬信號與數(shù)字信號之間的轉(zhuǎn)換。電源電路供應(yīng)為了驅(qū)動半導(dǎo)體器件DV而必需的電功率并且控制電功率。在CPU中，邏輯電路執(zhí)行邏輯運算?？扉W存儲器和SRAM存儲數(shù)據(jù)。在這些電路之中，快閃存儲器包括半導(dǎo)體器件(比如FMONOS型存儲器單元)，并且CPU包括半導(dǎo)體器件(比如η溝道MOS晶體管和P溝道MOS晶體管或者其組合、CMOS晶體管)。參照圖2，在其中將形成圖I的快閃存儲器的區(qū)域中，其中將形成MONOS (FMONOS)型存儲器單元的區(qū)域稱為FMONOS區(qū)域。在其中將形成圖I的CPU的區(qū)域中，其中將形成η溝道MOS晶體管(η溝道晶體管)的區(qū)域稱為NMOS區(qū)域，并且其中將形成P溝道MOS晶體管(P溝道晶體管)的區(qū)域稱為PMOS區(qū)域。參照圖2，根據(jù)這一實施例的半導(dǎo)體器件具有FMONOS區(qū)域、NMOS區(qū)域和PMOS區(qū)域。這些區(qū)域設(shè)置于半導(dǎo)體襯底SUB之上，例如包含P溝道雜質(zhì)并且通過例如由溝槽隔離結(jié)構(gòu)SI組成的器件隔離結(jié)構(gòu)來相互隔離。
參照圖2，F(xiàn)MONOS (M0N0S型存儲器單元)形成于FMONOS區(qū)域中；NM0S (η溝道晶體管)形成于NMOS區(qū)域中；并且PMOS (P溝道晶體管)形成于PMOS區(qū)域中。PMOS形成于ρ型半導(dǎo)體襯底SUB的主表面之上的η型阱區(qū)域NWL中。雖然在圖2中未示出，但是FMONOS和NMOS優(yōu)選地形成于半導(dǎo)體襯底SUB的主表面之上的ρ型阱區(qū)域中。FMONOS是η溝道存儲器單元，并且NMOS是η溝道晶體管。FMONOS具有形成一對源極/漏極區(qū)域的η型雜質(zhì)區(qū)域NR和低濃度η型雜質(zhì)區(qū)域NNR、柵極絕緣膜GI以及控制柵極電極CG。使用由柵極絕緣膜GI和控制柵極電極CG形成的多層結(jié)構(gòu)作為用于選擇FMONOS存儲器單元的控制柵極。多層絕緣膜和存儲柵極電極MG以它們與控制柵極電極CG相鄰這樣的方式來形成。通過依次層疊氧化硅膜01、氮化硅膜N(氮化物絕緣體層)和氧化硅膜02來形成多層絕緣膜。存儲柵極電極MG與多層絕緣膜的頂表面接觸。使用由多層絕緣膜和存儲柵極電極MG形成的多層結(jié)構(gòu)作為用于在FMONOS中存儲數(shù)據(jù)的存儲柵極。在多層絕緣膜中包括的氮化硅膜N具有在FMONOS中存儲電荷作為數(shù)據(jù)的功能。以氧化硅膜01與半導(dǎo)體襯底SUB的主表面接觸這樣的方式并且以氮化硅膜N和 氧化娃膜02層疊于氧化娃膜01之上這樣的方式形成適于作為存儲柵極部分的多層絕緣膜。所有氧化硅膜01、氮化硅膜N和氧化硅膜02從介于存儲柵極電極MG與半導(dǎo)體襯底SUB之間并且沿著半導(dǎo)體襯底SUB的主表面延伸的區(qū)域向介于控制柵極電極CG與存儲柵極電極MG之間并且在附圖的豎直方向上延伸的區(qū)域延伸。可見，F(xiàn)MONOS包括控制柵極和存儲柵極?？刂茤艠O適于作為用于選擇這一 FMONOS的晶體管，而存儲柵極適于作為用于在FMONOS中存儲信息的存儲器。也就是說，F(xiàn)MONOS適于作為MOS晶體管和非易失性存儲器二者。在FMONOS中，側(cè)壁氧化硅膜SWI和側(cè)壁氮化硅膜SWN以這些膜接觸通過組合控制柵極和存儲柵極而形成的區(qū)域的外側(cè)壁這樣的方式依次層疊。以覆蓋半導(dǎo)體襯底SUB的主表面以及控制柵極電極CG和存儲柵極電極MG的側(cè)表面這樣的方式形成側(cè)壁氧化硅膜SWI和側(cè)壁氮化硅膜SWN。NMOS具有形成一對源極/漏極區(qū)域的η型雜質(zhì)區(qū)域NR和低濃度η型雜質(zhì)區(qū)域NNR、柵極絕緣膜GI和η型柵極電極NG。η型柵極電極NG優(yōu)選地包括含有η型雜質(zhì)的多晶硅。在NMOS中，側(cè)壁氧化硅膜SWI和側(cè)壁氮化硅膜SWN以這些膜接觸由柵極絕緣膜GI和η型柵極電極NG形成的多層結(jié)構(gòu)的外側(cè)壁這樣的方式依次層疊。以覆蓋半導(dǎo)體襯底SUB的主表面和η型柵極電極NG的側(cè)表面二者這樣的方式形成側(cè)壁氧化硅膜SWI和側(cè)壁氮化硅膜SWN。PMOS具有形成一對源極/漏極區(qū)域的ρ型雜質(zhì)區(qū)域PR和低濃度P型雜質(zhì)區(qū)域PPR、柵極絕緣膜GI和ρ型柵極電極PG。ρ型柵極電極PG優(yōu)選地包括含有ρ型雜質(zhì)的多晶硅。在PMOS中，以接觸由柵極絕緣膜GI和ρ型柵極電極PG形成的多層結(jié)構(gòu)的外側(cè)壁這樣的方式形成側(cè)壁氧化硅膜SWI。以覆蓋半導(dǎo)體襯底SUB的主表面和P型柵極電極PG的側(cè)表面二者這樣的方式形成側(cè)壁氧化娃膜SWI。在FM0N0S、NM0S和PMOS中的任一者中，與半導(dǎo)體襯底SUB的主表面相鄰并且直接在柵極絕緣膜GI下面的區(qū)域是其中由于場效應(yīng)而形成溝道的溝道區(qū)域。以接觸FM0N0S、NMOS或者PMOS的頂表面這樣的方式形成氮化物膜(例如氮化硅膜)。具體而言，以接觸FMONOS和NMOS的頂表面這樣的方式形成氮化物膜CS1，并且以接觸PMOS的頂表面這樣的方式形成氮化物膜CS2。更具體而言，以接觸FMONOS和NMOS的柵極電極的頂表面、η型雜質(zhì)區(qū)域NR的頂表面、側(cè)壁氧化硅膜SWI的頂表面以及側(cè)壁氮化硅膜SWN的頂表面和側(cè)表面這樣的方式形成氮化物膜CSl。也以覆蓋半導(dǎo)體襯底SUB的頂表面之上的在FMONOS與NMOS之間的區(qū)域這樣的方式形成氮化物膜CSl。以接觸PMOS的柵極電極的頂表面、ρ型雜質(zhì)區(qū)域PR的頂表面、側(cè)壁氧化硅膜SWI的頂表面以及側(cè)壁氮化硅膜SWN的頂表面和側(cè)表面這樣的方式形成氮化物膜CS2。
氮化硅膜CSl和CS2各自是按照SPT向FMONOS和NMOS的溝道區(qū)域或者PMOS的溝道區(qū)域施加應(yīng)力的所謂接觸蝕刻停止膜。具體而言，氮化物膜CSl向FMONOS和NMOS的溝道區(qū)域施加拉伸應(yīng)力，而氮化物膜CS2向PMOS的溝道區(qū)域施加壓縮應(yīng)力。氮化物膜CSl和CS2施加的拉伸應(yīng)力和壓縮應(yīng)力二者優(yōu)選為IGPa或者更多。無論是氮化物膜CSl還是氮化物膜CS2施加拉伸應(yīng)力或者壓縮應(yīng)力，拉曼顯微光譜學(xué)可以確定這樣的應(yīng)力的量值和方向。以接觸氮化物膜CSl的頂表面這樣的方式形成相對于氮化物膜CSl和CS2具有高蝕刻選擇性的絕緣膜SII。在所有FM0N0S、NMOS和PMOS中，硅化物SC優(yōu)選地形成于源極/漏極區(qū)域的頂表面和柵極電極的頂表面之上。當(dāng)硅在如下區(qū)域中例如與鈷(CO)或者鎳(NI)反應(yīng)時形成硅化物SC，該區(qū)域在與其上暴露有硅的表面(比如η型雜質(zhì)區(qū)域NR的表面或者柵極電極的表面)垂直的方向上從該表面延伸給定深度。接著將參照圖3至圖16描述用于制造根據(jù)圖2中所示這一實施例的半導(dǎo)體器件的方法。參照圖3，先制備半導(dǎo)體襯底SUB，該半導(dǎo)體襯底例如包括含有ρ型雜質(zhì)的硅單層。然后形成用于將半導(dǎo)體襯底SUB的主表面劃分成FMONOS區(qū)域、NMOS區(qū)域和PMOS區(qū)域的溝槽隔離結(jié)構(gòu)SI。然后，雖然未具體示出，但是例如由氧化硅膜和氮化硅膜組成的焊盤氧化物膜依次形成于半導(dǎo)體襯底SUB的一個(頂部)主表面之上。隨后，在其中形成溝槽隔離區(qū)域SI的區(qū)域中通過普通的光刻和蝕刻來部分地去除焊盤氧化物膜、氮化硅膜和半導(dǎo)體襯底SUB。通過這一工藝，在其中將形成溝槽隔離結(jié)構(gòu)SI的區(qū)域中的半導(dǎo)體襯底SUB的部分上形成溝槽。隨后，以覆蓋半導(dǎo)體襯底SUB的主表面和溝槽這樣的方式例如通過化學(xué)氣相沉積(CVD)來沉積氧化硅膜。通過用這一氧化硅膜填充溝槽來形成溝槽隔離結(jié)構(gòu)SI。在形成溝槽隔離結(jié)構(gòu)SI之后，例如通過濕蝕刻來去除氮化硅膜和氧化硅膜而留下半導(dǎo)體襯底SUB的主表面上的焊盤氧化物膜。隨后，通過普通光刻來執(zhí)行圖案化。具體而言，在其中希望形成阱以適于作為雜質(zhì)區(qū)域的區(qū)域中形成具有孔的抗蝕劑膜的圖案。使用抗蝕劑膜作為掩模，通過普通注入技術(shù)在半導(dǎo)體襯底SUB內(nèi)向其中將形成ρ型阱區(qū)域PWL的區(qū)域(FM0N0S區(qū)域和NMOS區(qū)域)中注入P型雜質(zhì)(比如硼(B))的離子。類似地，在半導(dǎo)體襯底SUB內(nèi)向其中將形成η型阱區(qū)域NWL的區(qū)域(PM0S區(qū)域)中注入η型雜質(zhì)(比如砷(As)或者磷(P))的離子。
在第一階段中，優(yōu)選地以數(shù)keV或者更多和數(shù)百keV或者更少并且更優(yōu)選為IOkeV或者更多和500keV或者更少的能量并且在平面圖中以lX10ncm_2或者更多和5X 1013cm_2或者更少的密度注入P型雜質(zhì)(比如硼)。隨后，在第二階段中，優(yōu)選地以數(shù)keV或者更多和數(shù)百keV或者更少并且更具體為IOkeV或者更多和500keV或者更少的能量并且在平面圖中以IX IO11CnT2或者更多和5X IO13CnT2或者更少的密度注入η型雜質(zhì)(比如砷或者磷)。關(guān)于NMOS和PMOS區(qū)域，在形成ρ型阱區(qū)域PWL和η型阱區(qū)域NWL之后，可以如上文描述的那樣通過注入技術(shù)(溝道注入)附加地注入雜質(zhì)離子。在圖3中，虛線箭頭示出了注入ρ型雜質(zhì)，而實線箭頭示出了注入η型雜質(zhì)。盡管實際上如上文描述的那樣在不同定時注入P型雜質(zhì)和η型雜質(zhì)，但是在圖3中共同地示出了這些雜質(zhì)的注入。注意在圖4和以后的圖中，將不示出ρ型阱區(qū)域PWL。參照圖4，去除焊盤氧化物膜，然后例如通過熱氧化以覆蓋半導(dǎo)體襯底SUB的主表面和溝槽隔離結(jié)構(gòu)SI的頂表面這樣的方式形成柵極絕緣膜GI。柵極絕緣膜GI的厚度優(yōu)選 為O. 5nm或者更多和15nm或者更少。隨后，例如通過CVD在柵極絕緣膜GI之上形成多晶硅G的薄層。多晶硅G的厚度優(yōu)選為IOnm或者更多和300nm或者更少。隨后，形成在FMONOS區(qū)域中具有孔的抗蝕劑圖案PHR，然后通過普通光刻向FMONOS區(qū)域中的多晶硅G中注入η型雜質(zhì)(比如砷或者磷)的離子。參照圖5，通過普通光刻和蝕刻來圖案化FMONOS區(qū)域中的多晶硅G和柵極絕緣膜GI。這形成FMONOS的控制柵極電極CG和與控制柵極電極CG的底表面接觸的柵極絕緣膜GI0參照圖6，以覆蓋半導(dǎo)體襯底SUB、控制柵極電極CG和多晶硅G這樣的方式依次形成用于形成FMONOS的多層絕緣膜的氧化硅膜01、氮化硅膜N和氧化硅膜02。具體而言,例如通過熱氧化來形成具有Inm或者更多和IOnm或者更少的厚度的氧化硅膜01，然后以覆蓋氧化硅膜01的頂表面這樣的方式通過CVD形成具有Inm或者更多和IOnm或者更少的厚度的氮化硅膜N。隨后，以接觸氮化硅膜N的頂表面這樣的方式例如通過CVD形成具有Inm或者更多和IOnm或者更少的厚度的氧化硅膜02。另外，以與接觸氧化硅膜02的頂表面這樣的方式例如通過CVD形成具有IOnm或者更多和IOOnm或者更少的厚度的多晶硅G的薄層。參照圖7，通過普通光刻和蝕刻將圖6的步驟中的在FMONOS區(qū)域中作為多層絕緣膜而形成的氧化硅膜01、氮化硅膜N和氧化硅膜02以及相同步驟中形成的多晶硅G形成為存儲柵極電極MG的圖案。以這一方式形成FMONOS的存儲柵極。隨后，形成在NMOS和PMOS區(qū)域中具有孔的抗蝕劑圖案PHR。隨后，通過普通光刻，向NMOS區(qū)域中的多晶硅G中注入η型雜質(zhì)(比如砷或者磷)的離子，并且向PMOS區(qū)域中的多晶硅G中注入ρ型雜質(zhì)(比如硼)的離子。參照圖8，先通過普通光刻和蝕刻來圖案化NMOS和PMOS區(qū)域中的多晶硅G和柵極絕緣膜GI。這形成NMOS中包括的η型柵極電極NG和柵極絕緣膜GI以及PMOS中包括的ρ型柵極電極PG和柵極絕緣膜GI。然后，通過普通注入技術(shù)在半導(dǎo)體襯底SUB的主表面之上的FMONOS區(qū)域中形成用于形成源極/漏極區(qū)域部分的低濃度η型雜質(zhì)區(qū)域NNR。這時，優(yōu)選地以數(shù)keV或者更多和數(shù)十keV或者更少并且更具體為IkeV或者更多和50keV或者更少的能量并且在平面圖中以IX IO13CnT2或者更多和5 X IO15CnT2或者更少的密度注入η型雜質(zhì)(比如砷)的離子。參照圖9，通過普通注入技術(shù)在半導(dǎo)體襯底SUB的主表面之上的NMOS區(qū)域中形成用于形成源極/漏極區(qū)域部分的低濃度η型雜質(zhì)區(qū)域NNR。這時，優(yōu)選地以數(shù)keV或者更多和數(shù)十keV或者更少并且更具體為IkeV或者更多和50keV或者更少的能量并且在平面圖中以IX IO14CnT2或者更多和5X IO14CnT2或者更少的密度注入η型雜質(zhì)(比如砷)的離子。類似地，在半導(dǎo)體襯底SUB的主表面之上的PMOS區(qū)域中形成用于形成源極/漏極區(qū)域的低濃度P型雜質(zhì)區(qū)域PPR。這時，優(yōu)選地以數(shù)keV或者更多和數(shù)十keV或者更少并且更具體為IkeV或者更多和50keV或者更少的能量并且在平面圖中以IXlO14cnT2或者更多和5X IO14CnT2或者更少的密度注入ρ型雜質(zhì)(比如二氟化硼(BF2))的離子。參照圖10，以覆蓋FM0N0S、NMOS和PMOS區(qū)域中形成的柵極電極的多層結(jié)構(gòu)的側(cè)壁表面和頂表面這樣的方式在半導(dǎo)體襯底SUB的主表面之上依次層疊用于形成側(cè)壁氧化硅膜SWI的氧化硅膜和用于形成側(cè)壁氮化硅膜SWN的氮化硅膜。具體而言，以Inm或者更多和IOnm或者更少的厚度形成用于形成側(cè)壁氧化硅膜SWI的氧化硅膜，然后以5nm或者更 多和50nm或者更少的厚度形成用于形成側(cè)壁氮化硅膜SWN的氮化硅膜。參照圖11，通過普通光刻和蝕刻將圖10的步驟中形成的氧化硅膜和氮化硅膜圖案化成側(cè)壁氧化硅膜SWI和側(cè)壁氮化硅膜SWN。參照圖12，通過普通注入技術(shù)在半導(dǎo)體襯底SUB的主表面之上的FMONOS和NMOS區(qū)域中形成用于形成源極/漏極區(qū)域部分的η型雜質(zhì)區(qū)域NR。這時，優(yōu)選地以數(shù)十keV并且更具體為IOkeV或者更多和50keV或者更少的能量并且在平面圖中以IXlO15cnT2或者更多和5X IO15CnT2或者更少的密度注入η型雜質(zhì)(比如砷)的離子。另外，通過普通光刻在半導(dǎo)體襯底SUB的主表面之上的PMOS區(qū)域中形成用于形成源極/漏極區(qū)域部分的ρ型雜質(zhì)區(qū)域PR。例如，優(yōu)選地以數(shù)十keV并且更具體為IOkeV或者更多和50keV或者更少的能量并且在平面圖中以I X IO15CnT2或者更多和5 X IO15CnT2或者更少的密度注入η型雜質(zhì)(比如二氟化硼)的分子。隨后，在柵極電極CG、MG、NG和PG的頂表面以及η型雜質(zhì)區(qū)域NR和ρ型雜質(zhì)區(qū)域PR的頂表面之上形成硅化物SC。具體而言，以覆蓋圖12中所示區(qū)域的頂表面這樣的方式形成金屬膜(未示出)。通過允許例如以數(shù)nm或者更多和數(shù)十nm或者更少的厚度沉積鈷(Co)來形成這一金屬膜?？梢岳缧纬涉?Ni)而不是鈷。優(yōu)選地使用普通金屬薄膜形成方法(比如濺射)來形成這樣的金屬膜多層結(jié)構(gòu)。隨后，執(zhí)行所謂的退火。具體而言，在數(shù)百。C的溫度加熱半導(dǎo)體襯底SUB持續(xù)數(shù)十秒至數(shù)分鐘。因此，在η型雜質(zhì)區(qū)域NR等中包括的硅原子和形成于其上的鈷原子或者鎳原子相互反應(yīng)形成硅化物SC。隨后，例如通過濕蝕刻來去除尚未轉(zhuǎn)換成硅化物的金屬膜。參照圖13，以覆蓋FM0N0S、NMOS和PMOS區(qū)域這樣的方式在半導(dǎo)體襯底SUB的主表面之上形成氮化物膜CSl。以接觸FM0N0S、NMOS和PMOS區(qū)域的頂表面這樣的方式通過CVD形成氮化物膜CSl。氮化物膜CSl具有拉伸應(yīng)力并且以向待形成的FMONOS和NMOS的溝道區(qū)域施加拉伸應(yīng)力這樣的方式來形成。氮化物膜CSl的厚度優(yōu)選為IOnm或者更多和IOOnm或者更少。隨后，以覆蓋氮化物膜CSl這樣的方式形成由相對于氮化物膜CSl和氮化物膜CS2具有高蝕刻選擇性的材料制成的絕緣膜SII。絕緣膜SII例如是具有2nm或者更多和IOnm或者更少的厚度并且例如通過CVD形成的原硅酸四乙酯(TEOS)薄層。絕緣膜SII可以是具有如上文描述的厚度并且通過CVD形成的氧化硅膜而不是TEOS薄層。參照圖14，先通過普通光刻來執(zhí)行圖案化。具體而言，形成在PMOS區(qū)域(覆蓋FMONOS和NMOS區(qū)域的頂表面)中具有孔的抗蝕劑圖案PHR(保護膜)。使用抗蝕劑圖案PHR作為掩模，通過普通蝕刻來去除PMOS區(qū)域中的絕緣膜SII、氮化物膜CSl和側(cè)壁氮化硅膜SWN。也就是說，在氮化物膜CS1、絕緣膜SII和適于作為保護膜的抗蝕劑圖案PHR覆蓋FMONOS區(qū)域中的氮化硅膜N的頂表面這樣的狀態(tài)中去除PMOS區(qū)域中的側(cè)壁氮化硅膜SWN。因而，維持FMONOS區(qū)域和NMOS區(qū)域中的側(cè)壁氮化硅膜SWN。去除PMOS區(qū)域中的側(cè)壁氮化硅膜SWN允許減少在以后待形成并且旨在于向PMOS的溝道區(qū)域施加壓縮應(yīng)力的氮化物膜CS2與該溝道區(qū)域之間的距離。因此，氮化物膜CS2可以向PMOS的溝道區(qū)域更高效地施加壓縮應(yīng)力。參照圖15，去除圖14的步驟中形成的抗蝕劑圖案PHR，然后以覆蓋FM0N0S、NMOS和PMOS區(qū)域這樣的方式在半導(dǎo)體襯底SUB的主表面之上形成氮化物膜CS2。以接觸 FM0N0S.NM0S和PMOS區(qū)域的頂表面這樣的方式通過CVD形成氮化物膜CS2。氮化物膜CS2具有壓縮應(yīng)力并且以向待形成的PMOS的溝道區(qū)域施加壓縮應(yīng)力這樣的方式來形成。氮化物膜CS2的厚度優(yōu)選為IOnm或者更多和IOOnm或者更少。參照圖16，先通過普通光刻來執(zhí)行圖案化。具體而言，形成在FMONOS和MNOS區(qū)域中具有孔的抗蝕劑圖案PHR。使用抗蝕劑圖案PHR作為掩模，通過普通蝕刻來去除FMONOS和NMOS區(qū)域中的氮化物膜CS2。因而，氮化物膜CS2保留于PMOS區(qū)域中。由于絕緣膜SII相對于氮化物膜具有高蝕刻選擇性，所以它在這一工藝中適于作為用于防止蝕刻FMONOS和NMOS區(qū)域中的與其底表面接觸的氮化物膜CSl的停止膜。因而，氮化物膜CSl和絕緣膜SII保留于FMONOS和NMOS區(qū)域中。隨后，去除抗蝕劑圖案PHR。因此，形成如圖2中所示半導(dǎo)體器件，其中以接觸FMONOS和NMOS的頂表面這樣的方式形成用于向FMONOS和NMOS的溝道施加拉伸應(yīng)力的氮化物膜CSl，并且其中以接觸PMOS的頂表面這樣的方式形成用于向PMOS的溝道施加壓縮應(yīng)力的氮化物膜CS2。接著，將參照圖17至圖18描述這一實施例的優(yōu)點，這些圖示出了根據(jù)這一實施例的比較示例的制造方法。參照圖17，在用于制造根據(jù)這一實施例的比較示例的半導(dǎo)體器件(其中該半導(dǎo)體器件如圖2中那樣包括FM0N0S、NM0S和PM0S)的方法中，在圖3至圖12的步驟之后例如通過普通蝕刻來去除FM0N0S、NM0S和PMOS區(qū)域中的所有側(cè)壁氮化硅膜SWN。這時，可以從上方將FMONOS的存儲柵極中包括的并且旨在于存儲電荷的氮化硅膜N與側(cè)壁氮化硅膜SWN一起去除。原因是在側(cè)壁氮化硅膜SWN與氮化硅膜N之間的蝕刻選擇性低。因此，出現(xiàn)如下狀態(tài)，在該狀態(tài)中存儲柵極的多層絕緣膜中包括的氧化硅膜01與02之間的氮化硅膜N消失。通過在這一狀態(tài)中如這一實施例中那樣形成氮化硅膜CSl和CS2作為后處理，形成具有圖18中所示方面的半導(dǎo)體器件。即使在去除控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的氮化硅膜N時，仍然更少影響FMONOS的功能。然而，氮化硅膜N具有從在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域向在存儲柵極電極MG與半導(dǎo)體襯底SUB之間的區(qū)域延伸的形狀。因而，如果高速蝕刻氮化硅膜N，則將不僅在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中而且在存儲柵極電極MG與半導(dǎo)體襯底SUB之間的區(qū)域中去除它。這將削弱FMONOS的存儲電荷的功能。出于這一原因，在這一實施例中，在如下狀態(tài)中去除PMOS區(qū)域中形成的側(cè)壁氮化硅膜SWN，在該狀態(tài)中，適于作為保護膜的抗蝕劑圖案PHR形成于FMONOS區(qū)域之上并且具體為與在FMONOS區(qū)域中的多層絕緣膜中包括的氮化硅膜N的頂表面接觸的氮化物膜CSl等之上。這可以防止氮化硅膜N與PMOS區(qū)域中的側(cè)壁氮化硅膜SWN—起去除。因此，待形成的FMONOS可以獲得存儲信息的功能。另外，在這一實施例中，用于向溝道施加拉伸應(yīng)力的氮化物膜CSl形成于η溝道晶體管NMOS中，并且用于向溝道施加壓縮應(yīng)力的氮化物膜CS2形成于ρ溝道晶體管PMOS中。因此，可以增強半導(dǎo)體器件的電流驅(qū)動能力。另外，由于用于向溝道施加拉伸應(yīng)力的氮化物膜CSl形成于MONOS型存儲器單元FMONOS中，所以可以進一步增加存儲器單元的通斷比。
在這一實施例中，對于PM0S，去除側(cè)壁氮化物膜SWN，因此減少在氮化物膜CS2與溝道區(qū)域之間的距離。另一方面，對于NM0S，維持側(cè)壁氮化硅膜SWN。原先在NMOS中，通過SPT獲得的電流驅(qū)動能力提高效果如10%或者更少一樣小。因而，即使側(cè)壁氮化硅膜SWN保留于NMOS中，仍然無問題。第二實施例本發(fā)明的第二實施例與第一實施例不同在于接觸蝕刻停止膜的配置和用于制造這一部分的方法。將參照圖19描述這一實施例的配置。參照圖19，根據(jù)這一實施例的半導(dǎo)體器件與根據(jù)圖2中所示第一實施例的半導(dǎo)體器件不同在于，用于向溝道區(qū)域施加壓縮應(yīng)力的氮化物膜CS2不僅形成于PMOS區(qū)域中而且形成于FMONOS和NMOS區(qū)域中。具體而言，圖2的半導(dǎo)體器件中的氮化物膜CSl和絕緣膜SII未形成于FMONOS和NMOS區(qū)域中。代之以形成氮化物膜CS2。在這一實施例中，優(yōu)選地向FMONOS和NMOS區(qū)域中的氮化物膜CS2中注入鍺(Ge)、硅等的離子。這可以緩和η溝道FMONOS和NMOS區(qū)域中的氮化物膜CS2向溝道區(qū)域施加的壓縮應(yīng)力。也就是說，在這一實施例中，F(xiàn)MONOS和NMOS區(qū)域中的氮化物膜CS2向溝道區(qū)域施加的壓縮應(yīng)力優(yōu)選地小于PMOS區(qū)域中的氮化物膜CS2向溝道區(qū)域施加的壓縮應(yīng)力。圖19的半導(dǎo)體器件除了上文提到的點之外與圖2的半導(dǎo)體器件相同。因而，對相同元件給予相同符號并且將不重復(fù)描述這些元件。接著，將參照圖20描述用于制造根據(jù)圖19中所示這一實施例的半導(dǎo)體器件的方法。參照圖20，在用于制造根據(jù)這一實施例的半導(dǎo)體器件的方法中，在與圖3至圖12相似的步驟之后如在圖14的步驟中那樣形成在PMOS區(qū)域中具有孔(覆蓋FMONOS和NMOS區(qū)域的頂表面)的抗蝕劑圖案PHR(保護膜)。使用抗蝕劑圖案PHR作為掩模，通過普通蝕刻來去除PMOS區(qū)域中的側(cè)壁氮化硅膜SWN。也就是說，在如下狀態(tài)中去除PMOS區(qū)域中的側(cè)壁氮化硅膜SWN，在該狀態(tài)中，適于作為保護膜的抗蝕劑圖案PHR覆蓋FMONOS區(qū)域中的氮化硅膜N的頂表面。因而，維持FMONOS和NMOS區(qū)域中的側(cè)壁氮化硅膜SWN。在圖20的步驟中去除抗蝕劑圖案PHR之后，以覆蓋FM0N0S、NMOS和PMOS區(qū)域這樣的方式如在圖15的步驟中那樣在半導(dǎo)體襯底SUB的主表面之上形成氮化物膜CS2。以這一方式形成圖19中所示半導(dǎo)體器件。雖然未示出，但是可以例如通過正常注入技術(shù)向形成于FMONOS和NMOS區(qū)域中的氮化物膜CS2中注入鍺、硅等的離子。接著，將描述這一實施例的優(yōu)點。同樣在這一實施例中，如第一實施例中那樣在PMOS區(qū)域中形成能夠施加壓縮應(yīng)力的氮化物膜CS2。因此，增強PMOS的電流驅(qū)動能力。另夕卜，由于側(cè)壁氮化硅膜SWN未形成于PMOS中，所以減少在用于施加壓縮應(yīng)力的氮化物膜CS2與溝道區(qū)域之間的距離。因此，氮化物膜CS2可以向PMOS的溝道區(qū)域更高效地施加壓縮應(yīng)力。在這一實施例中，在圖20中所示步驟中形成的并且適于作為保護膜的抗蝕劑圖案PHR具有防止FMONOS和匪OS區(qū)域中的側(cè)壁氮化硅膜SWN與氮化硅膜N —起被蝕刻這樣的效果。因而，側(cè)壁氮化硅膜SWN可以增加在氮化物膜CS2與FMONOS和NMOS中的溝道區(qū)域之間的距離。由于FMONOS和NMOS是η溝道存儲器單元(晶體管)，所以向溝道區(qū)域施 加拉伸應(yīng)力可以增強電流驅(qū)動能力。另外，由于側(cè)壁氮化物膜SWN增加在氮化物膜CS2與FMONOS和NMOS中的溝道區(qū)域之間的距離，所以減少氮化物膜CS2向溝道區(qū)域施加的壓縮應(yīng)力。因此，可以控制電流驅(qū)動能力的減少。在這一實施例中，氮化硅膜CS2形成于所有FM0N0S、NMOS和PMOS區(qū)域中。因此，與如第一實施例中那樣在不同步驟中形成氮化硅膜CSl和CS2這樣的情況相比可以減少步驟數(shù)目。這一實施例除了上文提到的點之外與第一實施例相同。也就是說，上文未描述的第二實施例的配置、條件、步驟、優(yōu)點等都與第一實施例的配置、條件、步驟、優(yōu)點等相同。第三實施例本發(fā)明的第三實施例與第一實施例不同在于PMOS的配置和用于制造這一部分的方法。下文將參照圖21描述這一實施例的配置。參照圖21，在這一實施例中，在PMOS的源極區(qū)域與漏極區(qū)域之間的溝道區(qū)域中形成適于作為P型雜質(zhì)區(qū)域的所謂嵌入溝道EC。另外，在這一實施例中，包括含有η型雜質(zhì)的多晶硅的η型柵極電極NG用作PMOS中包括的柵極電極。圖21的半導(dǎo)體器件除了上文提到的點之外與圖2的半導(dǎo)體器件相同。因而，對相同元件給予相同符號并且將不重復(fù)描述這些元件。接著，將參照圖22至圖25描述用于制造根據(jù)圖21中所示這一實施例的半導(dǎo)體器件的方法。參照圖22，在用于制造根據(jù)這一實施例的半導(dǎo)體器件的方法中，在與圖3相似的步驟之后通過普通注入技術(shù)向η型阱區(qū)域NWL中的半導(dǎo)體襯底SUB的表面的部分中注入ρ型雜質(zhì)(比如硼)的離子。因此，形成P型雜質(zhì)區(qū)域。具體而言，在以后將在半導(dǎo)體襯底SUB的η型阱區(qū)域NWL中的表面上形成的源極與漏極之間的區(qū)域(其中將形成溝道區(qū)域的區(qū)域)中形成包含P型雜質(zhì)的嵌入溝道EC。參照圖23，在圖22的步驟之后執(zhí)行與圖4至圖6相似的步驟。因此，如在圖7的步驟中那樣形成控制單元和存儲柵極。隨后，形成在NMOS和PMOS區(qū)域中具有孔的抗蝕劑圖案PHR，然后通過普通光刻向NMOS和PMOS區(qū)域中的多晶硅G中注入η型雜質(zhì)(比如砷或者磷)的離子。
參照圖24，在圖23的步驟之后如在圖8的步驟中那樣圖案化NMOS和PMOS區(qū)域中的多晶硅G和柵極絕緣膜GI。因此，形成NMOS為η型柵極電極NG和柵極絕緣膜GI，并且形成PMOS為η型柵極電極NG和柵極絕緣膜GI。參照圖25，在圖24的步驟之后執(zhí)行與圖9的步驟相似的步驟。因此，在形成于PMOS區(qū)域中的一對低濃度ρ型雜質(zhì)區(qū)域PPR之間的區(qū)域中設(shè)置嵌入溝道EC。下文執(zhí)行與圖10至圖16的步驟相似的步驟從而形成圖21中所示半導(dǎo)體器件。接著，將描述這一實施例的優(yōu)點。除了第一實施例的優(yōu)點之外，這一實施例具有通過形成PMOS為η型柵極電極NG來使得用于形成ρ型柵極電極的掩模(用于注入P型雜質(zhì))變得不必要這樣的優(yōu)點。因而，可以去除掩模的制造成本。包括根據(jù)這一實施例的嵌入溝道EC的配置可以應(yīng)用于這里的其它實施例。這一實施例除了上文提到的點之外與第一實施例相同。也就是說，上文未描述的 第三實施例的配置、條件、步驟、優(yōu)點等都與第一實施例的配置、條件、步驟、優(yōu)點等相同。第四實施例本發(fā)明的第四實施例與第一實施例不同在于FMONOS和NMOS的配置以及用于制造這些部分的方法。將參照圖26描述這一實施例的配置。參照圖26，在這一實施例中，在所有FM0N0S、NM0S和PMOS中以接觸由柵極絕緣膜GI以及柵極電極CG、MG、NG和PG形成的多層結(jié)構(gòu)的外側(cè)壁這樣的方式形成側(cè)壁氧化硅膜SffI0優(yōu)選地以覆蓋半導(dǎo)體襯底SUB的主表面以及柵極電極CG、MG、NG和PG的側(cè)表面這樣的方式形成側(cè)壁氧化娃膜SWI。其厚度優(yōu)選為IOnm或者更少。另一方面。在這一實施例中，側(cè)壁氮化硅膜SWN(圖2)未形成于FM0N0S、NM0S和PMOS中的任一者中。另外，在這一實施例中，通過蝕刻在某一程度上從上方去除FMONOS的存儲柵極中包括的氮化硅膜N的在控制柵極電極CG與存儲柵極電極MG之間的部分。因此，在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的氮化硅膜N的最上部分低于存儲柵極電極MG的最上表面而高于存儲柵極電極MG的最下表面。當(dāng)以接觸存儲柵極電極MG的頂表面這樣的方式形成硅化物SC時，在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的氮化硅膜N的最上部分優(yōu)選地低于硅化物SC的最上表面而高于存儲柵極電極MG的最下表面。在任何情況下，氮化硅膜N如在其它實施例中那樣設(shè)置于存儲柵極電極MG與半導(dǎo)體襯底SUB之間的區(qū)域中。圖26的半導(dǎo)體器件除了上文提到的點之外與圖2的半導(dǎo)體器件相同。因而，對相同元件給予相同標(biāo)號并且將不重復(fù)描述這些元件。接著，將參照圖27至圖29描述用于制造根據(jù)圖26中所示這一實施例的半導(dǎo)體器件的方法。參照圖27，在用于制造根據(jù)這一實施例的半導(dǎo)體器件的方法中，在與圖3至圖12的步驟相似的步驟之后例如通過濕蝕刻來去除所有FM0N0S、NMOS和PMOS區(qū)域中的側(cè)壁氮化硅膜SWN。同時，在某一程度上從上方去除FMONOS的存儲柵極中包括的氮化硅膜N。硅化物SC形成于存儲柵極電極MG的頂表面之上。出于這一原因，優(yōu)選地以如下方式蝕刻氮化硅膜N在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的部分，該方式使得剩余氮化硅膜N的最上部分的高度低于硅化物SC的最上表面而高于存儲柵極電極MG的最下表面。另外，優(yōu)選地僅去除在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的氮化硅膜N的僅上部部分。另外，優(yōu)選地留下而不去除在存儲柵極電極MG與半導(dǎo)體襯底SUB之間的氮化硅膜N。為了如上文描述的那樣僅蝕刻氮化硅膜N的部分，優(yōu)選地各向同性地蝕刻與氮化硅膜N —起蝕刻的側(cè)壁氮化硅膜SWN。具體而言，使圖27中的水平方向上的蝕刻速度比在圖27中的豎直方向上的速度更高。因此，在水平方向上以更高蝕刻速度蝕刻側(cè)壁氮化硅膜SffN0另一方面，以更低蝕刻速度從上方蝕刻氮化硅膜N。因而對于在控制柵極電極CG與存儲柵極電極MG之間的氮化硅膜N，僅去除其上部部分。在水平方向上蝕刻整個側(cè)壁氮化硅膜SWN時的時間點停止蝕刻。因此，維持而不去除在存儲柵極電極MG與半導(dǎo)體襯底SUB之間形成的氮化硅膜N。參照圖28，在圖27的步驟之后執(zhí)行與圖13至圖14的步驟相似的步驟。參照圖29，在圖28的步驟之后執(zhí)行與圖15至圖16的步驟相似的步驟。去除圖29的抗蝕劑圖案PHR從而形成圖26中所示半導(dǎo)體器件。接著，將描述這一實施例的優(yōu)點。在這一實施例中，從PMOS以及從FMONOS和NMOS去除側(cè)壁氮化硅膜SWN。在這一狀態(tài)中，具有拉伸應(yīng)力的氮化物膜CSl形成于FMONOS和NMOS的頂表面之上，而具有壓縮應(yīng)力的氮化物膜CS2形成于PMOS的頂表面之上。因此，也在FMONOS和NMOS中，如在PMOS中那樣減少在氮化物膜CSl與溝道區(qū)域之間的距離。因而，氮化物膜CSl可以更高效地向PMOS的溝道區(qū)域施加壓縮應(yīng)力；可以增加作為存儲器單元的FMONOS的通斷比；并且可以增強NMOS的電流驅(qū)動能力。另外，通過將FMONOS和NMOS(PMOS)中的側(cè)壁氧化硅膜SWI的厚度設(shè)置成IOnm或者更少，可以設(shè)置在FMONOS和NMOS中的氮化物膜CSl與溝道區(qū)域之間的距離，使得氮化物膜CSl可以向溝道區(qū)域施加充分的拉伸應(yīng)力。對于氮化硅膜N，僅蝕刻其在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的部分；在其它區(qū)域中維持它。在維持FMONOS的功能方面可允許這樣僅去除在控制柵極電極CG與存儲柵極電極MG之間的區(qū)域中的氮化硅膜N的頂部部分。因此，可以增加作為存儲器單元的FMONOS的通斷比而未削弱FMONOS的功能。這一實施例除了上文提到的點之外與第一實施例相同。也就是說，上文未描述的第四實施例的配置、條件、步驟、優(yōu)點等與第一實施例的配置、條件、步驟、優(yōu)點等相同。這里公開的實施例應(yīng)當(dāng)理解為在所有方面為示例而非限制。本發(fā)明的范圍不是由前文說明書而是由所附權(quán)利要求限定并且旨在于包括與權(quán)利要求等同的含義和在該范圍內(nèi)的任何改變。另外，可以適當(dāng)組合上文提到的實施例的配置。本發(fā)明特別有利地適用于包括FMONOS和CMOS的半導(dǎo)體器件及其制造方法。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 具有主表面的半導(dǎo)體襯底； MONOS型存儲器單元，形成于所述主表面之上并且具有溝道； n溝道晶體管，形成于所述主表面之上； P溝道晶體管，形成于所述主表面之上；以及 氮化物膜，以接觸所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管的相應(yīng)頂表面這樣的方式來形成， 其中所述氮化物膜向所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管的溝道施加應(yīng)力。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，所述氮化物膜向所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管的溝道施加壓縮應(yīng)力。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件， 其中所述氮化物膜向所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管的溝道施加壓縮應(yīng)力，并且 其中所述氮化物膜向所述MONOS型存儲器單元和所述n溝道晶體管施加的壓縮應(yīng)力小于由其向所述P溝道晶體管施加的壓縮應(yīng)力。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述氮化物膜包括向所述MONOS型存儲器單元和所述n溝道晶體管的溝道施加拉伸應(yīng)力的第一氮化物膜以及向所述p溝道晶體管的溝道施加壓縮應(yīng)力的第二氮化物膜。
5.根據(jù)權(quán)利要求I至4中的任一權(quán)利要求所述的半導(dǎo)體器件， 其中所述P溝道晶體管包括柵極電極， 其中所述雜質(zhì)區(qū)域形成于所述P溝道晶體管的區(qū)域中，所述P溝道晶體管的所述區(qū)域是其中將形成所述溝道的區(qū)域，并且 其中所述P溝道晶體管的所述柵極電極包含n型雜質(zhì)。
6.根據(jù)權(quán)利要求I至4中的任一權(quán)利要求所述的半導(dǎo)體器件， 其中所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管各自包括柵極電極， 其中所述MONOS型存儲器單元和所述n溝道晶體管各自包括以接觸所述柵極電極的側(cè)壁這樣的方式依次層疊的側(cè)壁氧化娃膜和側(cè)壁氮化娃膜，并且 其中所述P溝道晶體管包括形成于所述柵極電極的側(cè)壁表面之上的側(cè)壁氧化硅膜。
7.根據(jù)權(quán)利要求I至4中的任一權(quán)利要求所述的半導(dǎo)體器件， 其中所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管各自包括柵極電極和以接觸所述柵極電極的側(cè)壁這樣的方式形成的側(cè)壁氧化硅膜，并且 其中所述MONOS型存儲器單元和所述n溝道晶體管的所述側(cè)壁氧化硅膜具有IOnm或者更少的厚度。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件， 其中所述MONOS型存儲器單元的所述柵極電極包括控制柵極電極和存儲柵極電極， 其中所述MONOS型存儲器單元包括形成于所述存儲柵極電極與所述半導(dǎo)體襯底之間并且旨在于在所述MONOS型存儲器單元中存儲電荷的氮化物絕緣體層，其中所述氮化物絕緣體層從在所述存儲柵極電極與所述半導(dǎo)體襯底之間的區(qū)域向在所述控制柵極電極與所述存儲柵極電極之間的區(qū)域延伸，并且 其中在所述控制柵極電極與所述存儲柵極電極之間的所述區(qū)域中的所述氮化物絕緣體層的最上部低于所述存儲柵極電極的最上表面而高于所述存儲柵極電極的最下表面。
9.根據(jù)權(quán)利要求6至8中的任一權(quán)利要求所述的半導(dǎo)體器件， 其中雜質(zhì)區(qū)域形成于其中將形成所述溝道的所述P溝道晶體管的所述區(qū)域中，并且 其中所述P溝道晶體管的所述柵極電極包含n型雜質(zhì)。
10.一種用于通過制備具有主表面的半導(dǎo)體襯底并且在所述主表面之上形成MONOS型存儲器單元、n溝道晶體管和p溝道晶體管來制造半導(dǎo)體器件的方法，所述方法包括以下步驟 形成氮化物絕緣體層，所述氮化物絕緣體層在所述MONOS型存儲器單元中存儲電荷； 形成在所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管中包括的柵極電極； 在每個柵極電極的側(cè)壁表面之上依次形成側(cè)壁氧化硅膜和側(cè)壁氮化硅膜； 以接觸其中將形成所述MONOS型存儲器單元的區(qū)域中的所述氮化物絕緣體層的頂表面這樣的方式形成保護膜； 在形成所述保護膜的狀態(tài)中去除其中將形成所述P溝道晶體管的區(qū)域中的所述側(cè)壁氮化硅膜；以及 以接觸其中將形成所述MONOS型存儲器單元的所述區(qū)域、其中將形成所述n溝道晶體管的區(qū)域和其中將形成所述P溝道晶體管的所述區(qū)域的頂表面這樣的方式形成氮化物膜，所述氮化物膜旨在于向溝道施加應(yīng)力。
11.根據(jù)權(quán)利要求10所述的用于制造半導(dǎo)體器件的方法，其中所述保護膜形成于其中形成所述MONOS型存儲器單元的所述區(qū)域和其中形成所述n溝道晶體管的所述區(qū)域的所述頂表面之上。
12.根據(jù)權(quán)利要求10和11中的任一權(quán)利要求所述的用于制造半導(dǎo)體器件的方法， 其中在其中將形成所述MONOS型存儲器單元的所述區(qū)域和其中將形成所述n溝道晶體管的所述區(qū)域的所述頂表面之上形成的所述氮化物膜向所述MONOS型存儲器單元和所述n溝道晶體管的所述溝道施加拉伸應(yīng)力，并且 其中在其中將形成所述P溝道晶體管的所述區(qū)域的所述頂表面之上形成的所述氮化物膜向所述P溝道晶體管的所述溝道施加壓縮應(yīng)力。
13.根據(jù)權(quán)利要求10和11中的任一權(quán)利要求所述的用于制造半導(dǎo)體器件的方法，其中所述氮化物膜向所述MONOS型存儲器單元、所述n溝道晶體管和所述p溝道晶體管的所述溝道施加壓縮應(yīng)力。
14.根據(jù)權(quán)利要求10和13中的任一權(quán)利要求所述的用于制造半導(dǎo)體器件的方法，其中所述保護膜是抗蝕劑膜。
15.根據(jù)權(quán)利要求10和14中的任一權(quán)利要求所述的用于制造半導(dǎo)體器件的方法，還包括在所述P溝道晶體管的區(qū)域中形成雜質(zhì)區(qū)域的步驟，所述P溝道晶體管的所述區(qū)域是其中將形成所述溝道的區(qū)域， 其中以包含n型雜質(zhì)這樣的方式形成所述MONOS型存儲器單元、所述n溝道晶體管和所述P 溝道晶體管的相應(yīng)柵極電極。
全文摘要
本發(fā)明的實施例涉及半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括具有主表面的半導(dǎo)體襯底；MONOS型存儲器單元，形成于主表面之上并且具有溝道；n溝道晶體管，形成于主表面之上；以及p溝道晶體管，形成于主表面之上。以接觸MONOS型存儲器單元、n溝道晶體管和p溝道晶體管的頂表面這樣的方式形成氮化物膜。氮化物膜向MONOS型存儲器單元、n溝道晶體管和p溝道晶體管的溝道施加應(yīng)力。
文檔編號H01L27/115GK102810542SQ201210178009
公開日2012年12月5日 申請日期2012年5月29日 優(yōu)先權(quán)日2011年5月30日
發(fā)明者平野有一 申請人:瑞薩電子株式會社