專利名稱：后形成鰭的置換型金屬柵極finfet的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，并且更具體而言，涉及鰭型場效應(yīng)晶體管(FinFET)器件及其制造方法。
背景技術(shù)：
由于鰭型場效應(yīng)晶體管(FinFET)器件的快速切換時間以及高的電流密度，鰭型場效應(yīng)晶體管是期望的器件架構(gòu)。在FinFET器件的基本形式中，F(xiàn)inFET器件包括源極、漏極以及在源極和漏極之間的ー個或者多個鰭形溝道。在鰭之上的柵極電極調(diào)節(jié)在源極和漏極之間的電子流。然而，F(xiàn)inFET器件的架構(gòu)展現(xiàn)出顯著的制造挑戰(zhàn)。例如，隨著器件的特征尺寸變得越來越小(與當前技術(shù)相匹配)，使源極和漏極精確且一致地接觸成為問題。FinFET器 件的某些先前示范已經(jīng)關(guān)于單個鰭、隔離的器件或者以極大弛豫間距構(gòu)建的器件。這些特性允許避開使源極和漏極接觸的問題。源極/漏極連接焊盤有時用來接觸鰭，這在處理期間提供機械穩(wěn)定性、簡化器件接觸方案并且減小外部電阻。然而，連接焊盤需要與柵極精確地對準，以便實現(xiàn)實際的柵極間距(在使用最小柵極間距的邏輯布局的情況中)并且最小化外部電阻和寄生電容中的變化。將連接盤焊盤與柵極適當且一致地對準很困難。因此，已經(jīng)提出了并不使用連接焊盤的備選接觸方案。然而，在沒有連接盤焊盤的情況下，需要與各個鰭形成接觸，這可能例如由于最小鰭間距與接觸過孔的最小間距之間的失配而較困難。已經(jīng)提出了諸如外延地合并鰭或者使用接觸條來接觸多個鰭之類的解決方案。例如，外延提升的源極區(qū)和漏極區(qū)用來減小串聯(lián)電阻并且簡化接觸方案。例如，參見Kaneko善人的 Siaewall transfer process ana selective gate siaewall spacer formationtechnology for sub_15nm finfet with elevated source/drain extension, IEDMTechnical Digest,第 844 至 847 頁(2005) ；Kavalieros 等人的 Tri-Gate TransistorArchitecture with High-k Gate Dielectrics, Metal Gates and Strain Engineering,Sympos ium on VLSI Technology 2006,第 50 至 51 頁(2006)；以及 Shang 等人的investigation οι FmFEi Devices for ^2nm Technologies ana Beyona, Symposium onVLSI Technology 2006，第 54 至 55 頁(2006)。然而，外延エ藝由于它們對表面化學、晶體定向和生長條件的極端敏感性而具有缺陷。例如，利用外延生長エ藝，需要防止在柵極上的寄生生長，需要保護器件結(jié)構(gòu)的其余部分不受激進的預(yù)外延清潔之害，并且需要控制外延生長的分面(faceting)和方向以最小化寄生電容和寄生電阻兩者并且以在不同摻雜的源極表面和漏極表面上實現(xiàn)相似的生長?？s小的鰭寬度是FinFET制造的另ー挑戰(zhàn)。對于在柵極圖案化之前形成鰭的方案而言，薄的鰭必須經(jīng)受得住通常包括激進的刻蝕エ藝的柵極和間隔物處理。由Schulz提交的美國專利申請公開No. 2006/0189043(此后稱為“Schulz”)描述了 finFET器件制造方法，其包括使用在襯底之上的掩模層、在掩模層中創(chuàng)建溝槽、在襯底中在溝槽內(nèi)形成鰭以及然后在溝槽中在鰭之上形成平面化的柵極電極。然而，Schulz的教導(dǎo)并不用于尤其是在縮小的エ藝技術(shù)的背景中以制造所需的精度和一致性形成鰭。因此，期望改善器件接觸方案和器件的可縮放性的FinFET器件及其制造方法。

發(fā)明內(nèi)容
本發(fā)明提供了改進的鰭型場效應(yīng)晶體管(FinFET)器件及其制造方法。在本發(fā)明的ー個方面中，提供了一種用于制造場效應(yīng)晶體管器件的方法。該方法包括以下步驟。提供了具有在絕緣體上的有源層的晶片。在有源層上圖案化多個鰭硬掩模。將虛設(shè)柵極布置在鰭硬掩模的中心部分之上，其中有源層的、在虛設(shè)柵極之外的部分將用作器件的源極區(qū)和漏極區(qū)。將ー種或者多種摻雜劑注入到源極區(qū)和漏極區(qū)中。在虛設(shè)柵極的周圍沉積電介質(zhì)填料層。移除虛設(shè)柵極，以在電介質(zhì)填料層中形成溝槽，其中鰭硬掩模存在于溝槽中的有源層之上。鰭硬掩模用來在溝槽內(nèi)的有源層中蝕刻多個鰭，其中鰭將用作器件的溝道區(qū)域。使用快速熱退火來活化注入到源極區(qū)和漏極區(qū)中的摻雜劑。在溝槽中形成置換型 (replacement)柵極，其中活化被注入到源極區(qū)和漏極區(qū)中的摻雜劑的步驟在于溝槽中形成置換型柵極的步驟之前執(zhí)行。在本發(fā)明的另一方面中，提供了一種場效應(yīng)晶體管器件。該器件包括源極區(qū)；漏極區(qū)；連接源極區(qū)和漏極區(qū)的多個鰭，其中鰭用作器件的溝道區(qū)域，并且其中鰭具有從約20nm至約200nm的間距，并且每個鰭具有從約2nm至約40nm的寬度；金屬柵極,其至少部分圍繞每個鰭，其中源極區(qū)和漏極區(qū)與金屬柵極自對準；以及在金屬柵極周圍的電介質(zhì)填料層。通過參照ー下詳細描述和附圖，將獲得對本發(fā)明的更完整的理解以及本發(fā)明的其他ー些特征和優(yōu)點。


。圖I是圖示了絕緣體上半導(dǎo)體(SOI)晶片的三維示意圖，該絕緣體上半導(dǎo)體(SOI)晶片作為用于制造根據(jù)本發(fā)明的一個實施例的鰭型場效應(yīng)晶體管(FinFET)器件的起始結(jié)構(gòu)；圖2A是圖示了根據(jù)本發(fā)明的一個實施例的淺溝槽隔離(STI)的三維示意圖，該STI已被用于限定圖I的SOI晶片中的有源區(qū)；圖2B是圖示了根據(jù)本發(fā)明的ー個實施例鰭硬掩模已經(jīng)沉積在圖I的SOI晶片上的三維示意圖；圖3A是圖示了根據(jù)本發(fā)明的一個實施例的鰭硬掩模的三維示意圖，該鰭硬掩模已經(jīng)沉積在圖2A的SOI晶片上；圖3B是圖示了根據(jù)本發(fā)明的一個實施例的臺面隔離的三維示意圖，該臺面隔離已經(jīng)用于限定圖2B的SOI晶片中的有源區(qū)；圖4A是圖示了根據(jù)本發(fā)明的一個實施例的已被布置在圖3A的鰭硬掩模的中心部分之上的虛設(shè)柵極結(jié)構(gòu)以及鰭硬掩模的從虛設(shè)柵極之下延伸出來的部分已被可選地移除的三維示意圖，其中晶片的有源層的未被虛設(shè)柵極覆蓋的部分用作器件的源極區(qū)和漏極區(qū)；圖4B是圖示了根據(jù)本發(fā)明的一個實施例的已被布置在圖3B的鰭硬掩模的中心部分之上的虛設(shè)柵極結(jié)構(gòu)以及鰭硬掩模的、從虛設(shè)柵極之下延伸出來的部分已被可選地移除的三維示意圖，其中晶片的有源層的未被虛設(shè)柵極覆蓋的部分用作器件的源極區(qū)和漏極區(qū)；圖5A是圖示了根據(jù)本發(fā)明的一個實施例的離子注入已被執(zhí)行進入到圖4A的源極區(qū)和漏極區(qū)中的三維示意圖；圖5B是圖示了根據(jù)本發(fā)明的一個實施例的離子注入已被執(zhí)行進入到圖4B的源極區(qū)和漏極區(qū)中的三維示意圖；圖6A是圖示了根據(jù)本發(fā)明的一個實施例的已在圖5A的源極區(qū)和漏極區(qū)上形成的硅化物區(qū)域的三維示意圖； 圖6B是圖示了根據(jù)本發(fā)明的一個實施例的已在圖5B的源極區(qū)和漏極區(qū)上形成的硅化物區(qū)域的三維示意圖；圖7A是圖示了根據(jù)本發(fā)明的一個實施例的已在圖6A的虛設(shè)柵極周圍沉積的填料層的三維示意圖；圖7B是圖示了根據(jù)本發(fā)明的一個實施例的已在圖6B的虛設(shè)柵極周圍沉積的填料層的三維示意圖；圖8A是圖示了根據(jù)本發(fā)明的一個實施例的已移除虛設(shè)柵極從而在圖7A的填料層中形成溝槽的三維示意圖；圖SB是圖示了根據(jù)本發(fā)明的一個實施例的已移除虛設(shè)柵極從而在圖7B的填料層中形成溝槽的三維示意圖；圖9A是根據(jù)本發(fā)明的一個實施例的圖示了已在圖8A的有源層中形成的鰭的三維示意圖；圖9B是圖示了根據(jù)本發(fā)明的一個實施例的已在圖SB的有源層中形成的鰭的三維示意圖；圖IOA是圖示了根據(jù)本發(fā)明的一個實施例的已經(jīng)在圖9A的溝槽中形成的間隔物的三維示意圖；圖IOB是圖示了根據(jù)本發(fā)明的一個實施例的已經(jīng)在圖9B的溝槽中形成的間隔物的三維示意圖；圖IlA是圖示了根據(jù)本發(fā)明的一個實施例的已從鰭的頂部移除來自圖IOA的剰余鰭硬掩模的三維示意圖；圖IlB是圖示了根據(jù)本發(fā)明的一個實施例的已從鰭的頂部移除來自圖IOB的剩余鰭硬掩模的三維示意圖；圖12A是圖示了根據(jù)本發(fā)明的一個實施例的圖IlA的絕緣體在在鰭之間的溝槽中的露出部分已經(jīng)被凹陷以可選地提供柵極全部環(huán)繞配置的三維示意圖；圖12B是圖示了根據(jù)本發(fā)明的一個實施例的圖IlB的絕緣體在在鰭之間的溝槽中的露出部分已經(jīng)被凹陷，以可選地提供柵極全部環(huán)繞配置的三維示意圖；圖13A是圖示了根據(jù)本發(fā)明的一個實施例的已在圖IlA的鰭上生長的可選的犧牲氧化物層的三維示意圖13B是圖示了根據(jù)本發(fā)明的一個實施例的已在圖IlB的鰭上生長的可選的犧牲氧化物層的三維示意圖；圖14A是圖示了根據(jù)本發(fā)明的一個實施例的已在圖13A的溝槽中形成的置換型柵極的三維示意圖；圖14B是圖示了根據(jù)本發(fā)明的一個實施例的已在圖13B的溝槽中形成的置換型柵極的三維示意圖；圖15A是圖示了根據(jù)本發(fā)明的一個實施例的已在圖12A的溝槽中形成的全部環(huán)柵置換型柵極的三維示意圖；以及圖15B是圖示了根據(jù)本發(fā)明的一個實施例的已在圖12B的溝槽中形成的全部環(huán)柵置換型柵極的三維示意圖。
具體實施方式

圖I至圖15是圖示了用于制造鰭型場效應(yīng)晶體管(FinFET)器件的示例性方法的示意圖。如以下將詳細描述的那樣，本技術(shù)利用大馬士革柵極エ藝來構(gòu)建與柵極自對準的源扱/漏極區(qū)。制造エ藝始于絕緣體上半導(dǎo)體(SOI)晶片。參見圖I。SOI晶片典型地包括由絕緣體與襯底隔開的半導(dǎo)體材料層(通常也被稱為絕緣體上半導(dǎo)體層或者SOI層)。當絕緣體是氧化物(例如，ニ氧化硅(SiO2))時，其通常被稱為掩埋氧化物，或者BOX。根據(jù)本技木，SOI層將用作器件的有源層。因此，SOI層在本文中將被稱為有源層。在圖I示出的示例中，起始晶片包括在BOX 102之上的有源層106。為便于描述，未示出典型地位于BOX之下的襯底。根據(jù)ー個示例性實施例，通過諸如硅(Si)(例如晶狀硅)、鍺硅(SiGe)或者鍺(Ge)之類的半導(dǎo)體材料形成有源層106。因此，有源層106也可以被稱為“半導(dǎo)體器件層”或者簡稱為“半導(dǎo)體層”。此外,有源層106優(yōu)選地具有從約5納米(nm)到約40nm的厚度。商業(yè)上可用的SOI晶片典型地具有較厚的SOI層。因此，可以使用諸如氧化減薄之類的技術(shù)來減薄商業(yè)晶片的SOI層，以獲得本技術(shù)期望的有源層厚度。接著，在有源層中限定至少ー個有源區(qū)。這可以以多種不同方式來實現(xiàn)，例如，一種方式是借助于淺溝槽隔離(STI)，而另ー種方式是借助于臺面隔離。將在下面的每個附圖中呈現(xiàn)這兩種情景，其中STI實施例被示出為每個附圖的A子部分，而臺面隔離被示出為每個附圖的B子部分。因此，在圖2A圖示示出的示例性實施例中，STI用來限定圖I的晶片的有源層中的有源區(qū)。STI隔離エ藝始于首先在有源層106的將用作器件的有源區(qū)的部分上形成電介質(zhì)硬掩模(未示出)。繼而，例如使用反應(yīng)離子刻蝕(RIE)移除有源層106的、在有源區(qū)之外的未被電介質(zhì)硬掩模保護的部分(有源層106的被移除的這些部分對應(yīng)于器件的非有源區(qū))。繼而，例如使用化學氣相沉積(CVD)、等離子體增強CVD(PECVD)、原子或者分子層沉積(ALD或者MLD)、旋涂式電介質(zhì)(SOD)或者這些技術(shù)的某些組合來毯式沉積STI電介質(zhì)材料。適當?shù)腟TI電介質(zhì)材料包括但不限于氮化娃襯墊接著是氧化娃填充。所沉積的STI電介質(zhì)材料可以使用諸如化學機械拋光(CMP)之類的技術(shù)來平面化，以便從有源區(qū)域移除STI電介質(zhì)材料。剩余的STI電介質(zhì)材料在圖2A中被示出為STI電介質(zhì)202。繼而，可以使用RIE、濕法化學刻蝕、蒸發(fā)刻蝕或者這些技術(shù)的某些組合來移除電介質(zhì)硬掩模，以露出有源層106。因此，根據(jù)該エ藝，有源層的被移除的部分被電絕緣電介質(zhì)代替。通常以在納米至微米特征尺寸范圍的エ藝技術(shù)采用STI。如以下將詳細描述的那樣，本技術(shù)適用于生成具有柵極長度低至30nm以下(例如，柵極長度低至約22nm)的FinFET 器件。備選地，臺面隔離可以用來限定在圖I的SOI晶片中的有源區(qū)。如從以下描述將變得明顯的那樣，鰭硬掩模將用來制造器件的多個鰭形溝道。利用STI隔離技術(shù)或者臺面隔離技術(shù)中的任ー種，鰭硬掩?？梢栽趫?zhí)行隔離步驟之前或者之后制造 。因此，僅通過示例，在圖2A中，示出了在形成鰭硬掩模之前執(zhí)行STI隔離步驟。然而，該エ藝可以包括在執(zhí)行STI隔離步驟之前形成鰭硬掩摸。對于臺面隔離也是這種情況。在決定是在隔離之前還是之后形成鰭硬掩模中考慮的因素是在エ藝中的晶片上的構(gòu)形較少的時刻執(zhí)行鰭圖案化是有益的。因此，在臺面隔離的情況下，在硬掩模圖案化之后執(zhí)行隔離步驟可以是有利的，這是由于鰭圖案化是比有源區(qū)光刻更具有挑戰(zhàn)性的光刻步驟。鰭圖案化確定溝道的形狀，并且鰭寬度的任何不均勻?qū)?dǎo)致閾值電壓變化。此外，任何線邊緣粗糙也將導(dǎo)致閾值電壓變化或者溝道表面遷移率的退化。另ー方面，有源區(qū)圖案化確定源極區(qū)和漏極區(qū)的形狀，這對器件性能的影響比對溝道的影響小。因此，在圖2B中圖示示出的示例性實施例中，在有源層106上制造多個鰭硬掩模。根據(jù)ー個示例性實施例，姆個鰭硬掩模具有從約2nm到約50nm的高度。如圖2B所示,鰭硬掩模可以通過首先沉積鰭硬掩模材料堆疊并且然后使用光刻和刻蝕來直接圖案化該堆疊以形成各個鰭硬掩模。根據(jù)ー個示例性實施例，鰭硬掩模材料堆疊包括在有源層106上熱生長成從約Inm到約25nm厚度的氧化物(例如，SiO2)層，以及使用低壓化學氣相沉積(LPCVD)在SiO2層上沉積成從約Inm到約25nm厚度的氮化硅層。可以在鰭硬掩模中包括的其他材料包括在高溫下穩(wěn)定的碳材料，或者氧化鉿(HfO2)或者氮化鉭(TaN)。僅通過示例，這些其他材料可以單獨用作鰭硬掩?；蛘卟⑷氲绞褂眠@些材料的某些組合的多層堆疊中(如與以上提供有氧化物/氮化物的示例)，前提是最上層充當用于ー個或者多個較低的下層的刻蝕掩模并且堆疊中的至少ー個層是用于半導(dǎo)體材料(即，有源層)刻蝕的刻蝕掩模(如與以上提供有氧化物/氮化物的情形)。鰭硬掩模材料堆疊然后被直接圖案化，以形成多個各個鰭硬掩摸。例如，參見圖2B。根據(jù)ー個示例性實施例，鰭硬掩模被形成為具有從約20nm至約200nm的間距(S卩，每個相鄰的鰭硬掩模之間的距離)(如箭頭208所示)，以及從約2nm到約40nm的寬度Dfin(如箭頭210a和210b所示)。這樣，所得鰭也將具有約20nm至約200nm的間距(即，相鄰的鰭硬掩模之間的距離),以及從約2nm到約40nm的寬度。備選地，鰭硬掩模可以使用諸如側(cè)壁圖像轉(zhuǎn)移之類的間距加倍技術(shù)來制造。例如，可以沉積和圖案化諸如多晶硅(多晶Si)或者碳之類的犧牲芯軸材料，并且然后可以在犧牲芯軸上保形地沉積ー種或者多種鰭硬掩模材料，并且各向異性地刻蝕以在芯軸的側(cè)壁上形成間隔物。然后可以移除犧牲芯軸，從而僅留下鰭硬掩模材料。諸如側(cè)壁圖像轉(zhuǎn)移之類的間距加倍技術(shù)是本領(lǐng)域技術(shù)人員所公知的，因此在本文中不再進一歩描述。也可以使用光刻和刻蝕移除不想要的鰭硬掩模圖案。用來移除不想要的鰭硬掩模圖案的刻蝕技術(shù)可以被選擇成優(yōu)選地移除硬掩模而不移除在前端エ序(FEOL)結(jié)構(gòu)中的其他膜(尤其是硅)。該技術(shù)也應(yīng)當與光刻地限定的掩模材料(諸如，光致抗蝕劑)兼容。該エ藝的示例包括但不限于在氮化硅(SiN)硬掩模的情況下基于碳氟化合物的RIEエ藝或者在HfO2或者TaN的情況下基于BCl3的RIEエ藝。在又一實施例中，可以通過使用定向自組裝來制造鰭硬掩模，該技術(shù)使用雙嵌段共聚物和適當?shù)哪０宸桨浮＠?，可以使用旋涂或者基于CVD的技術(shù)而在鰭硬掩模材料上沉積含碳層和硬掩模層。含碳層的示例包括但不限于通過CVD沉積的非晶碳或者通過自旋鑄模沉積的有機平面化層。硬掩模層的示例包括但不限于通過低溫CVD、PECVD或者ALD沉積的ニ氧化硅膜、氮化物膜或者氮氧化物膜。附加地，該層可以包括通過自旋涂覆沉積的含硅或者含鈦的ARC層或者通過ALD沉積的TaN、Hf02或者氧化鋁(Al2O3)膜。一旦這些膜在適當位置，則可以使用適當中和層的光刻和化學外延在硬掩模層的表面上形成模板圖案。光刻圖案可以被溶解，從而揭露下層硬掩模層。聚苯こ烯(PS)和聚甲基丙烯酸甲酯(PMMA)的雙嵌段共聚物可以自旋鑄模在表面上，并且被退火，以形成交替的PS和PMMA的聚合物薄板?？梢酝ㄟ^調(diào)整聚合物的分子權(quán)重來調(diào)節(jié)PS-PMMA圖案的周期，從而產(chǎn)生具有間距從約 20nm到約50nm的有序圖案?？梢允褂眠x擇性RIEエ藝將PMMA從圖案中移除。在形成該圖 案之后，該圖案可以被刻蝕成在有機平面化層頂上的硬掩模層。后續(xù)圖案可以被轉(zhuǎn)移到如上所述的硬掩模圖案中。如上所述，可以利用進ー步的光刻和刻蝕移除圖案的不想要的區(qū)域。類似地，在圖2A和圖3A示出的示例性實施例(其中使用STI來限定有源區(qū)的實施例)中，在有源層106上限定多個鰭硬掩模。可以使用以上剛描述的相同技術(shù)來形成鰭硬掩模，并且因此如在圖3B中所示的那樣，鰭硬掩模可以具有與以上結(jié)合圖2B的描述而描述的相同的成分(例如，雙層氧化物(例如，SiO2)/氮化物硬掩模)和尺度。如圖3B所示，在臺面隔離的情況下，現(xiàn)在可以執(zhí)行隔離步驟(如果在硬掩模形成之前還未執(zhí)行)，以在有源層106中限定有源區(qū)。根據(jù)ー個示例性實施例，通過首先在有源層106的待用作器件的有源區(qū)的部分上形成電介質(zhì)硬掩模(未示出)來執(zhí)行臺面隔離。然后例如使用RIE移除有源層106的在有源區(qū)之外的未受電介質(zhì)硬掩模保護的部分(有源層106的被移除的這些部分對應(yīng)于器件的非有源區(qū))。接著，為了開始大馬士革柵極エ藝，形成虛設(shè)柵扱。虛設(shè)柵極形成エ藝包括首先在有源層106上沉積虛設(shè)柵極材料堆疊，并且然后圖案化這些材料以在鰭硬掩模的中心之上形成虛設(shè)柵扱。也就是說，根據(jù)ー個示例性實施例，虛設(shè)柵極材料堆疊包括在有源層上的氧化物層(充當用于虛設(shè)柵極刻蝕的刻蝕阻止物，在圖4A中示出為氧化物層402或者在圖4B中示出為氧化物層410，參見下文)以及在氧化物層上的多晶Si層。可以在多晶Si層上形成氮化硅硬掩模層(不被視為虛設(shè)柵極的一部分，由于其用于保護虛設(shè)柵極的頂部不受影響虛設(shè)柵極材料的エ藝(諸如RIE、外延硅生長或者硅化)的影響，并且稍后在エ藝中將從虛設(shè)柵極的頂部移除)。僅通過示例，可以通過熱氧化有源層106的露出表面或者可以通過使用例如CVD或者ALD在有源層106上沉積而形成氧化物層。在任何一種情況中，氧化物層具有從約O. 5nm到約2nm的厚度?？梢允褂肅VD在氧化物層上并且在鰭硬掩模之上沉積多晶Si層，該多晶Si層的厚度為從約40nm到約200nm?？梢允褂肅VD在多晶Si層上沉積氮化硅硬掩模層，該氮化硅硬掩模層的厚度為從約IOnm到約lOOnm。此外，由于虛設(shè)柵極材料被沉積在鰭硬掩模之上，而不是在平坦表面上，因此期望在沉積之后(例如，使用CMP)平面化材料層之ー以便減小表面狀態(tài)。例如，在沉積多晶Si層之后，可以(例如，使用CMP)平面化多晶Si層以便提供平坦表面，在該平坦表面上沉積氮化娃硬掩模層。接著，材料堆疊被圖案化以形成虛設(shè)柵極404 (圖4A)和412 (圖4B)。通過使用光刻(即光致抗蝕劑堆疊的光刻圖案化)和刻蝕(即，RIE)來實現(xiàn)圖案化，從而導(dǎo)致除了多晶Si層的中心地位于鰭硬掩模之上的中心部分之外的所有多晶Si層(使用氧化物層402或者410作為刻蝕阻止物)的移除，該中心部分為虛設(shè)柵極404 (圖4A)/412(圖4B)。氮化硅硬掩模層在エ藝中也被圖案化，從而在虛設(shè)柵極404/412的頂部分別形成氮化硅硬掩模406/414。如以上強調(diào)的那樣，氮化硅硬掩模將用于保護虛設(shè)柵極的頂部，并且稍后在エ藝中移除。根據(jù)ー個示例性實施例，虛設(shè)柵極404或者412具有從約40nm到約200nm的高度(在圖4A中示出為高度404H，或者在圖4B中示出為高度412H)，和從約5nm到約45nm的長度(在圖4A中示出為長度404L，或者在圖4B中示出為長度412L)。注意到，鰭硬掩模的未由虛設(shè)柵極覆蓋的部分(即，鰭硬掩模的從虛設(shè)柵極之下延伸出來的部分)可以使用附加
且隨后的刻蝕步驟移除。然而，該步驟是可選的。保留鰭硬掩模的未由虛設(shè)柵極覆蓋的部分可能是有利的，這是因為它們可以用來給器件的源極區(qū)和漏極區(qū)引入自對準紋理?？梢允褂肦IE、濕法化學刻蝕、蒸發(fā)刻蝕或者這些技術(shù)的某些組合來移除鰭硬掩模的這些部分。虛設(shè)柵極限定有源層106的一部分，在該部分中將形成鰭(參見下文)，鰭用作器件的溝道區(qū)域。有源層106的未由虛設(shè)柵極覆蓋的部分(在本文中也稱為在虛設(shè)柵極之夕卜)將用作器件的源極區(qū)和漏極區(qū)。現(xiàn)在將使用本領(lǐng)域技術(shù)人員公知的任何適當?shù)募夹g(shù)來制造源極區(qū)和漏極區(qū)，這包括例如使用間隔物、離子注入、源扱/漏極凹陷、嵌入式源扱/漏極材料的外延生長、活化退火和/或硅化物形成。例如，接著圖4A (其中STI用來限定有源區(qū)的實施例)，圖5A圖示了在源極/漏極區(qū)502和504中執(zhí)行離子注入。如圖5A中所示，離子注入通過可選的間隔物506而從溝道區(qū)域偏移，間隔物506已在虛設(shè)柵極404和氮化硅硬掩模406的側(cè)壁上形成。間隔物506也可能是期望的，以便保護虛設(shè)柵極材料免受諸如硅化或者外延之類的后續(xù)エ藝的影響(參見下文)。可以使用本領(lǐng)域已知的任何常規(guī)エ藝來制造間隔物506，并且間隔物506可以由任何適當?shù)拈g隔物材料(諸如氮化物材料)形成。根據(jù)ー個示例性實施例，利用摻雜劑使用自上而下深注入來摻雜源扱/漏極區(qū)502和504。適當?shù)膿诫s劑包括但不限于硼、神和磷。被注入到源極區(qū)和漏極區(qū)中的摻雜劑可以在此時利用高溫快速退火(RTA)活化或者在制造エ藝的任何后續(xù)時刻活化，這依賴于具體置換型柵極流程所需的熱穩(wěn)定性和熱需求。例如，可以在有或者沒有硅化物在適當位置，或者在沒有硅化物在適當位置而ー個或者多個電介質(zhì)膜存在于源極/漏極區(qū)上的情況下執(zhí)行RTA?？梢詧?zhí)行相同的エ藝來形成在臺面隔離實施例中的源扱/漏極區(qū)512和514(8卩，包括在虛設(shè)柵極412和氮化硅硬掩模414的側(cè)壁上形成間隔物以從溝道區(qū)域偏移離子注入，并且在后續(xù)處理步驟期間保護虛設(shè)柵極)。參見接著圖4B的圖5B。刻蝕阻止氧化物層402 (圖5A)或者刻蝕阻止氧化物層410(圖5B)的部分存在于虛設(shè)柵極堆疊之下，但是可以(例如使用多種常規(guī)濕法清潔的任何ー種，諸如在RIE之后的氫氟酸(HF)浸沒來)從源極區(qū)和漏極區(qū)移除。 作為對照，利用諸如在Schulz (參見上文)中描述的常規(guī)的エ藝流程，在形成柵極之前，不采用虛設(shè)柵極來制造源扱/漏極區(qū)。此外，如上所述，常規(guī)エ藝流程并不用于以制造所需的精度和一致性(尤其是在縮小的エ藝技術(shù)的背景中)形成鰭。先形成硅化物或者后形成硅化物的エ藝可以用來在源極/漏極區(qū)上形成硅化物區(qū)域。利用前者，在エ藝中的此時可以在源扱/漏極區(qū)502/504(圖6A)或512/514(圖6B)上形成硅化物區(qū)域602 (圖6A)或者604 (圖6B)。由于硅化物材料的熱約束和諸如柵極堆疊形成之類的其他步驟的熱需求，可以優(yōu)選地僅在最終柵極金屬已經(jīng)被置于適當位置之后，使用例如在電介質(zhì)層中創(chuàng)建的溝槽的底部處形成的硅化物來形成硅化物層，此后稱為溝槽硅化物。這是后形成硅化物途徑。與貫穿本描述ー樣，接著圖5A的圖6A表示其中STI用來限定有源區(qū)的實施例，而接著圖5B的圖6B表示其中臺面隔離用來限定有源區(qū)的實施例。接著，在虛設(shè)柵極周圍沉積電介質(zhì)填料層702 (圖7A)或者704 (圖7B)。與貫穿本描述ー樣，接著圖6A的圖7A表示其中STI用來限定有源區(qū)的實施例，而接著圖6B的圖7B表示其中臺面隔離用來限定有源區(qū)的實施例。填料層702(圖7A)或者704(圖7B)可以包括任何適當?shù)奶盍喜牧?，包括通過CVD、PECVD, ALD或者旋涂技術(shù)或者這些技術(shù)的任何組合沉積的電介質(zhì)材料(諸如SiO2)。 然后使用CMP來平面化電介質(zhì)填料材料，由此露出虛設(shè)柵極的頂部。可以在該エ藝中移除硬掩模406或者414以及間隔物506或者516的在虛設(shè)柵極之上的部分。如果某些硬掩模和/或間隔物材料保留，則可以使用利用RIE、濕法化學或者蒸發(fā)刻蝕的后續(xù)刻蝕步驟移除保留的材料。例如，在提升溫度下的磷酸可以用來實現(xiàn)SiN膜相對于SiO2的高選擇性移除。分別參見圖6A和圖6B。因此，電介質(zhì)填料層702或者704將具有分別等于虛設(shè)柵極404或者412的高度的厚度，例如從約40nm到約200nm。接著，移除虛設(shè)柵極404/412以在填料層702/704中形成柵極溝槽802/804。分別參見圖8A和圖8B。與貫穿本描述ー樣，接著圖7A的圖8A表示其中STI用來限定有源區(qū)的實施例，而接著圖7B的圖SB表示其中臺面隔離用來限定有源區(qū)的實施例。由于溝槽802/804是虛設(shè)柵極404/412的負圖案，溝槽802/804也中心地位于鰭硬掩模之上。分別參見圖8A和圖8B。根據(jù)ー個示例性實施例，柵極溝槽802/804將FinFET器件的鰭溝道區(qū)域與器件的源極區(qū)和漏極區(qū)區(qū)分開來?？梢允褂脻穹ɑ瘜W刻蝕或者干法刻蝕來移除虛設(shè)柵扱。根據(jù)ー個示例性實施例，濕法刻蝕(諸如TMAH或者暖氨刻蝕)或者諸如RIE的干法刻蝕可以用來分別相對于填料材料702/704選擇性地移除虛設(shè)柵極404/412。氧化物層402 (圖8A)或者410 (圖8B)在虛設(shè)柵極移除エ藝期間充當刻蝕阻止物。在公告授權(quán)給Chang 等人的、名稱為“Fin Field Effect Transistor Deviceswith Self-Aligned Source and Drain Regions” 的美國專利 No. 7，923，337 以及在由Chang 等人遞交的名稱為 “Fin Field Effect Transistor Devices with Self-AlignedSource and Drain Regions”的美國專利申請公開No. 2009/0302372中描述了米用結(jié)合FinFET架構(gòu)的虛設(shè)柵極結(jié)構(gòu)的技術(shù)，上述兩個文獻的內(nèi)容通過引用并入本文。使用虛設(shè)柵極是本技術(shù)的重要方面。首先，虛設(shè)柵極允許在形成填料層之前布置鰭硬掩模，從而當虛設(shè)柵極被移除時，所揭露的鰭硬掩模已存在于溝槽內(nèi)。鰭硬掩模對于將更精確和更均勻的鰭填料到鰭區(qū)域中是重要的。由于在溝槽內(nèi)的構(gòu)形，在沒有鰭硬掩模存在的情況下，在溝槽內(nèi)圖案化具有直立側(cè)壁的良好限定的鰭即使不是根本不可能，也將是極其困難的。如上所述，最小化鰭尺度的變化是期望的，這是由于變化可以改變器件閾值。第二，虛設(shè)柵極允許在引入最終(置換型)柵極材料之前制造源扱/漏極區(qū)。這ー序列允許使用對最終柵極材料有害的、諸如源極/漏極摻雜劑活化之類的高溫步驟。接著，在有源層106中形成鰭。分別參見圖9A和圖9B。與貫穿本描述ー樣，接著圖8A的圖9A表示其中STI用來限定有源區(qū)的實施例，而接著圖8B的圖9B表示其中臺面隔離用來限定有源區(qū)的實施例。根據(jù)ー個示例性實施例，使用各向異性(例如，硅)RIE來移除有源層106的在溝槽802/804中的未由鰭硬掩模掩蔽的部分，即部分902/904。分別參見圖9A和圖9B。BOX102充當刻蝕阻止物?？梢酝ㄟ^在鰭RIE序列中添加穿通步驟或者通過在RIE之前使用短暫的濕法刻蝕來移除氧化物層402/410。本教導(dǎo)的優(yōu)點之ー在于，僅在溝槽802/804內(nèi)刻蝕鰭，而不影響器件的在相應(yīng)的填料層之下的源扱/漏極區(qū)。此外，以這種方式產(chǎn)生的源扱/漏極區(qū)將與溝槽802/804自 對準，并且因此與將在溝槽中形成的器件柵極自對準(參見下文)。如上所述，本技術(shù)可以用于形成具有從約20nm至約200nm的間距(即，相鄰鰭之間的距離)，以及從約2nm至約40nm的寬度的鰭。此外，每個器可以具有從約IOnm至約50nm的高度?？梢栽跍喜?02/804中可選地形成內(nèi)部間隔物。分別參見圖IOA和圖10B。與貫穿本描述ー樣，接著圖9A的圖IOA表示其中STI用來限定有源區(qū)的實施例，而接著圖9B的圖IOB表示其中臺面隔離用來限定有源區(qū)的實施例。這ー步驟是可選的。將間隔物置于將為器件的源扱/漏極區(qū)與器件柵極(將形成在溝槽802/804中，參見下文)之間將有助于最小化在完成的器件中的寄生電容，但是對于在升高的源扱/漏極(RSD)外延生長或者硅化(即如在典型的FinFET流程中)期間防止柵極到源極/漏極短路并非必要。根據(jù)ー個示例性實施例，通過首先分別將氮化物層保形地沉積在溝槽802/804中來形成內(nèi)部間隔物1002/1004。然后使用各向異性氮化物RIE來在氮化物層中限定間隔物1002/1004。需要長時間過刻蝕來清理鰭的側(cè)壁，從而使得間隔物僅沿溝槽的側(cè)壁存在，而不在鰭上存在。間隔物1002/1004的最小下拉(pulldown)因此是鰭和保留的鰭硬掩模層的高度。例如，過刻蝕的量移除介于移除整個氮化物層所需的刻蝕時間的約百分之五十(％)與約80%之間。在該刻蝕期間，也可以移除鰭硬掩模的氮化物部分(而氧化物，例如SiO2部分保留)。分別參見圖9A和圖9B。接著，可選地，可以使用例如各向同性RIE移除保留在鰭之上的任何鰭硬掩摸。參見圖IlA和圖11B。與貫穿本描述ー樣，接著圖IOA的圖IlA表示其中STI用來限定有源區(qū)的實施例，而接著圖IOB的圖IlB表示其中臺面隔離用來限定有源區(qū)的實施例。然而，移除鰭硬掩模并非在所有情形中都是必須的。例如，如果期望其溝道僅在鰭的豎直表面上的雙柵器件結(jié)構(gòu)(即finFET)，則鰭硬掩?？梢员Ａ粼邛挼捻敳康倪m當位置。如果期望其溝道在鰭的豎直表面兩者上并且在頂部表面上的三柵器件結(jié)構(gòu)(即三柵)，則也可以移除鰭硬掩摸?？蛇x地，如果期望其溝道在鰭的所有四側(cè)上的柵極全部環(huán)繞器件結(jié)構(gòu)，則BOX 102的在鰭之間的溝槽中的露出部分1202/1204可以被底切/凹陷。分別參見圖12A和圖12B。與貫穿本描述ー樣，接著圖IlA的圖12A表示其中STI用來限定有源區(qū)的實施例，而接著圖IlB的圖12B表示其中臺面隔離用來限定有源區(qū)的實施例。該步驟是可選的。根據(jù)ー個示例性實施例，使用諸如HF的各向同性濕法刻蝕底切BOX 102的部分1202/1204。該エ藝使溝道區(qū)域中的每個鰭周圍的連續(xù)表面露出。然后可以形成置換型柵極，以便完全包圍每個鰭(即，柵極全部環(huán)繞配置)。例如，參見圖15A和圖15B，如下所述。此外，可以可選地執(zhí)行溝道表面優(yōu)化工藝，以改善表面電荷遷移率并且減小界面陷阱。僅通過示例，可以在鰭的露出表面上熱生長薄的犧牲氧化物層1302/1304(即，覆蓋鰭的露出表面，從而鰭在該描繪中不可見)，并且然后剝離以與可能在等離子體處理期間被破壞的鰭溝道的表面層一起移除，從而創(chuàng)建平滑的溝道表面。分別參見圖13A和圖13B。備選地，可以在存在諸如氫氣(H2)之類的氣體下執(zhí)行從約600°C到約900°C的退火，以允許在鰭溝道的表面處的受限的原子回流，從而修復(fù)損傷的地方或者創(chuàng)建平滑的溝道表面。盡管圖13A/13B接著圖11A/11B，但是在圖13A/13B中圖示的相同エ藝可以在分別在圖12A/12B中示出的可選的柵極全部環(huán)繞的實施例中執(zhí)行。與貫穿本描述ー樣，圖13A表示其中STI用來限定有源區(qū)的實施例，而圖13B表示其中臺面隔離用來限定有源區(qū)的實施例。最后，形成置換型柵極堆疊1402/1404。分別參見圖14A和圖14B。與貫穿本描述一祥，接著圖13A的圖14A表示其中STI用來限定有源區(qū)的實施例，而接著圖13B的圖14B 表示其中臺面隔離用來限定有源區(qū)的實施例。為了形成置換型柵極堆疊1402/1404，通過序列沉積エ藝在溝槽802/804中和在電介質(zhì)填料材料之上兩者形成置換型柵極材料堆疊。具體而言，根據(jù)ー個示例性實施例，置換型柵極材料堆疊包括柵極電介質(zhì)(以將柵極與鰭溝道隔開)和在柵極電介質(zhì)上的柵極金屬。因此，在該示例中，置換型柵極形成エ藝始于首先在溝槽802/804中并且在電介質(zhì)填料材料之上沉積適當?shù)臇艠O電介質(zhì)。適當?shù)臇艠O電介質(zhì)包括但不限于SiO2和/或Hf02。接著，一種或者多種適當?shù)臇艠O金屬被沉積在柵極電介質(zhì)之上(即，從而置換型柵極材料堆疊存在于溝槽802/804中，并且在電介質(zhì)填料材料之上)。在一個示例性實施例中，與填充金屬組合的功函數(shù)設(shè)置金屬用作柵極金屬。例如，功函數(shù)設(shè)置金屬首先沉積在柵極電介質(zhì)上。適當?shù)墓瘮?shù)設(shè)置柵極金屬包括但不限于氮化鈦(TiN)和/或TaN。接著，在功函數(shù)設(shè)置金屬上沉積填充金屬。適當?shù)奶畛浣饘侔ǖ幌抻阪u(W)和/或鋁(Al)?？梢岳缡褂肅VD或者ALD來沉積置換型柵極材料堆疊中的每個層。置換型柵極材料的所沉積的堆疊將過填充溝槽802/804。根據(jù)ー個示例性實施例，使用CMP將該過量材料從置換型柵極移除(即修剪)，以便移除未在柵極溝槽內(nèi)部的所沉積的置換型柵極材料(其也可能移除某些電介質(zhì)材料702/704，分別參見圖14A和圖14B)。結(jié)果是部分地包圍每個鰭的置換型柵極堆疊。在全部環(huán)柵的情況下，柵極完全包圍每個鰭的至少一部分。在圖15A和圖15B中圖示示出了可選的全部環(huán)柵配置。盡管圖15A和圖15B分別接著圖12A和圖12B，但是將理解，任何中間步驟，諸如針對在圖13A和圖13B中的示例示出的步驟，可以以上述相同的方式執(zhí)行。與貫穿本描述ー樣，圖15A表示其中使用STI來限定有源區(qū)的實施例，而圖15B表示其中使用臺面隔離來限定有源區(qū)的實施例。如以上結(jié)合圖12A和圖12B的描述所描述的那樣，如果期望溝道在鰭的全部四側(cè)的柵極全部環(huán)繞器件結(jié)構(gòu)，則BOX 102的在鰭之間的在溝道中的露出部分將被底切/凹陷，以使溝道區(qū)域中的每個鰭周圍的連續(xù)表面露出。接著該可選實施例，圖15A和圖15B圖示了置換型柵極堆疊一旦如上形成則將怎樣完全包圍每個鰭的至少一部分(柵極全部環(huán)繞置換型柵極在圖15A和圖15B中分別標記為1402’和1404’，以便將它們與在圖14A和圖14B中的并未完全包圍每個鰭的Ω形狀的置換型柵極堆疊區(qū)分，然而，兩種類型的置換型柵極堆疊均以上述相同的方式形成(并且被處理,例如,修剪))。盡管在本文中已經(jīng)描述了本發(fā)明的示例性實施例，但是將理解的是，本發(fā)明并不限于這些具體實施例，而是本領(lǐng)域技術(shù)人員可以做出各種改 變和修改而不脫離本發(fā)明的范圍。
權(quán)利要求
1.一種用于制造場效應(yīng)晶體管器件的方法，包括以下步驟 提供具有絕緣體上有源層的晶片； 在所述有源層上圖案化多個鰭硬掩模； 將虛設(shè)柵極布置在所述鰭硬掩模的中心部分之上，其中所述有源層的、在所述虛設(shè)柵極之外的部分將用作所述器件的源極區(qū)和漏極區(qū)； 將一種或者多種摻雜劑注入到所述源極區(qū)和所述漏極區(qū)中； 在所述虛設(shè)柵極的周圍沉積電介質(zhì)填料層； 移除所述虛設(shè)柵極，以在所述電介質(zhì)填料層中形成溝槽，其中所述鰭硬掩模存在于所述溝槽中的所述有源層上； 使用所述鰭硬掩模在所述溝槽內(nèi)的所述有源層中蝕刻多個鰭，其中所述鰭將用作所述器件的溝道區(qū)域； 使用快速熱退火活化注入到所述源極區(qū)和所述漏極區(qū)中的所述摻雜劑； 在所述溝槽中形成置換型柵極，其中在于所述溝槽中形成置換型柵極的步驟之前執(zhí)行活化注入到所述源極區(qū)和所述漏極區(qū)中的摻雜劑的步驟。
2.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 通過移除所述有源層的、在所述有源區(qū)之外的部分來在所述有源層中限定至少一個有源區(qū)。
3.根據(jù)權(quán)利要求2所述的方法，還包括以下步驟 利用電介質(zhì)材料置換所述有源層的被移除的部分。
4.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 移除所述鰭硬掩模的、從所述虛設(shè)柵極之下延伸出來的部分。
5.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 平面化所述電介質(zhì)填料層，以露出所述虛設(shè)柵極的頂部。
6.根據(jù)權(quán)利要求I所述的方法，其中所述虛設(shè)柵極包括多晶硅。
7.根據(jù)權(quán)利要求I所述的方法，其中每個所述鰭硬掩模是雙層硬掩模結(jié)構(gòu)，其包括氮化物鰭硬掩模層和氧化物鰭硬掩模層。
8.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 在所述虛設(shè)柵極上形成硬掩模。
9.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 在所述虛設(shè)柵極的相對側(cè)上形成間隔物。
10.根據(jù)權(quán)利要求I所述的方法，其中使用濕法化學刻蝕或者干法化學刻蝕來移除所述虛設(shè)柵極。
11.根據(jù)權(quán)利要求I所述的方法，其中所述鰭具有從約20nm至約200nm的間距，并且每個鰭具有從約20nm至約40nm的寬度。
12.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 從所述鰭的頂部移除所述鰭硬掩模。
13.根據(jù)權(quán)利要求12所述的方法，還包括以下步驟 在所述鰭的露出表面上生長犧牲氧化物層；以及 剝離所述犧牲氧化物層，以從所述鰭移除任何表面損傷。
14.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 使所述絕緣體的、在所述鰭之間的所述溝槽中的露出部分凹陷。
15.根據(jù)權(quán)利要求14所述的方法，其中使用各向同性濕法刻蝕使所述絕緣體的露出部分凹陷。
16.根據(jù)權(quán)利要求I所述的方法，還包括以下步驟 在所述鰭上形成柵極電介質(zhì)，所述柵極電介質(zhì)將所述替換型柵極與所述鰭隔開。
17.根據(jù)權(quán)利要求I所述的方法，其中所述替換型柵極包括至少一個功函數(shù)設(shè)置金屬和至少一個填充金屬。
18.根據(jù)權(quán)利要求I所述的方法，其中所述功函數(shù)設(shè)置金屬包括氮化鈦和氮化鉭中的一種或者多種，并且其中所述填充金屬包括鎢和鋁中的一種或者多種。
19.一種場效應(yīng)晶體管器件,包括 源極區(qū)； 漏極區(qū)； 連接所述源極區(qū)和所述漏極區(qū)的多個鰭，其中所述鰭用作所述器件的溝道區(qū)域，并且其中所述鰭具有從約20nm至約200nm的間距,并且每個鰭具有從約2nm至約40nm的寬度；金屬柵極，其至少部分圍繞每個鰭，其中所述源極區(qū)和所述漏極區(qū)與所述金屬柵極自對準；以及 環(huán)繞所述金屬柵極的電介質(zhì)填料層。
20.根據(jù)權(quán)利要求19所述的器件，其中所述金屬柵極完全包圍所述每個鰭的至少一部分。
21.根據(jù)權(quán)利要求19所述的器件，其中所述金屬柵極存在于所述電介質(zhì)填料層中的溝槽內(nèi)，所述器件還包括 在所述溝槽的側(cè)壁上的內(nèi)部間隔物。
22.根據(jù)權(quán)利要求19所述的器件，還包括在所述鰭上的柵極電介質(zhì)，所述柵極電介質(zhì)將所述鰭與所述金屬柵極隔開。
23.根據(jù)權(quán)利要求22所述的器件，其中所述柵極電介質(zhì)包括氧化鉿。
24.根據(jù)權(quán)利要求19所述的器件，其中所述金屬柵極包括至少一個功函數(shù)設(shè)置金屬和至少一個填充金屬。
25.根據(jù)權(quán)利要求24所述的器件，其中所述功函數(shù)設(shè)置金屬包括氮化鈦和氮化鉭中的一種或者多種，并且其中所述填充金屬包括鎢和鋁中的一種或者多種。
全文摘要
本發(fā)明的實施方式提供了一種后形成鰭的置換型金屬柵極FinFET。提供了FinFET器件及其制造方法。在本發(fā)明的一個方面中，提供了一種用于制造FET器件的方法包括以下步驟。提供具有絕緣體上有源層的晶片。在有源層上圖案化多個鰭硬掩模。將虛設(shè)柵極布置在鰭硬掩模的中心部分之上。一種或者多種摻雜劑被注入到器件的源極區(qū)和漏極區(qū)中。在虛設(shè)柵極的周圍沉積電介質(zhì)填料層。移除虛設(shè)柵極，以在電介質(zhì)填料層中形成溝槽。鰭硬掩模用來在溝槽內(nèi)的有源層中蝕刻多個鰭?；罨瘬诫s劑。在溝槽中形成置換型柵極，其中活化摻雜劑的步驟在形成置換型柵極的步驟之前執(zhí)行。
文檔編號H01L29/423GK102820230SQ20121018990
公開日2012年12月12日 申請日期2012年6月8日 優(yōu)先權(quán)日2011年6月10日
發(fā)明者J·B·常, M·A·奎洛姆, W·E·海恩施 申請人:國際商業(yè)機器公司