專利名稱：：具有垂直鰭狀件的鰭式場效應(yīng)晶體管及其形成方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及涉及半導(dǎo)體
技術(shù)領(lǐng)域：
，更具體地，涉及具有垂直鰭狀件的鰭式場效應(yīng)晶體管及其形成方法。
背景技術(shù)：
：隨著集成電路的尺寸逐漸減小以及更多的對集成電路的速度的要求，晶體管需要在尺寸逐漸更小的同時具有更高的驅(qū)動電流。因此開發(fā)了鰭式場效應(yīng)晶體管(FinFET)。在傳統(tǒng)的FinFET形成工藝中，半導(dǎo)體鰭狀件可以以如下方式形成:在硅襯底中形成溝槽，用電介質(zhì)材料填充溝槽以形成淺溝槽隔離(STI)區(qū)域，然后對STI區(qū)域的頂部開槽。因此，在STI區(qū)域的被開槽部分之間的硅襯底部分形成半導(dǎo)體鰭狀件，F(xiàn)inFET形成于半導(dǎo)體鰭狀件之上。硅襯底可以是(100)襯底或者(110)襯底。如果使用(100)襯底來形成FinFET，則得到的鰭狀件具有粗糙并且略微傾斜的側(cè)壁表面，并且受鄰近效應(yīng)的影響。此外，圖案密集區(qū)域中的鰭狀件的輪廓與圖案稀疏區(qū)域中的鰭狀件的輪廓不同。另一方面，如果使用(110)襯底來形成FinFET，則得到的鰭狀件具有高質(zhì)量并且垂直的側(cè)壁表面。然而，可能由于使用(110)襯底而犧牲基于(110)襯底的FinFETs的器件性能。
發(fā)明內(nèi)容為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種方法，包括:蝕刻(110)娃襯底以在所述(110)娃襯底中形成第一溝槽,其中位于所述第一溝槽之間的所述(110)硅襯底的剩余部分形成硅條，所述硅條的側(cè)壁具有(111)表面方向；用電介質(zhì)材料填充所述第一溝槽以形成淺溝槽隔離(STI)區(qū)域；去除所述硅條以在所述STI區(qū)域之間形成第二溝槽；實施外延以在所述第二溝槽中生長半導(dǎo)體條；以及對所述STI區(qū)域的頂部部分開槽，其中位于所述STI區(qū)域的被去除頂部部分之間的所述半導(dǎo)體條的頂部部分形成半導(dǎo)體鰭狀件。在可選實施例中，在蝕刻所述(110)硅襯底的步驟之前，將(100)硅襯底通過界面層接合所述(110)硅襯底，并且在蝕刻所述(110)硅襯底的步驟中，所述界面層用作蝕刻停止層。在可選實施例中，在實施外延的步驟之前，去除所述界面層通過所述第二溝槽暴露的部分以暴露所述(100)硅襯底，所述半導(dǎo)體條自所述(100)硅襯底外延生長。在可選實施例中，所述界面層進(jìn)一步包括氧化硅、氮氧化硅SiON、氮化硅、多晶硅、金屬氧化物(例如TiO2,Al2O3,HfO2等)、金屬氮化物(如TiN,TaN等)或金屬(Ti,Ge等)。在可選實施例中，當(dāng)所述第一溝槽的底部位于所述(110)硅襯底的頂面和底面之間的中間水平位置時，停止蝕刻所述(110)硅襯底的步驟，并且其中所述半導(dǎo)體條包括非硅半導(dǎo)體材料。在可選實施例中，所述方法還包括:在形成所述STI區(qū)域之后、去除所述硅條的步驟之前，將(100)硅襯底接合至所述STI區(qū)域上；減薄所述(110)硅襯底；在接合所述(100)硅襯底的步驟之后，去除所述硅條，其中在實施完去除所述硅條的步驟之后，所述(100)硅襯底通過所述第二溝槽暴露，并且其中所述半導(dǎo)體條自所述(100)硅襯底外延生長。在可選實施例中，將(100)硅襯底直接接合所述(110)硅襯底，并且當(dāng)所述(100)硅襯底暴露時，停止蝕刻所述(110)硅襯底的步驟。在可選實施例中，所述半導(dǎo)體條自所述(100)硅襯底外延生長。根據(jù)本發(fā)明的另一個方面，還提供了一種方法，包括:提供復(fù)合襯底，所述復(fù)合襯底包括:(100)硅襯底；在所述(100)硅襯底上并接合所述(100)硅襯底的界面層；以及在所述界面層上并接合所述界面層的(110)硅襯底；蝕刻所述(110)硅襯底以形成在所述(110)硅襯底中的第一溝槽，其中位于所述第一溝槽之間的所述(110)硅襯底的剩余部分形成硅條；用電介質(zhì)材料填充所述第一溝槽以形成在所述第一溝槽中的淺溝槽隔離(STI)區(qū)域；去除所述硅條以在所述STI區(qū)域之間形成第二溝槽，其中所述界面層通過所述第二溝槽暴露；去除所述界面層通過所述第二溝槽暴露的部分，其中所述(110)硅襯底通過所述第二溝槽暴露；以及實施外延以在所述第二溝槽中生長半導(dǎo)體條，其中所述半導(dǎo)體條自(100)硅襯底外延生長。在可選實施例中，所述界面層進(jìn)一步包括氧化硅、氮氧化硅SiON、氮化硅、多晶硅、金屬氧化物(例如TiO2,Al2O3,HfO2等)、金屬氮化物(如TiN,TaN等)或金屬(Ti,Ge等)。在可選實施例中，所述硅條的側(cè)壁具有(111)表面方向。在可選實施例中，所述方法還包括:對所述STI區(qū)域的頂部部分開槽，其中位于STI區(qū)域的頂部部分之間的所述半導(dǎo)體條的頂部部分形成半導(dǎo)體鰭狀件。在可選實施例中，所述半導(dǎo)體條包括基本上純的硅。在可選實施例中，所述半導(dǎo)體條包括非硅半導(dǎo)體材料。在可選實施例中，所述方法還包括:在蝕刻所述(110)硅襯底的步驟之前，在所述(110)硅襯底上形成第一硬掩模；在所述第一硬掩模上形成并圖案化第二硬掩模；在圖案化后的所述第二硬掩模的頂面和側(cè)壁上形成間隔膜；去除所述間隔膜的水平部分和所述第二硬掩模，其中所述間隔膜的垂直部分被保留以形成間隔件；使用所述間隔件作為蝕刻掩模來蝕刻所述第一硬掩模，其中所述第一硬掩模的剩余部分形成硬掩模圖案，蝕刻所述(110)硅襯底的步驟使用所述硬掩模圖案作為另外的蝕刻掩模來實施。根據(jù)本發(fā)明的又一個方面，還提供了一種器件，包括:(100)硅襯底；平坦界面層，在所述(100)硅襯底的頂面上；隔離區(qū)域，位于所述平坦界面層上并與所述界面層相接觸，其中所述隔離區(qū)域與所述平坦界面層之間的界面是可區(qū)分的并且實質(zhì)上是平坦的；以及半導(dǎo)體條，自所述隔離區(qū)域的頂面延伸并進(jìn)入到所述隔離區(qū)域以及所述平坦界面層中，其中所述半導(dǎo)體條的底面與所述(100)硅襯底接觸。在可選實施例中，所述平坦界面層基本上沒有延伸至所述半導(dǎo)體條的側(cè)壁上，并且其中所述半導(dǎo)體條與在所述半導(dǎo)體條的相對側(cè)的兩個所述隔離區(qū)域物理接觸。在可選實施例中，所述半導(dǎo)體條的頂部部分在所述隔離區(qū)域的所述頂面上方以形成半導(dǎo)體鰭狀件。在可選實施例中，所述平坦界面層和所述隔離區(qū)域由實質(zhì)相同的材料形成。在可選實施例中，所述平坦界面層和所述隔離區(qū)域包括不同的材料。在可選實施例中，所述平坦界面層具有在大約IA至大約500A之間的厚度。在可選實施例中，所述半導(dǎo)體條的底面大致平齊于所述平坦界面層的底面。在可選實施例中，所述界面層進(jìn)一步包括氧化硅、氮氧化硅SiON、氮化硅、多晶硅、金屬氧化物(例如TiO2,Al2O3,HfO2等)、金屬氮化物(如TiN,TaN等)或金屬(Ti,Ge等)。為更完整的理解實施例及其優(yōu)點，現(xiàn)將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:圖1至圖9是根據(jù)本發(fā)明一些示例性實施例的在制造半導(dǎo)體鰭狀件以及鰭式場效應(yīng)晶體管(FinFET)過程中的中間階段的截面圖；以及，圖10至圖30示出了根據(jù)本發(fā)明一些可選示例性實施例的在制造半導(dǎo)體鰭狀件以及FinFET過程中的中間階段的截面圖。具體實施例方式下面，詳細(xì)討論本發(fā)明各實施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的概念。所討論的具體實施例僅是示例性的，并不用于限制本發(fā)明的范圍。提供了可用于形成半導(dǎo)體鰭狀件的方法，其中半導(dǎo)體鰭狀用于形成鰭式場效應(yīng)晶體管(FinFET)。示出了根據(jù)實施例的制造半導(dǎo)體鰭狀件和FinFETs過程的中間階段。討論了實施例的變化形式。貫穿不同的示圖以及示例性實施例，相同的附圖標(biāo)記用來指代相同的元件。參考圖1，提供了復(fù)合半導(dǎo)體襯底20。復(fù)合半導(dǎo)體襯底20包括晶體硅襯底22、在硅襯底22之上的氧化物層24、以及在氧化物層24之上晶體硅襯底26。硅襯底22和26與氧化物層24相接合。氧化物層24的厚度可以是在大約IA至大約500A之間，盡管可以使用其他的厚度。然而，本領(lǐng)域普通技術(shù)人員將意識到說明書通篇描述的尺寸僅僅是為了舉例說明的作用，其可以改變至不同的數(shù)值。硅襯底22具有(100)表面方向。硅襯底26具有(110)表面方向。因此，硅襯底22和26分別也可以稱為(100)襯底和(110)襯底。氧化物層24可包括氧化硅,然而也可使用其他類型的氧化物。硬掩模28和30形成在硅襯底26上方。在一些實施例中，由氧化硅形成的氧化物焊盤(未示出)形成在硅襯底26與硬掩模28之間。硬掩模28和30可由諸如氮化硅、氮氧化硅以及碳化硅等形成。硬掩模28和30可由不同的材料形成。因此，在沒有圖案化硬掩模28的情況下圖案化硬掩模30。然后，在硬掩模30的頂面以及側(cè)壁上形成間隔膜32，例如使用共形沉積方法。接下來，如圖2所示，去除間隔膜32的水平部分，例如在蝕刻步驟中。然后去除硬掩模30。在下文中，將間隔膜32的剩余垂直部分稱作間隔件34。通過實施圖1和2中示出的步驟，間隔件34的節(jié)距可以減少至硬掩模30的節(jié)距的一半。在可選實施例中，可以跳過圖1中所示的步驟，直接采用沉積步驟和圖案化步驟形成間隔34。接下來，如圖3中所示，使用間隔件34作為蝕刻掩模以蝕刻硬掩模28，以使間隔件34的圖案轉(zhuǎn)移至硬掩模28，形成硬掩模圖案36。然后去除間隔件34。參考圖4，硬掩模圖案36用于蝕刻穿過下面的硅襯底26，以形成硅條40和溝槽42。實施蝕刻可以使用氧化物層24作為蝕刻停止層。因此，在蝕刻之后，可以通過硅襯底26中的溝槽42暴露氧化物層24。選擇硬掩模30和間隔件34的縱向方向(在圖1_3示出結(jié)構(gòu)的俯視圖中)，以使娃條40的側(cè)壁表面40A具有(111)表面方向。由于(111)表面相比于一些其他表面(諸如(100)和(110)表面)更為密實，因此硅條40的側(cè)壁40A的質(zhì)量更為光滑。此外，由于(111)表面是比其他表面(諸如(100)和(110)表面)具有更低蝕刻率的穩(wěn)定表面(stablesurface)，因此，側(cè)壁表面40A是垂直的，并且與襯底26的初始(110)表面相垂直。圖5示出了在溝槽42中填充電介質(zhì)材料,然后實施化學(xué)機(jī)械拋光(ChemicalMechanicalPolish,CMP)步驟以去除在硬掩模圖案36上的電介質(zhì)材料的多余部分。接下來，如圖6所示，去除硬掩模圖案36。氧化物焊盤層，如果有，則也去除。在下文中，將在硅條40之間的剩余的電介質(zhì)材料稱作淺溝槽隔離(STI)區(qū)域46。STI區(qū)域46可包括氧化硅和/或其他電介質(zhì)材料。在一些實施例中，STI區(qū)域46和氧化物層24由諸如氧化硅的相同的材料形成。在可選實施例中，STI區(qū)域46和氧化物層24由不同的材料形成。由于STI區(qū)域46和氧化物層24是在不同的步驟中形成的，因此STI區(qū)域46和氧化物層24之間的界面是可見的，因此STI區(qū)域46和氧化物層24相互之間是可以區(qū)分開的。參考圖7，去除硅條40，從而形成STI區(qū)域46之間的溝槽48。因此，氧化物層24通過溝槽48來暴露。接下來，蝕刻氧化物層24的暴露部分，以使得其下的硅襯底22通過溝槽48來暴露。在接下來的步驟中，如圖8中所示，形成外延，以使半導(dǎo)體條50外延生長在溝槽48中。由于半導(dǎo)體條50自(100)襯底20生長，因此半導(dǎo)體條50具有(100)頂面方向。在一些示例性實施例中，半導(dǎo)體條50包括基本上純的硅。在一些可選實施例中，半導(dǎo)體條50包括非硅半導(dǎo)體材料，諸如純的或者基本上純的鍺、鍺硅；或者包括II1-V化合物半導(dǎo)體，諸如InAs,AlAs,GaAs,InP，GaN,InGaAs,InAlAs,GaSb,AlSb,AlP,GaP或類似物。在半導(dǎo)體條50是由非硅半導(dǎo)體材料形成的實施例中，半導(dǎo)體條50可包括緩沖區(qū)域50A以及其上覆蓋的非硅半導(dǎo)體區(qū)域50B。緩沖區(qū)域50A可以具有在硅襯底22的晶格常數(shù)與非硅半導(dǎo)體區(qū)域50B的晶格常數(shù)之間的晶格常數(shù)，以使非硅半導(dǎo)體區(qū)域50B中的瑕疵數(shù)目減少。在外延生長半導(dǎo)體條50之后，對STI區(qū)域開槽，以使半導(dǎo)體條50的頂部部分(在下文中稱為鰭狀件50’)位于剩余的STI區(qū)域46的頂面的上方。然后，半導(dǎo)體鰭狀件50’可用于形成FinFETlOO。FinFET的形成可以包括在半導(dǎo)體鰭狀件50’的頂面和側(cè)壁上形成柵極電介質(zhì)102，在柵極電介質(zhì)102之上形成柵電極104，在柵電極104的相對側(cè)形成源極區(qū)域和漏極區(qū)域(不在示出面上)。在此不詳述形成細(xì)節(jié)。由于氧化物層24和STI區(qū)域46是在不同的工藝步驟中形成的，因此在圖8和9示出的結(jié)構(gòu)中，不管氧化物層24和STI區(qū)域46是以相同的材料還是以不同的材料形成的，氧化物層24和STI區(qū)域46都具有可見的界面。因此，STI區(qū)域46和氧化物層24相互之間是可以區(qū)分開的。此外，氧化物層24是平坦的層，并且并不延伸至半導(dǎo)體條50的側(cè)壁。此夕卜，在半導(dǎo)體條50與硅襯底22之間可有可見的界面50C，例如在硅襯底22與半導(dǎo)體條50包括不同的材料時?？梢杂^察到由于半導(dǎo)體條50形成在硅條40(圖6和7)留下的開口中，因此半導(dǎo)體條50的側(cè)壁輪廓與娃條40的側(cè)壁輪廓大致相同。由于娃條40具有(111)表面方向，因此其側(cè)壁垂直并且光滑。因此半導(dǎo)體條50的側(cè)壁也垂直并且光滑。因此提高了半導(dǎo)體條50的質(zhì)量和最終得到的FinFET的質(zhì)量。圖10至圖17示出了根據(jù)可選實施例的在形成半導(dǎo)體鰭狀件以及FinFET過程中的中間階段的截面圖。除非具體說明，否則在這些實施例(以及圖18至30中所示的實施例)中的部件的材料和形成方法本質(zhì)上與圖1至9的實施例中相同的部件相同，并以與圖1至9的實施例中的組件相同的附圖標(biāo)記來表示。因此，圖10至30中示出的實施例的形成細(xì)節(jié)可在圖1至9中示出的實施例的討論中找到。參考圖10，提供硅襯底26，隨后形成在氧化物焊盤(未示出)、硬掩模28以及硬掩模30。然后圖案化硬掩模30，并在圖案化硬掩模30的頂面和側(cè)壁上形成間隔膜32。硅襯底26是具有(110)表面方向的(110)襯底。接下來，參考圖11，形成間隔件34，其為圖10中的間隔膜32的剩余部分。形成間隔件34的細(xì)節(jié)基本上與圖2示出的相同。接下來，使用間隔件34作為蝕刻掩模以蝕刻硬掩模28。因此，形成圖12中示出的硬掩模圖案36。然后，去除間隔件34。圖13示出硅襯底26的蝕刻，其中蝕刻停止在硅襯底26的中間水平位置。因此，溝槽42形成在硅襯底26中。位于溝槽42之間的硅襯底26的部分是硅條40。選擇硅條40的縱向方向(在圖13示出結(jié)構(gòu)的俯視圖中)，以使硅條40的側(cè)壁40A具有(111)表面方向。因此,側(cè)壁40A光滑且垂直。接下來，如圖14中所示，形成STI區(qū)域46。然后，通過蝕刻來去除硅條40和其上覆蓋的硬掩模圖案36，形成溝槽48。圖15中示出了得到的結(jié)構(gòu)。在一些實施例中，當(dāng)溝槽48的底面48B與STI區(qū)域46的底面46A相平齊時，停止去除硅條40?？蛇x地，底面48A可以比STI區(qū)域46的底面46A高或者低。虛線48B示出了根據(jù)這些實施例的溝槽48的相應(yīng)的底面。接下來，如圖16中所示，半導(dǎo)體條50外延生長在溝槽48中，其中自硅襯底26開始外延，或者自硅條40的剩余部分(如果存在)開始外延。半導(dǎo)體條50的底面可以高于、平齊于或者低于STI區(qū)域46的底面46A。與圖8中示出的實施例相似，半導(dǎo)體條50可以由硅或者非硅半導(dǎo)體材料形成。半導(dǎo)體條50的候選材料可以與圖8中示出的實施例中的基本相同。在后續(xù)步驟中，如圖17所示，對STI區(qū)域46開槽以形成鰭狀件50’。然后，包括柵極電介質(zhì)102和柵電極104的FinFET100可形成半導(dǎo)體鰭狀件50’上。在最終得到的結(jié)構(gòu)中，半導(dǎo)體鰭狀件50’以及半導(dǎo)體條50具有側(cè)壁50D。由于半導(dǎo)體條50自(110)襯底26生長，因此側(cè)壁50D也具有表面方向。圖18至圖22示出了根據(jù)本發(fā)明另一些可選實施例的在形成半導(dǎo)體鰭狀件以及FinFET過程中的中間階段的截面圖。初始步驟與圖10至14基本相同。因此，材料和工藝細(xì)節(jié)可參考圖10至14中的實施例。接下來，如圖18中所示，為(100)襯底的硅襯底22接合至STI區(qū)域46。STI區(qū)域46可由諸如氧化硅的氧化物形成。因此，該接合可以是熔融接入口ο接下來，參考圖19，初始硅襯底26減薄。在一些實施例中，通過研磨實施減薄，直至留下很薄的娃襯底26。在可選實施例中，實施減薄直至暴露STI區(qū)域46。接下來,如圖20中所示，去除硅襯底26的所有剩余部分，包括硅條40。如在圖19中示出的硬掩模圖案36的剩余部分也通過蝕刻步驟來去除，從而形成STI區(qū)域46之間的溝槽48。在圖21中，可為硅條或者非硅條的半導(dǎo)體條50通過外延形成在溝槽48中。圖22示出了通過對STI區(qū)域46開槽形成半導(dǎo)體鰭狀件50’。然后，包括柵極電介質(zhì)102和柵電極104的FinFET100可形成于半導(dǎo)體鰭狀件50’上。由于半導(dǎo)體條50自(100)襯底22生長，因此半導(dǎo)體條50以及半導(dǎo)體鰭狀件50’具有(100)頂面方向。圖23至圖30示出了根據(jù)本發(fā)明又一些可選實施例的在形成半導(dǎo)體鰭狀件過程中的中間階段的截面圖。這些實施例與圖1至7中示出的實施例相類似，除了復(fù)合半導(dǎo)體襯底20不包括位于硅襯底22和硅襯底26之間的氧化物層。如在圖23至25中所示，實施多個工藝步驟(與圖1至3中的基本相同)形成如圖25中的硬掩模圖案36。硅襯底22和26分別是(100)襯底和(110)襯底，并相互接合。在硅襯底22和硅襯底26之間可沒有其他的層。接下來，如在圖26中所示，蝕刻襯底26以形成硅條40和溝槽42。再次，硅條40的側(cè)壁40A具有(111)表面方向。實施蝕刻直至通過溝槽42暴露硅襯底22。在一些實施例中，溝槽42延伸至硅襯底22中。因此傾斜面22B形成在硅襯底22中。接下來，參考圖27，STI區(qū)域46形成在溝槽42中，然后去除硬掩模圖案36。在圖28中，在蝕刻步驟中去除硅條40，并因此在STI區(qū)域46之間形成溝槽48。在去除硅條40之后，通過溝槽48暴露硅襯底22。接下來，如在圖29中所示，形成可為硅條或者非硅半導(dǎo)體條的半導(dǎo)體條50。圖30示出了通過對STI區(qū)域46開槽形成半導(dǎo)體鰭狀件50’。然后，包括柵極電介質(zhì)102和柵電極104的FinFET100可形成在半導(dǎo)體鰭狀件50’上。在實施例中，半導(dǎo)體鰭狀件從(110)襯底開始形成，并且半導(dǎo)體鰭狀件的側(cè)壁表面具有與(111)硅表面基本相同的輪廓和質(zhì)量。在這些實施例中，具有(111)表面并自(110)襯底形成的硅鰭狀件用作模具(mold)，并且非硅鰭狀件或(100)硅鰭狀件從模具形成。因此，提高了最終得到的半導(dǎo)體鰭狀件的質(zhì)量。根據(jù)實施例，蝕刻(110)硅襯底以在(110)硅襯底中形成第一溝槽，其中位于第一溝槽之間的(Iio)硅襯底的剩余部分形成硅條。硅條的側(cè)壁具有(111)表面方向。用電介質(zhì)材料填充第一溝槽以形成淺溝槽隔離(STI)區(qū)域。將硅條去除以形成位于STI區(qū)域之間的第二溝槽。實施外延以在第二溝槽中生長半導(dǎo)體條。對STI區(qū)域的頂部部分開槽，并且在位于STI區(qū)域的被去除頂部部分之間的半導(dǎo)體條的頂部形成半導(dǎo)體鰭狀件。根據(jù)其他實施例，一種方法包括提供復(fù)合襯底，該復(fù)合襯底包括(100)娃襯底,在(100)硅襯底上并且接合(100)硅襯底的氧化物層；以及在氧化物層上并接合氧化物層的(110)娃襯底。蝕刻(110)娃襯底以在(110)娃襯底中形成第一溝槽,其中位于第一溝槽之間的(110)硅襯底的剩余部分形成硅條。在蝕刻步驟期間，氧化物層用作蝕刻停止層。用電介質(zhì)材料填充第一溝槽以形成在第一溝槽中的STI區(qū)域。去除硅條以在STI區(qū)域之間形成第二溝槽，通過第二溝槽暴露氧化物層。去除通過第二溝槽暴露的氧化物層的部分，使得通過第二溝槽暴露(100)硅襯底。實施外延以在第二溝槽中自(100)硅襯底生長半導(dǎo)體條。根據(jù)另一其他實施例，一種器件包括(100)娃襯底、在(100)娃襯底的頂面上的平坦氧化物層、以及在平坦氧化物層上并與平坦氧化物層相接觸的隔離區(qū)域。在隔離區(qū)域和平坦氧化物層之間的界面是可區(qū)分的并且大致是平坦的。半導(dǎo)體條自隔離區(qū)域的頂面延伸并進(jìn)入到隔離區(qū)域以及平坦氧化物層中。半導(dǎo)體條的底面與(100)硅襯底相接觸。盡管已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變，替換和更改。而且，本申請的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據(jù)本發(fā)明所采用的所述相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。此外，每項權(quán)利要求構(gòu)成單獨的實施例，并且各權(quán)利要求和實施例的組合在本發(fā)明的范圍內(nèi)。權(quán)利要求1.一種方法，包括:蝕刻(110)娃襯底以在所述(110)娃襯底中形成第一溝槽,其中位于所述第一溝槽之間的所述(110)硅襯底的剩余部分形成硅條，所述硅條的側(cè)壁具有(111)表面方向；用電介質(zhì)材料填充所述第一溝槽以形成淺溝槽隔離(STI)區(qū)域；去除所述硅條以在所述STI區(qū)域之間形成第二溝槽；實施外延以在所述第二溝槽中生長半導(dǎo)體條；以及對所述STI區(qū)域的頂部部分開槽，其中位于所述STI區(qū)域的被去除頂部部分之間的所述半導(dǎo)體條的頂部部分形成半導(dǎo)體鰭狀件。2.根據(jù)權(quán)利要求1所述的方法，其中，在蝕刻所述(110)硅襯底的步驟之前，將(100)硅襯底通過界面層接合所述(110)硅襯底，并且在蝕刻所述(110)硅襯底的步驟中，所述界面層用作蝕刻停止層。3.根據(jù)權(quán)利要求2所述的方法，其中，在實施外延的步驟之前，去除所述界面層通過所述第二溝槽暴露的部分以暴露所述(100)硅襯底，所述半導(dǎo)體條自所述(100)硅襯底外延生長。4.一種方法，包括:提供復(fù)合襯底，所述復(fù)合襯底包括:(100)硅襯底；在所述(100)硅襯底上并接合所述(100)硅襯底的界面層；以及在所述界面層上并接合所述界面層的(110)硅襯底；蝕刻所述(110)硅襯底以形成在所述(110)硅襯底中的第一溝槽，其中位于所述第一溝槽之間的所述(110)硅襯底的剩余部分形成硅條；用電介質(zhì)材料填充所述第一溝槽以形成在所述第一溝槽中的淺溝槽隔離(STI)區(qū)域；去除所述硅條以在所述STI區(qū)域之間形成第二溝槽，其中所述界面層通過所述第二溝槽暴露；去除所述界面層通過所述第二溝槽暴露的部分，其中所述(110)硅襯底通過所述第二溝槽暴露；以及實施外延以在所述第二溝槽中生長半導(dǎo)體條，其中所述半導(dǎo)體條自(100)硅襯底外延生長。5.一種器件，包括:(100)硅襯底；平坦界面層，在所述(100)硅襯底的頂面上；隔離區(qū)域，位于所述平坦界面層上并與所述界面層相接觸，其中所述隔離區(qū)域與所述平坦界面層之間的界面是可區(qū)分的并且實質(zhì)上是平坦的；以及半導(dǎo)體條，自所述隔離區(qū)域的頂面延伸并進(jìn)入到所述隔離區(qū)域以及所述平坦界面層中，其中所述半導(dǎo)體條的底面與所述(100)硅襯底接觸。6.根據(jù)權(quán)利要求5所述的器件，其中所述平坦界面層基本上沒有延伸至所述半導(dǎo)體條的側(cè)壁上，并且其中所述半導(dǎo)體條與在所述半導(dǎo)體條的相對側(cè)的兩個所述隔離區(qū)域物理接觸。7.根據(jù)權(quán)利要求5所述的器件，其中所述半導(dǎo)體條的頂部部分在所述隔離區(qū)域的所述頂面上方以形成半導(dǎo)體鰭狀件。8.根據(jù)權(quán)利要求5所述的器件，其中所述平坦界面層和所述隔離區(qū)域由實質(zhì)相同的材料形成。9.根據(jù)權(quán)利要求5所述的器件，其中所述平坦界面層和所述隔離區(qū)域包括不同的材料。10.根據(jù)權(quán)利要求5所述的器件，其中所述平坦界面層具有在大約IA至大iJ*>00人之間的厚度。全文摘要在形成器件的方法中，蝕刻(110)硅襯底以在(110)硅襯底中形成第一溝槽，其中，位于第一溝槽之間的(110)硅襯底的剩余部分形成硅條。硅條的側(cè)壁具有(111)表面方向。用電介質(zhì)材料填充第一溝槽以形成淺溝槽隔離(STI)區(qū)域。去除硅條以形成位于STI區(qū)域之間的第二溝槽。實施外延以在第二溝槽中生長半導(dǎo)體條。對STI區(qū)域的頂部部分開槽，位于STI區(qū)域的被去除頂部部分之間的半導(dǎo)體條的頂部部分以形成半導(dǎo)體鰭狀件。本發(fā)明還公開了具有垂直鰭狀件的鰭式場效應(yīng)晶體管及其形成方法。文檔編號H01L29/78GK103199019SQ20121019376公開日2013年7月10日申請日期2012年6月12日優(yōu)先權(quán)日2012年1月5日發(fā)明者劉銘棋申請人:臺灣積體電路制造股份有限公司