專利名稱：晶圓級芯片尺寸封裝件及其制造方法
晶圓級芯片尺寸封裝件及其制造方法技術領域
本文涉及半導體封裝件和制造該封裝件的方法，并且更具體地涉及晶圓級芯片尺寸封裝件(WLCSP)及其制造方法。
背景技術：
WLCSP結構用作電子產(chǎn)品的半導體組件的封裝結構中的一種。多個增加的輸入輸出(I/o)電觸點與高性能集成電路(IC)的結合促使了使得對于I/O電觸點的能夠具有更大間距凸塊的扇出型WLCSP結構的發(fā)展。發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了一種封裝件，包含半導體器件，包括具有觸點焊盤的有源表面、和側面；模件，覆蓋半導體器件的側面；再分布層(RDL)結構，包括與觸點焊盤電連接并在半導體器件的有源表面上延伸的第一后鈍化層互連(PPI)線；凸塊下金屬化 (UBM)層，位于第一 PPI線上方并與第一 PPI線電連接；以及密封環(huán)結構，圍繞模件上的半導體器件的上部外圍延伸，密封環(huán)結構包括密封層，密封層與第一PPI線和UBM層中的至少一個在相同的水平面上延伸。
其中，密封環(huán)結構包括與UBM層在相同的水平面上延伸并與UBM層分隔的頂部密封層。
其中，頂部密封層和UBM層包含相同的材料。
其中，密封環(huán)結構進一步包括連接至頂部密封層并與第一 PPI線在相同的水平面上延伸的下部密封層。
其中，下部密封層和第一 PPI線包含相同的材料。
其中，下部密封層在模件上和半導體器件的有源表面上延伸。
其中，半導體器件進一步包括具有密封觸點焊盤的芯片密封環(huán)，以及其中，下部密封層與密封觸點焊盤接觸。
該封裝件中，RDL結構進一步包括電連接至第一 PPI線和UBM層的第二 PPI線，以及其中，密封環(huán)結構進一步包括第一下部密封層，與第一PPI線在相同的水平面上延伸； 以及第二下部密封層，連接至第一下部密封層和頂部密封層，并在與第二 PPI線相同的水平面上延伸。
其中，密封環(huán)結構進一步包括連接至第一下部密封層并與模件接觸的底部密封層。
其中 ，半導體器件進一步包括具有密封觸點焊盤的芯片密封環(huán)，以及其中，底部密封層與密封觸點焊盤接觸。
該封裝件進一步包含位于UBM層上并與UBM層電連接的焊球。
此外，本本發(fā)明還提供了一種封裝件，包含模制半導體器件，包括具有觸點焊盤的管芯；再布線層壓結構，形成在模制半導體器件上，并且具有電連接至觸點焊盤的再分布層(RDL)結構；以及密封環(huán)結構，形成在再布線層壓結構內(nèi)部和再布線層壓結構上，并且圍 繞管芯的上部外圍延伸。此外，本發(fā)明還提供了一種晶圓級芯片尺寸封裝件(WLCSP)的制造方法，包括形 成包括半導體器件和模件的模制半導體器件，模件覆蓋半導體器件的側面，半導體器件包 括具有觸點焊盤的有源表面；以及通過在模制半導體器件上同時形成互連線和密封層而形 成再布線層壓結構，互連線與觸點焊盤電連接，密封層與互連線分隔并在模件上延伸。其中，形成再布線層壓結構的步驟包括形成圍繞模件上的半導體器件的上部外 圍延伸的密封層。其中，形成再布線層壓結構的步驟包括形成在模制半導體器件上具有第一通孔 開口和第二通孔開口的第一絕緣層；以及同時形成互連線和密封層，互連線在第一絕緣層 上和第一通孔開口內(nèi)延伸，密封層在第一絕緣層上和第二通孔開口內(nèi)延伸。其中，形成第一絕緣層的步驟包括在第一絕緣層中同時形成第一通孔開口和第 二通孔開口，第一通孔開口暴露觸點焊盤，第二通孔開口暴露模件。其中，半導體器件包括具有密封觸點焊盤的芯片密封環(huán)，其中，形成第一絕緣層的 步驟包括同時形成第一通孔開口和第二通孔開口，第一通孔開口暴露觸點焊盤，第二通孔 開口暴露觸點焊盤，以及其中，同時形成互連線和密封層的步驟包括形成與密封觸點焊盤 接觸的密封層。在形成第一絕緣層之前，進一步包括形成與模件和半導體器件的有源表面接觸 的底部密封層。其中，形成再布線層壓結構的步驟包括在模制半導體器件上形成第一絕緣層； 在第一絕緣層上同時形成第一后鈍化層互連(PPI)線和第一下部密封層，第一 PPI線電連 接至觸點焊盤，第一下部密封層與第一 PPI線分隔并在模件上延伸；在第一 PPI線和第一 下部密封層上形成第二絕緣層；以及在第二絕緣層上同時形成第二 PPI線和第二下部密封 層，第二 PPI線電連接至第一 PPI線，第二下部密封層與第二 PPI線分隔并連接至第一下部 密封層。該方法進一步包括在再布線層壓結構上同時形成凸塊下金屬化(UBM)層和頂部 密封層，UBM層電連接至互連線，頂部密封層與UBM層分隔并連接至密封層。


圖1A是根據(jù)一個實施例的晶圓級芯片尺寸封裝件(WLCSP)的透視圖；圖1B是包括在圖1A的WLCSP中的模制半導體器件的分解透視圖；圖2是根據(jù)另一個實施例的WLCSP的截面圖；圖3是根據(jù)又一個實施例的WLCSP的截面圖；圖4是根據(jù)又一個實施例的WLCSP的截面圖；圖5是根據(jù)又一個實施例的WLCSP的截面圖；圖6是根據(jù)又一個實施例的WLCSP的截面圖；圖7是用于解釋根據(jù)一個實施例的WLCSP的制造方法的流程圖；圖8A-圖8G是根據(jù)又一個實施例的WLCSP的制造方法的截面圖；圖9A-圖9F是根據(jù)又一個實施例的WLCSP的制造方法的截面圖1OA-圖1OC是根據(jù)又一個實施例的WLCSP的制造方法的截面圖1lA和圖1lB是根據(jù)又一個實施例的WLCSP的制造方法的截面圖12A-圖12B是根據(jù)又一個實施例的WLCSP的制造方法的截面圖；以及
圖13A-圖13D是根據(jù)又一個實施例的WLCSP的制造方法的截面圖。
具體實施方式
應該理解，下文的公開內(nèi)容提供了為了實現(xiàn)多個實施例的不同特征的許多不同實施例或?qū)嵤├?。下文描述了部件和安排的具體實例以簡化本文公開內(nèi)容。然而，本文公開內(nèi)容可被具體化為不同的形式并且不應該被解釋為限于本文中提出的實施例；而應該是， 提供這些實施例是為了使描述全面和完整，并且將本文公開內(nèi)容完全傳達給本領域普通技術人員。然而，可在沒有這些具體細節(jié)的情況下實施一個或多個實施例是顯而易見的。
在圖中，為了清楚地表示，將層和區(qū)域的厚度和寬度放大。圖中的類似標號表示類似的元件。圖中示出的元件和區(qū)域本質(zhì)上是示意性的，并因此圖中示出的相對尺寸或者間距并不是意在限制目本文公開內(nèi)容的范圍。
圖1A是根據(jù)一個實施例的扇出型晶圓級芯片尺寸封裝件(WLCSP) 10的透視圖。圖1B是包括在WLCSP 10中的模制半導體器件20的分解透視圖。
WLCSP 10具有由虛線A限定的芯片區(qū)域10A，以及圍繞該芯片區(qū)域IOA的扇出區(qū)域10B。WLCSP 10包含模制半導體器件20、再布線層壓結構40、多個焊球60、以及密封環(huán)結構80。該模制半導體器件20包括位于芯片區(qū)域IOA中的半導體器件22、以及扇出區(qū)域IOB 中的圍繞半導體器件22的模件(mold) 26。半導體器件22包括具有多個觸點焊盤24的有源表面22A、側表面22S、以及底面22B。模件26覆蓋半導體器件22的側表面22S和底面 22B。模件26具有在半導體器件22的有源表面22A周圍延伸的頂部表面26T。
在一個或多個實施例 中，半導體器件22包含基板和在基板內(nèi)和/或基板上形成的集成電路。觸點焊盤24是用于將半導體器件22內(nèi)的集成電路連接于外部部件的接觸區(qū)域。在一些實施例中，基板包含體硅晶圓、絕緣體上硅(SOI)基板、或硅鍺基板。在一些實施例中，集成電路包含諸如晶體管、二極管、電阻、電容、電感、有源器件、或無源器件之類的電子電路。在一個或多個實施例中，半導體器件22包括覆在該集成電路上方的多重金屬化結構，以及用于使電子電路和多重金屬化結構絕緣的中間介電層。在一個或多個實施例中，有源表面22A包含暴露于半導體器件22外部的鈍化層。觸點焊盤24通過在鈍化層中形成的開口而暴露于半導體器件22的外部。在一個或多個實施例中，觸點焊盤24包括Cu 或Al中的至少一種，并且不限于上述提及的材料。在一些實施例中，鈍化層由未摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化硅、氧化硅、或它們的組合形成，但并不限于上述提到的材料。在一些實施例中，模件26由選自環(huán)氧樹脂(epoxy based resin)、娃樹脂、線型酹醒樹脂(Novolac-based resin)、或其他合適的封裝劑中的至少一種模制材料形成。
在模制半導體器件20上形成再布線層壓結構40。該再布線層壓結構40具有多個再分布層(RDL)結構。在一些實施例中，再布線層壓結構40包含圖2-圖6中示出的再布線層壓結構40A、40B、40C、40D、和40E中的至少一種。在一些實施例中，再布線層壓結構 40中的多個RDL結構包括圖2-圖6中所示的RDL結構130和230中的至少一種。RDL結構將半導體器件22的觸點焊盤24連接至焊球60以再分布該觸點焊盤24，從而從芯片區(qū)域IOA朝向扇出區(qū)域IOB側向布置至少一個焊球60。在一個或多個實施例中，一些RDL結構在模制半導體器件20上方的芯片區(qū)域IOA中延伸。在一些實施例中，一些RDL結構從模制半導體器件20上方的芯片區(qū)域IOA延伸至扇出區(qū)域10B。焊球60被設置在RDL結構上并與RDL結構電連接。關于RDL結構的細節(jié)稍后將參照圖2-6進行描述。在一些實施例中， 焊球60包含銅、或銅合金，但不限于上述提及的材料。
WLCSP 10的扇出區(qū)域IOB使得能夠具有更大的焊球間距，從而使得在焊球60的排列方面具有更大的靈活性。
半導體器件22是通過包括在晶圓上同時制造多個集成電路的過程、和將晶圓切分成組成半導體器件22的單個芯片的過程在內(nèi)的一系列過程而獲得的。半導體器件22的有源表面22A通過在晶圓上制造多個集成電路過程中形成的鈍化層而得到保護。然而，半導體器件22的側面22S并未被鈍化層覆蓋。因此，半導體器件22的側面22S會容易受到不希望的水分和移動離子污染的影響。例如，滲透到半導體器件22內(nèi)部的水分可在氧化介電層中被捕獲，并由此使介電層的介電常數(shù)增加，或者使由于介電層的機械強度減小而引起的裂紋延伸或分層的可能性增加。而且，滲透到半導體器件22內(nèi)部的水分會使單位器件例如在半導體器件22內(nèi)形成的晶體管的性能降低，或者能夠引起腐蝕或短路，從而減少半導體器件22的可靠性或引起器件故障。半導體器件22的移動離子污染能夠引起互補金屬氧化物半導體(CMOS)晶體管內(nèi)閾值電壓不穩(wěn)，或改變離子污染附近硅表面的表面電勢。
為了保護半導體器件22和RDL結構，在再布線層壓結構40內(nèi)部和再布線層壓結構40上形成密封環(huán)結構80。該密封環(huán)結構80具有暴露于該再布線層壓結構40外部的頂部表面80T。密封環(huán)結構80在模制半導體器件20上方圍繞半導體器件22的上部外圍延伸。在一些實施例中，該密封環(huán)結構80在模件26上方的扇出區(qū)域IOB內(nèi)延伸。在一些實施例中，該密封環(huán)結構80從扇出區(qū)域IOB延伸至再布線層壓結構40內(nèi)的芯片區(qū)域IOA的邊緣部分。在一個或多個實施例中，密封環(huán)結構80由至少一種金屬或金屬合金形成。密封環(huán)結構80能夠阻止不希望的水分和移動離子污染滲透穿過再布線層壓結構40和穿過半導體器件22的側面22S進入半導體器件22的功能電路區(qū)域，并且能夠?qū)崿F(xiàn)WLCSP 10的結構化增強，從而防止半導體器件22的操作可靠性下降。
在圖1A中，密封環(huán)結構80被示出為矩形或正方形并以連續(xù)延伸的線形而延伸。然而，密封環(huán)結構80的構造并不限于此。在一個或多個實施例中，密封環(huán)結構80具有至少一個切口部分(未示出)，用于切割密封環(huán)結構80以防止密封環(huán)結構80中產(chǎn)生電流。在一些實施例中，密封環(huán)結構80以虛線的形狀延伸，該虛線圍繞再布線層壓結構40內(nèi)部和再布線層壓結構40上的芯片區(qū)域IOA的邊緣和拐角限定的半導體器件22的上部外圍延長。在一些實施例中，密封環(huán)結構80在再布線層壓結構40內(nèi)部和再布線層壓結構40上的曲線或圓形線的形狀延伸。
圖2-圖6是根據(jù)本文披露內(nèi)容的不同實施例的WLCSP 100、200、300、400、和500 的截面圖。在一些實施例中，圖1A所描繪的WLCSP 10中包括WLCSP 100、200、300、400、和 500中的至少一種。在圖2-圖6中，以相同的標號表示同樣或者相似的特征。這些特征與圖1A和圖1B中描述的以相同標號表示的特征相同或相似。因此，說明書中將省略相關描述以避免重復。`
參見圖2，WLCSP 100包含具有半導體器件22和模件26的模制半導體器件20。該半導體器件22包括功能電路區(qū)域FC和芯片封裝區(qū)域CS。功能電路區(qū)域FC包括有源半導體器件和互連件。芯片封裝區(qū)域CS圍繞功能電路區(qū)域FC形成。在芯片封裝區(qū)域CS中形成至少一個芯片密封環(huán)123。該芯片密封環(huán)123包括具有多個金屬層123A的堆疊結構。金屬層123A通過位于每個金屬層123A之間的多個通孔觸點123B而彼此連接。芯片密封環(huán) 123進一步包括密封觸點焊盤123C。該密封觸點焊盤123C是芯片密封環(huán)123的頂層。密封觸點焊盤123C被連接至金屬層123A。在一些實施例中，芯片密封環(huán)123具有圍繞在功能電路區(qū)域FC周圍的閉合環(huán)結構。芯片密封環(huán)123通過防止不希望發(fā)生的水分或化學污染滲透到功能電路區(qū)域FC中來保護功能電路區(qū)域FC。而且，芯片密封環(huán)123還保護功能電路區(qū)域FC免受來自外部的應力或機械攻擊而損壞。
再布線層壓結構40A具有RDL結構130。該RDL結構130包括電連接于觸點焊盤 24的后鈍化層互連(post-passivation interconnection, PPI)線132,并且從芯片區(qū)域 IOA延伸至模制半導體器件20上的扇出區(qū)域10B。
凸塊下金屬化(under bump metallurgy,UBM)層170在PPI線132上形成并與之電連接。焊球60在UBM層170上形成并與之電連接。焊球60位于模件26之上。在一些實施例中，焊球60位于半導體器件22之上。
密封環(huán)結構180在模件26上的再布線層壓結構40A內(nèi)形成。在一些實施例中，該密封環(huán)結構180圍繞著半導體器件22的上部外圍延伸。密封環(huán)結構180包括下部密封層 184和頂部密封層188。下部密封層184在與PPI線132相同的水平面上延伸并與PPI線 132分隔。下部密封層184和PPI線132包含相同的材料。在一些實施例中，下部密封層 184和PPI線132包含金屬或金屬合金。例如，該下部密封層184和PPI線132包含Cu、Al、 Ag、Au、或Ni中的至少一種，但不限于上述提及的材料。頂部密封層188在與UBM層170相同的水平面上延伸并與UBM層170分隔。頂部密封層188暴露于再布線層壓結構40A的外部。頂部密封層188和UBM層170包含相同的材料。在一些實施例中，頂部密封層188和 UBM層170包含金屬或金屬合金。例如，該頂部密封層188和UBM層170包含Cu、Al、Ag、 Au、或Ni中的至少一種，但不限于上述提及的材料。
下部密封層184和PPI線132在第一絕緣層120上形成。第一絕緣層120具有暴露半導體器件22的觸點焊盤24的第一通孔開120A、和暴露模件26的頂部表面26T的一部分的第二通孔開120B。下部密封層184沿著第一絕緣層20的頂部表面120T并沿著第二通孔開120B的內(nèi)壁延伸，以使得下部密封層184與第二通孔開120B中的模件26的頂部表面 26T接觸。
第二絕緣層140覆蓋第一絕緣層120上的下部密封層184和PPI線132。該第二絕緣層140具有暴露PPI線132的第一通孔開140A，以及暴露下部密封層184的第二通孔開口 140B。頂部密封層188沿著第二絕緣層140的頂部表面140T并沿著第二通孔開140B 的內(nèi)壁延伸，以使得頂部密封層188與下部密封層184接觸。
在一些實施例中，第一絕緣層120和第二絕緣層140包含選自聚苯并噁唑(PBO)、 苯并環(huán)丁烯類(BCB)、聚酰亞胺(PI)、或環(huán)氧樹脂的至少一種聚合物，但不限于上述提及的材料。
在WLCSP 100中，密封環(huán)結構180具有下部密封層184和頂部密封層188的雙層結構。該密封環(huán)結構180保護半導體器件22以防止不希望發(fā)生的水分和移動離子污染通過模件26、第一絕緣層120、和第二絕緣層140之間的界面滲透到半導體器件22中。
參見圖3，WLCSP 200包含具有RDL結構230的再布線層壓結構40B。該RDL結構 230包括電連接至觸點焊盤24的第一 PPI線232，和在第一 PPI線232上形成并與之電連接的第二 PPI線234。該第一 PPI線232和第二 PPI線234在半導體器件22和模件26上延伸。UBM層170在第二 PPI線234上形成并與之電連接。
密封環(huán)結構280在模件26上的再布線層壓結構40B內(nèi)形成。該密封環(huán)結構280 包括第一下部密封層284、第二下部密封層286、和頂部密封層288。第一下部密封層284與模件26的頂部表面26T的一部分接觸。第二下部密封層286與第一下部密封層284和它們之間的頂部密封層288連接。
第一下部密封層284在與第一 PPI線232相同的水平面上延伸并與第一 PPI線 232分隔。該第一下部密封層284和第一 PPI線232包含相同的材料。在一些實施例中，第一下部密封層284和第一 PPI線232包含金屬或金屬合金。例如，第一下部密封層284和第一 PPI線232包含Cu、Al、Ag、Au、或Ni中的至少一種，但不限于上述提及的材料。
第二下部密封層286在與第二 PPI線234相同的水平面上延伸并與第二 PPI線 234分隔。該第二下部密封層286和第二 PPI線234包含相同的材料。在一些實施例中，第二下部密封層286和第二 PPI線234包含金屬或金屬合金。例如，第二下部密封層286和第二 PPI線234包含Cu、Al、Ag、Au，、或Ni中的至少一種，但不限于上述提及的材料。
頂部密封層288在與UBM層170相同的水平面上延伸并與UBM層170分隔。該頂部密封層288暴露于再布線層壓結構40B的外部。頂部密封層288和UBM層170包含相同的材料。在一些實施例中，頂部密封層288和UBM層170包含金屬或金屬合金。例如，頂部密封層288和UBM層170包含Cu、T1、或Ni中的至少一種，但不限于上述提及的材料。
第一下部密封層284和第一 PPI線232在第一絕緣層220上形成。第二絕緣層 240覆蓋第一絕緣層220上的第一下部密封層284和第一 PPI線232。第三絕緣層260覆蓋在第二絕緣層240上的第二下部密封層286和第二 PPI線234。
在WLCSP 200中，密封環(huán)結構280包括具有第一下部密封層284、第二下部密封層 286、和頂部密封層288的三層結構。該密封環(huán)結構280保護半導體器件22以防止不希望發(fā)生的水分和移動離子污染通過模件26、第一絕緣層220、第二絕緣層240、和第三絕緣層 260之間的界面滲透到半導 體器件22中。
參見圖4，除了 WLCSP 300包含具有與第一絕緣層120的頂部表面120T接觸的頂部密封層388的密封環(huán)結構380之外，WLCSP 300具有如圖2中所描繪的WLCSP 100相同的結構。密封環(huán)結構380與模件26分隔。頂部密封層388在與UBM層170相同的水平面上延伸并與UBM層170分隔。
在WLCSP 300中，密封環(huán)結構380具有頂部密封層388的單層結構。該密封環(huán)結構380保護半導體器件22以防止不希望發(fā)生的水分和移動離子污染通過第一絕緣層120 和第二絕緣層140間的界面滲透到半導體器件22中。
參見圖5，除了 WLCSP 400包含具有與模件26的頂部表面26T和半導體器件22 的有源表面22A接觸的下部密封層484的密封環(huán)結構480之外，WLCSP 400具有如圖2中所描繪的WLCSP 100相同的結構。下部密封層484具有與芯片密封環(huán)123的封裝觸點焊盤 123C接觸的底部表面484B。密封環(huán)結構480進一步包括在下部密封層484上形成并與之接觸的頂部密封層488。
連接至芯片密封環(huán)123的密封環(huán)結構480能夠有效地阻止不希望發(fā)生的水分和離子污染滲透，并且能夠加強WLCSP 400的結構，從而增強半導體器件22的可靠性。
連接至芯片密封環(huán)123的密封環(huán)結構480能夠通過更有效地阻止不希望發(fā)生的水分和離子污染和更有效地實現(xiàn)WLCSP 400結構的加強而增強半導體器件22的可靠性。
參見圖6，除了 WLCSP 500包含具有底部密封層582的密封環(huán)結構580之外，WLCSP 500具有如圖3中所描繪的WLCSP 200相同的結構。底部密封層582具有與模件26和半導體器件22的有源表面22A接觸，同時覆蓋半導體器件22和模件26之間的界面的底部表面 582B。底部密封層582的底部表面582B與芯片密封環(huán)123的密封觸點焊盤123C接觸。
在WLCSP 500中，密封環(huán)結構580具有包括底部密封層582、第一下部密封層 584、，第二下部密封層586、和頂部密封層588的四層結構。第一下部密封層584連接至底部密封層582和第二下部密封層586。第二下部密封層586連接至第一下部密封層584和頂部密封層588。
第一下部密封層584在與第一 PPI線232相同的水平面上延伸并與第一 PPI線232 分隔。第二下部密封層586在與第二 PPI線234相同的水平面上延伸并與第二 PPI線234 分隔。頂部密封層588在與UBM層170相同的水平面上延伸并與UBM層170分隔。焊球60 位于其間具有密封環(huán)結構580的模件26上。此外，焊球60位于其間含第一絕緣層220、第二絕緣層230、和第三絕緣層260的密封環(huán)結構580上。
連接至芯片密封環(huán)123的密封環(huán)結構580能夠有效地阻止不希望發(fā)生的水分和離子污染滲透，并且能夠加強WLCSP 500的結構，從而增強半導體器件22的可靠性。
圖7是用于解釋根據(jù)一個實施例制造WLCSP的方法的流程圖。
在操作710中，在晶圓上形成多個半導體器件。
在操作720中，利用切割工藝對晶圓實施晶圓切割工藝(wafer singulation process)以形成多個管芯(die)。在一個或多個實施例中，該多個管芯包含圖1B中描繪的半導體器件22。
在操作730中，實施多個管芯的重新配置。在一個或多個實施例中，實施在圖 8A-圖8D中描述的過程，用于進行多個管芯的重新配置。更具體地，制備層壓在粘性帶820 上的載體810。將預定數(shù)量的管芯830放置在粘性帶820上。每個管芯830包括具有觸點焊盤834的有源表面832。在一些實施例中，多個管芯830包含具有圖1B中描繪的有源表面22A的半導體器件22。載體810上的管芯830比在操作720中用于形成半導體器件的晶圓上的管芯要少。因此，在載體810上的多個管芯830中的間距比在操作720中用于形成半導體器件的晶圓上的間距更寬。那么，其上有管芯830的載體810經(jīng)歷壓縮模制工藝以形成再生晶圓840，其中的每個管芯830都由模件842覆蓋。在一個或多個實施例中，該再生晶圓840包含包括圖1B中所描繪的半導體器件22和模件26的模制的半導體器件20。 按順序除去載體810和粘性帶820以暴露圖8D中所描繪的管芯830的有源表面832。
在操作740中，恢復再生晶圓840以使管芯830的有源表面832如圖8E所描繪的那樣面朝上。然后，通過同時形成RDL結構852和密封環(huán)結構860的密封層的互連線而在該再生晶圓840上形成具有再分布層(RDL)結構852的再布線層壓結構850和密封環(huán)結構 860。在再布線層壓結構850內(nèi)部和再布線層壓結構850上形成密封環(huán)結構860。密封環(huán)結構860通過絕緣結構854與RDL結構852絕緣。在一個或多個實施例中，絕緣結構854具有多個絕緣層。每個密封環(huán)結構860圍繞著模件842上的每個管芯830的上部外圍延伸。密封環(huán)結構860具有通過再布線層壓結構850暴露的頂部表面。每個RDL結構852電連接到至少一個觸點焊盤834。在一個或多個實施例中，密封環(huán)結構860包含如圖1A中所描繪的密封環(huán)結構80。在一個或多個實施例中，再布線層壓結構850包含圖1A和圖2-6中所描繪的再布線層壓結構40、40A、40B、40C、40D、和40E中的至少一種。在一些實施例中，圖2-圖 6中描繪的RDL結構130和230中的至少一種在再布線層壓結構850中形成。在一個或多個實施例中，密封環(huán)結構860包含圖1A和圖2-圖6中所描繪的密封環(huán)結構80、180、280、 380、480、和580中的至少一種。
在操作750中，在再布線層壓結構850上形成多個UBM層。在一些實施例中，多個 UBM層包含圖2-圖6中所描繪的UBM層170。然后，將多個單個I/O焊球870施加到在再布線層壓結構850上形成的UBM層，如圖8F所描繪的。在一個或多個實施例中，焊球870 包含至少一個圖1A和圖2-圖6中所描繪的焊球60。
在操作760中，通過切割具有再布線層壓結構850和焊球870的所得結構來實現(xiàn)再生晶圓切割工藝。對于再生晶圓切割工藝，沿著圖8G中指出的虛線S的切割路徑進行切割，從而形成多個封裝件800。在一些實施例中，封裝件800包含圖1A和圖2-圖6中所描繪的 WLCSP 10、100、200、300、400、和 500 中的至少一種。
圖9A-圖9F是圖2中所描繪的WLCSP 100的一個示例性制造方法的截面圖。
參見圖9A，制備包括半導體器件22和模件26的模制半導體器件20。在一個或多個實施例中，根據(jù)圖7中的操作710、720、和730，模制半導體器件20包括在通過實施參見圖8A-圖8D中描述的過程而制備的再生晶圓840中。第一絕緣層120在模制半導體器件 20上形成。在一些實施例中，該第一絕緣層120是通過旋涂工藝而形成的。在一個或多個實施例中，該第一絕緣層120由PB0、BCB、P1、或環(huán)氧樹脂中的至少一種形成，但不限于上述提及的材料。然后，通過利用光刻工藝來圖案化第一絕緣層120，以形成暴露觸點焊盤24的第一通孔開口 120A和暴露模件26的頂部表面26T的第二通孔開口 120B。在一些實施例中，在形成第一通孔開口 120A和第二通孔開口 120B之后固化該第一絕緣層120。
參見圖9B，第一金屬層132A在具有第一絕緣層120的所得結構上覆蓋形成。第一金屬層132A覆蓋第一絕緣層120的暴露表面、暴露的觸點焊盤24、以及模件26的暴露頂部表面26T。在一些實施例中，該第一金屬層132A包括粘附層和形成在該粘附層上的晶種層(seed layer)。在一些實施例中，粘附層包括T1、TiN、Ta、或TaN中的至少一種,但不限于上述提及的材料。在一個或多個實施例中，該粘附層通過物理氣相沉積(PVD)工藝形成。在一些實施例中，晶種層包括Cu、Al、Ag、Au、或Ni中的至少一種，但不限于上述提及的材料。在一個或多個實施例中，晶種層通過PVD工藝或者化學鍍工藝形成。
參見圖9C，掩模圖案133在第一金屬層132A上形成。在一些實施例中，掩模圖案 133由光刻膠材料形成。掩模圖案133具有開口 133H，部分第一金屬層132A通過該開口 133H暴露。然后，在開口 133H中的第一金屬層132A上形成第二金屬層132B。在一個或多個實施例中，該第二金屬層132B包括Cu、Al、Ag、Au、或Ni中的至少一種,但不限于上述提及的材料。在一些實施例中，第二金屬層132B通過濺射工藝、印刷工藝、電鍍工藝、化學鍍工藝、化學氣相沉積(CVD)工藝、或它們的組合而形成。
參見圖9D，除去掩模圖案133以使第一金屬層132A通過第二金屬層132B暴露。 然后，除去第一金屬層132A的暴露部分以使第一絕緣層120通過第二金屬層132B暴露,從而同時形成PPI線132和下部密封層184。在一些實施例中，通過濕蝕刻工藝除去第一金屬層132A的暴露部分。每個PPI線132和下部密封層184包含第一金屬層132A和第二金屬層132B的堆疊結構。PPI線132在第一絕緣層120和第一通孔開口 120A內(nèi)壁上延伸，以使得PPI線132能夠與觸點焊盤24接觸。下部密封層184在第一絕緣層120和第二通孔開口 120B內(nèi)壁上延伸，以使得下部密封層184能夠與模件26接觸。在一些實施例中，PPI線 132和下部密封層184具有約2至8微米(μ m)的厚度范圍。
參見圖9E，通過利用與形成第一絕緣層120的方法基本上相同的方法在具有PPI 線132和下部密封層184的所得結構上形成第二絕緣層140。然后，通過使用光刻工藝圖案化該第二絕緣層140以形成暴露PPI線132的第一通孔開口 140A、和暴露下部密封層184 的第二通孔開口 140B。
參見圖9F，通過利用與在圖9B-圖9D中描述的形成第一金屬層132A和第二金屬層132B的堆疊結構的方法基本上相同的方法形成第一金屬層172A和第二金屬層172B的多個堆疊結構，從而同時形成UBM層170和頂部密封層188。在一些實施例中，UBM層170 和頂部密封層188具有約2至8微米的厚度范圍。然后，將焊球60安裝在UBM層170上以形成圖2中描繪的WLCSP 100。在一個或多個實施例中，在UBM層170上形成金屬塊而不是焊球60。
在如下的實施例中，部件是與圖9A-圖9F中描述的相同的、或類似的標號代表的部件。因此，將省略對它們的描述以避免重復。
圖1OA-圖1OC是圖3中描繪的WLCSP 200的一個示例性制造方法的截面圖。
參見圖10A，通過利用與在圖9A中描述的形成第一絕緣層120的方法基本上相同的方法在模制半導體器件20上形成第一絕緣層220。形成第一絕緣層220以具有暴露觸點焊盤24的第一通孔開220A，和暴露模件26的第二通孔開220B。然后，通過利用與在圖 9B-圖9D中描述的形成PPI線132和下部密封層184的基本上相同的方法在第一絕緣層 220上和第一通孔開口 220A和第二通孔開220B中形成第一 PPI線232和第一下部密封層 284。
參見圖10B，在具有第一 PPI線232和第一下部密封層284的所得結構上形成第二絕緣層240。形成第二絕緣層240以具有暴露第一 PPI線232的第一通孔開口 240A和暴露第一下部密封層284的第二通孔開口 240B。然后,在第二絕緣層240上和第一通孔開口 240A和第二通孔開口 240B中同時形成第二 PPI線234和第二下部密封層286。
參見圖10C，在具有第二 PPI線234和第二下部密封層286的所得結構上形成第三絕緣層260。然后，在第三絕緣層260上同時形成UBM層170和頂部密封層288。然后，將焊球60安裝在UBM層170上以形成圖3中所描繪的WLCSP 200。
圖1lA和圖1lB是圖4中所描繪的WLCSP 300的一個示例性制造方法的截面圖。
參見圖11A，第一 絕緣層120在模制半導體器件20上形成。形成第一絕緣層120 以具有暴露觸點焊盤24的第一通孔開口 120A。然后，在第一絕緣層120上和第一通孔開口 120A中形成第一 PPI線132，以使得第一 PPI線132能夠與觸點焊盤24接觸。
參見圖11B，在具有第一 PPI線132的所得結構上形成第二絕緣層140。形成第二絕緣層140以具有暴露PPI線132的第一通孔開口 140A、和暴露第一絕緣層120的頂部表面120T的第二通孔開140B。在第二絕緣層140上同時形成UBM層170和頂部密封層388。 形成頂部密封層388以與第一絕緣層120的頂部表面120T接觸。然后，將焊球60安裝在 UBM層170上以形成圖4中所描繪的WLCSP 300。
圖12A和圖12B是圖5中描繪的WLCSP 400的一個示例性制造方法的截面圖。
參見圖12A，在模制半導體器件20上形成第一絕緣層120。形成第一絕緣層120 以具有暴露觸點焊盤24的第一通孔開120A，以及暴露模件26和芯片密封環(huán)123的密封接觸焊盤123C的第二通孔開口 120B。然后，在第一絕緣層120上同時形成第一 PPI線132和下部密封層484。形成下部密封層484以使得模件26與芯片密封環(huán)123的密封接觸焊盤 123C接觸。
參見圖11B，在具有第一 PPI線132和下部密封層484的所得結構上形成第二絕緣層140。在第二絕緣層140上同時形成UBM層170和頂部密封層488。形成頂部密封層 488以與下部密封層484接觸。然后，將焊球60安裝在UBM層170上以形成圖5中描繪的 WLCSP 400。
圖13A-圖13D是圖6中描繪的WLCSP 500的一個示例性制造方法的截面圖。
參見圖13A，在模制半導體器件20上形成底部密封層582。該底部密封層582被形成為從扇出區(qū)域IOB到芯片區(qū)域IOA延伸，同時接觸模件26的頂部表面26T和半導體器件22的有源表面22A。底部密封層582被形成為連接于芯片密封環(huán)123的密封接觸焊盤 123C。在一些實施例中，通過利用與圖9B-圖9D中描述的形成下部密封層184的方法基本上相同的方法來形成底部密封層582。
參見圖13B，在具有底部密封層582的所得結構上形成第一絕緣層220。形成第一絕緣層220以具有暴露觸點焊盤24的第一通孔開口 220A，以及暴露部分底部密封層582的第二通孔開口 220B。然后，在第一絕緣層220上同時形成第一 PPI線232和第一下部密封層584。形成第一 PPI線232以連接于觸點焊盤24。形成第一下部密封層584以連接于底部密封層582。
參見圖13C，在具有第一 PPI線232和第一下部密封層584的所得結構上形成第二絕緣層240。然后，在第二絕緣層240上同時形成第二 PPI線234和第二下部密封層586。 形成第二 PPI線234以連接于第一 PPI線232。形成第二下部密封層586以連接于第一下部密封層584。
參見圖13D，在具有第二 PPI線234和第二下部密封層586的所得結構上形成第三絕緣層260。然后，在第三絕緣層260上同時形成UBM層170和頂部密封層588。形成UBM 層170以連接至第二 PPI線234。形成頂部密封層588以連接至第二下部密封層586。然后，將焊球60安裝在UBM層170上以形成圖6中描繪的WLCSP 500。
根據(jù)圖9A-圖13D中所描述的實施例，密封環(huán)結構180、280、380、480、和580中的每一個密封層都與再布線層壓結構40A-40E的PPI層和UBM線 170中的至少一個是同時形成的。無需制備單獨的光掩?；蛟黾佑糜谛纬擅芊猸h(huán)結構180、280、380、480、或580的單獨工藝。具有密封環(huán)結構180、280、380、480、或580的WLCSP能夠以節(jié)約成本的方式修改現(xiàn)有的布圖設計來制造。因此，用于制造WLCSP 100、200、300、400、和500的每一種方法在形成密封環(huán)結構180、280、380、480、和580時均不需要花費額外的費用。
根據(jù)一些實施例，WLCSP包含包括觸點焊盤的有源表面和和側面的半導體器件。模件覆蓋該半導體器件的側面。RDL結構包括電連接至觸點焊盤并在半導體器件的有源表面延伸的第一 PPI線。UBM層在第一 PPI線上方形成并與之電連接。密封環(huán)結構圍繞模件上的半導體器件的上部外圍延伸。該密封環(huán)結構包括與第一 PPI線和UBM層中的至少一個在相同水平上延伸的密封層。
根據(jù)一些實施例，WLCSP包含包括具有觸點焊盤的管芯、在模制半導體器件上形成的并具有電連接至觸點焊盤的再分布層(RDL)結構再布線層壓結構、以及在再布線層壓結構內(nèi)部和其上形成并圍繞管芯上部外圍延伸的密封環(huán)結構。
根據(jù)一些實施例，制造WLCSP的方法包括形成包括半導體器件的模制半導體器件和覆蓋半導體器件側面的模件。該半導體器件包括具有觸點焊盤的有源表面。再布線層壓結構通過在模制半導體器件上同時形成互連線和密封層而形成?；ミB線與觸點焊盤電連接。密封層與互連線分隔并在模件上延伸。
盡管本文披露的內(nèi)容已經(jīng)特意示出和描述了其中提及的示例性實施例，但本領域技術人員應理解，本文的披露內(nèi)容也可以有許多實施例的變化。盡管本文已經(jīng)詳細描述了實施例及其特征，但應該理解，在不背離這些實施例的精神和范圍的前提，可以做出各種變化、替代和改變。
上述方法實施例示出了示例性步驟，但是并不是必需要以所示出的順序進行?？梢愿鶕?jù)本文披露內(nèi)容的實施例適當增加、替代、改變順序、和/或減少步驟。結合不同權利要求的實施例和/或不同的實施例都包括在本文披露內(nèi)容的范圍內(nèi)并且對于本領域技術人員來說是`顯而易見的。
權利要求
1.一種封裝件，包含 半導體器件，包括具有觸點焊盤的有源表面、和側面； 模件，覆蓋所述半導體器件的側面； 再分布層(RDL)結構，包括與所述觸點焊盤電連接并在所述半導體器件的有源表面上延伸的第一后鈍化層互連(PPI)線； 凸塊下金屬化(UBM)層，位于所述第一 PPI線上方并與所述第一 PPI線電連接；以及密封環(huán)結構，圍繞所述模件上的所述半導體器件的上部外圍延伸，所述密封環(huán)結構包括密封層，所述密封層與所述第一 PPI線和所述UBM層中的至少ー個在相同的水平面上延伸。
2.根據(jù)權利要求1所述的封裝件，其中，所述密封環(huán)結構包括與所述UBM層在相同的水平面上延伸并與所述UBM層分隔的頂部密封層。
3.根據(jù)權利要求2所述的封裝件，其中，所述頂部密封層和所述UBM層包含相同的材料。
4.根據(jù)權利要求2所述的封裝件，其中，所述密封環(huán)結構進ー步包括連接至所述頂部密封層并與所述第一 PPI線在相同的水平面上延伸的下部密封層。
5.根據(jù)權利要求4所述的封裝件，其中，所述下部密封層和所述第一PPI線包含相同的材料。
6.根據(jù)權利要求4所述的封裝件，其中，所述下部密封層在所述模件上和所述半導體器件的有源表面上延伸。
7.根據(jù)權利要求4所述的封裝件，其中，所述半導體器件進ー步包括具有密封觸點焊盤的芯片密封環(huán)，以及 其中，所述下部密封層與所述密封觸點焊盤接觸。
8.根據(jù)權利要求2所述的封裝件， 其中，所述RDL結構進ー步包括電連接至所述第一 PPI線和所述UBM層的第二 PPI線，以及 其中，所述密封環(huán)結構進ー步包括 第一下部密封層，與所述第一 PPI線在相同的水平面上延伸；以及第二下部密封層，連接至所述第一下部密封層和所述頂部密封層，并在與所述第二 PPI線相同的水平面上延伸。
9.一種封裝件，包含 模制半導體器件，包括具有觸點焊盤的管芯； 再布線層壓結構，形成在所述模制半導體器件上，并且具有電連接至所述觸點焊盤的再分布層(RDL)結構；以及 密封環(huán)結構，形成在所述再布線層壓結構內(nèi)部和所述再布線層壓結構上，并且圍繞所述管芯的上部外圍延伸。
10.一種晶圓級芯片尺寸封裝件(WLCSP)的制造方法，包括 形成包括半導體器件和模件的模制半導體器件，所述模件覆蓋所述半導體器件的側面，所述半導體器件包括具有觸點焊盤的有源表面；以及 通過在所述模制半導體器件上同時形成互連線和密封層而形成再布線層壓結構，所述互連線與所述`觸點焊盤電連接，所述密封層與所述互連線分隔并在所述模件上延伸。
全文摘要
一種晶圓級芯片尺寸封裝件(WLCSP)，包括具有觸點焊盤的有源表面和側面的半導體器件。模件覆蓋該半導體器件的側面。RDL結構包括電連接至觸點焊盤并在半導體器件的有源表面上延伸的第一PPI線。UBM層在第一PPI線上方形成并與之電連接。密封環(huán)結構圍繞模件上的半導體器件的上部外圍延伸。該密封環(huán)結構包括與第一PPI線和UBM層中的至少一個在相同的水平上延伸的密封層。一種制造WLCSP的方法，包括通過在模制半導體器件上同時形成互連線和密封層，從而形成再布線層壓結構。
文檔編號H01L23/00GK103035579SQ201210193788
公開日2013年4月10日 申請日期2012年6月12日 優(yōu)先權日2011年10月5日
發(fā)明者楊宗穎, 陳憲偉, 于宗源, 梁世緯 申請人:臺灣積體電路制造股份有限公司