專利名稱：垂直選擇管、存儲(chǔ)單元、三維存儲(chǔ)器陣列及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及制造方法領(lǐng)域，特別涉及一種垂直選擇管、具有該垂直選擇管的存儲(chǔ)單元、由該存儲(chǔ)單元構(gòu)成的三維存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法。
背景技術(shù)：
阻變存儲(chǔ)器(RRAM)作為一種新型的不揮發(fā)存儲(chǔ)技術(shù)，由于其存儲(chǔ)密度高、功耗低、讀寫(xiě)速度快、數(shù)據(jù)保持時(shí)間長(zhǎng)、多值實(shí)現(xiàn)、單元面積、與CMOS工藝兼容等優(yōu)越性能而備受關(guān)注。其中，可實(shí)現(xiàn)三維集成的阻變存儲(chǔ)器成為高密度存儲(chǔ)器的研究焦點(diǎn)。但三維存儲(chǔ)器的多層堆疊結(jié)構(gòu)，導(dǎo)致存儲(chǔ)單元之間、層與層之間出現(xiàn)串?dāng)_、泄漏電流以及工藝制造困難等問(wèn)題。
ITlR (One Transistor One Resistor)結(jié)構(gòu)和 IDlR (One Diode One Resistor)結(jié)構(gòu)ITlR結(jié)構(gòu)是目前三維阻變存儲(chǔ)器的主流單元結(jié)構(gòu)。ITlR結(jié)構(gòu)即一個(gè)MOS晶體管與一個(gè)可變電阻串聯(lián)，晶體管起選擇和隔離的作用。但是晶體管屬于有源器件，需在前端工藝完成，且最小單元面積受晶體管制約，不利于存儲(chǔ)器的高密度三維堆疊。IDlR結(jié)構(gòu)即一個(gè)二極管與一個(gè)可變電阻串聯(lián)，由二極管的整流特性實(shí)現(xiàn)對(duì)電阻的選擇。二極管的高正向電流密度、高開(kāi)關(guān)電流比和工藝兼容性是重要的選擇標(biāo)準(zhǔn)?；趩尉i材料的二極管電流密度和整流比較高，但工藝溫度較高，且不易在金屬電極上制造；基于氧化物的二極管雖工藝兼容性好，但正向電流密度并不理想。因此，需要基于新型的選擇管器件的阻變存儲(chǔ)器，從而實(shí)現(xiàn)簡(jiǎn)化存儲(chǔ)單元結(jié)構(gòu)，并擺脫其對(duì)硅襯底的依賴，實(shí)現(xiàn)多層堆疊，達(dá)到三維高密度存儲(chǔ)等目的。

發(fā)明內(nèi)容
本發(fā)明的目的旨在至少解決上述技術(shù)問(wèn)題之一，提供一種垂直選擇管、具有該垂直選擇管的存儲(chǔ)單元、由該存儲(chǔ)單元構(gòu)成的三維阻變存儲(chǔ)器陣列結(jié)構(gòu)及其操作方法，在保證存儲(chǔ)器電學(xué)性能的條件下，簡(jiǎn)化存儲(chǔ)單元結(jié)構(gòu)，提高存儲(chǔ)密度。為達(dá)到上述目的，本發(fā)明第一方面提供一種垂直選擇管，包括上電極；下電極；形成在所述下電極和上電極之間且依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層；和分別形成在所述第二半導(dǎo)體層的兩個(gè)相對(duì)側(cè)面的兩個(gè)柵堆疊。其中，所述第一半導(dǎo)體層和第三半導(dǎo)體層為第一類型摻雜，所述第二半導(dǎo)體層和第四半導(dǎo)體層為第二類型摻雜，所述第二半導(dǎo)體層的摻雜濃度分別低于所述第一半導(dǎo)體層和第三半導(dǎo)體層的摻雜濃度，以使所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和所述兩個(gè)柵堆疊形成垂直的雙柵MOS晶體管，所述第三半導(dǎo)體層和第四半導(dǎo)體層形成垂直的二極管。在本發(fā)明的一個(gè)實(shí)施例中，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層的材料為摻雜的多晶硅或摻雜的多晶鍺。相對(duì)于需要高溫工藝制備的單晶材料，多晶材料可以通過(guò)外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會(huì)影響其電阻元件或其他器件的性能。
在本發(fā)明的一個(gè)實(shí)施例中，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四+導(dǎo)體層每層的厚度為10_200nm。在本發(fā)明的一個(gè)實(shí)施例中，所述第二半導(dǎo)體層和第三半導(dǎo)體層的厚度大于所述第一半導(dǎo)體層和第四半導(dǎo)體層的厚度。這種柵控的PNPN選擇管可近似為兩個(gè)寄生雙極性晶體管相互作用而導(dǎo)致工作時(shí)形成閂鎖效應(yīng)，因此增加中間兩層的厚度，相當(dāng)于增加兩個(gè)雙極管的基區(qū)厚度，從而減小雙極管的放大倍數(shù)，抑制閂鎖效應(yīng)。本發(fā)明第二方面提供一種存儲(chǔ)單元，包括阻變單元；選擇管，所述選擇管為本發(fā)明第一方面所述的垂直選擇管，且 所述選擇管與所述阻變單元相互串聯(lián)。在本發(fā)明的一個(gè)實(shí)施例中，所述阻變單元為形成在所述垂直選擇管的上電極或下電極表面的薄膜存儲(chǔ)介質(zhì)。在本發(fā)明的一個(gè)實(shí)施例中，所述阻變單元的材料包括Nix0y、NbxOy, TixOy, HfxOy,Mgx0y、CoxOy、Crx0y、VxOy、Znx0y、AlxOy、Zrx0y、AlxNy,其中,x、y 的范圍為 0-1。本發(fā)明第三方面提供一種三維存儲(chǔ)器陣列，包括疊置形成的多個(gè)陣列層，每個(gè)所述陣列層包括沿第一方向的多行存儲(chǔ)單元和沿第二方向的多列存儲(chǔ)單元，其中，每個(gè)所述存儲(chǔ)單元包括上電極；下電極；形成在所述下電極和上電極之間且依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層；和形成在所述上電極上的阻變單元，其中，所述第一半導(dǎo)體層和第三半導(dǎo)體層為第一類型摻雜，所述第二半導(dǎo)體層和第四半導(dǎo)體層為第二類型摻雜，所述第二半導(dǎo)體層的摻雜濃度分別低于所述第一半導(dǎo)體層和第三半導(dǎo)體層的摻雜濃度，其中，位于同一所述陣列層的每相鄰兩列所述存儲(chǔ)單元的第二半導(dǎo)體層之間形成有共用柵堆疊。在本發(fā)明的一個(gè)實(shí)施例中，所述共用柵堆疊包括形成在每相鄰兩列所述存儲(chǔ)單元的第二半導(dǎo)體層上的柵介質(zhì)層，和形成在兩個(gè)所述柵介質(zhì)層之間的柵極層。在本發(fā)明的一個(gè)實(shí)施例中，相鄰所述陣列層的存儲(chǔ)單元倒置設(shè)置。在本發(fā)明的一個(gè)實(shí)施例中，每行所述存儲(chǔ)單元的下電極連接形成沿第一方向的第一公用電極，每列所述存儲(chǔ)單元中的阻變單元上設(shè)置有沿第二方向的第二公用電極。在本發(fā)明的一個(gè)實(shí)施例中，位于相鄰兩個(gè)所述陣列層之間的所述第一公用電極或第二公用電極為相鄰兩個(gè)所述陣列層共用。根據(jù)本發(fā)明實(shí)施例的電極結(jié)構(gòu)有利于提高空間利用率，簡(jiǎn)化制造工藝。在本發(fā)明的一個(gè)實(shí)施例中，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層的材料為摻雜的多晶硅或摻雜的多晶鍺。相對(duì)于需要高溫工藝制備的單晶材料，多晶材料可以通過(guò)外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會(huì)影響其電阻元件或其他器件的性能。在本發(fā)明的一個(gè)實(shí)施例中，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四+導(dǎo)體層每層的厚度為10_200nm。在本發(fā)明的一個(gè)實(shí)施例中，所述第二半導(dǎo)體層和第三半導(dǎo)體層的厚度大于所述第一半導(dǎo)體層和第四半導(dǎo)體層的厚度。這種柵控的PNPN選擇管可近似為兩個(gè)寄生雙極性晶體管相互作用而導(dǎo)致工作時(shí)形成閂鎖效應(yīng)，因此增加中間兩層的厚度，相當(dāng)于增加兩個(gè)雙極管的基區(qū)厚度，從而減小雙極管的放大倍數(shù)，抑制閂鎖效應(yīng)。在本發(fā)明的一個(gè)實(shí)施例中，所述第一公用電極、第二公用電極、上電極和下電極為重?fù)诫s的多晶硅或金屬。在本發(fā)明的一個(gè)實(shí)施例中，相鄰的所述存儲(chǔ)單元之間、相鄰的所述第一公用電極之間、相鄰的所述第二公用電極之間填充有隔離介質(zhì)。在本發(fā)明的一個(gè)實(shí)施例中，所述三維存儲(chǔ)器陣列形成在具有絕緣表面的襯底上。本發(fā)明第四方面提供一種根據(jù)本發(fā)明第三方面的三維存儲(chǔ)器陣列的操作方法，包括以下操作初始化操作，包括對(duì)每個(gè)所述共用柵堆疊施加第一開(kāi)啟或?qū)妷?，?duì)每個(gè)所述第二公用電極施加第二開(kāi)啟或?qū)妷海瑢?duì)每個(gè)所述第一公用電極施加第一關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生驅(qū)動(dòng)電流Itl激勵(lì)每個(gè)所述阻變單元完成初始阻值切換；
寫(xiě)操作，包括對(duì)選中的所述存儲(chǔ)單元的兩個(gè)所述共用柵堆疊之一施加第三開(kāi)啟或?qū)妷?，?duì)其他未選中的每個(gè)所述存儲(chǔ)單元的所述共用柵堆疊施加第二關(guān)斷或反偏電壓，對(duì)選中的所述存儲(chǔ)單元的所述第二公用電極施加第四開(kāi)啟或?qū)妷?，?duì)選中的所述存儲(chǔ)單元的所述第一公用電極施加第三關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生與電流Iw ;擦除操作，包括對(duì)選中的所述存儲(chǔ)單元的兩個(gè)所述共用柵堆疊之一施加第五開(kāi)啟或?qū)妷?，?duì)其他未選中的每個(gè)所述存儲(chǔ)單元的所述共用柵堆疊施加第四關(guān)斷或反偏電壓，對(duì)選中的所述存儲(chǔ)單元的所述第二公用電極施加第六開(kāi)啟或?qū)妷?，?duì)選中的所述存儲(chǔ)單元的所述第一公用電極施加第五關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生擦除電流Ie ;讀操作，包括對(duì)選中的所述存儲(chǔ)單元的兩個(gè)所述共用柵堆疊之一施加第七開(kāi)啟或?qū)妷?，?duì)其他未選中的每個(gè)所述存儲(chǔ)單元的所述共用柵堆疊施加第六關(guān)斷或反偏電壓，對(duì)選中的所述存儲(chǔ)單元的所述第二公用電極施加第八開(kāi)啟或?qū)妷?，?duì)選中的所述存儲(chǔ)單元的所述第一公用電極施加第七關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生讀電流仁。在本發(fā)明的一個(gè)實(shí)施例中，所述寫(xiě)操作中，為了避免相鄰存儲(chǔ)單元被誤操作，可以對(duì)與選中的所述存儲(chǔ)單元的施加有第三開(kāi)啟或?qū)妷旱乃龉灿脰哦询B相鄰的未選中的所述存儲(chǔ)單元的所述第一公用電極施加第九開(kāi)啟或?qū)妷?，?duì)其余未選中的所述存儲(chǔ)單元的所述第一公用電極和第二公用電極施加第八關(guān)斷或反偏電壓。在本發(fā)明的一個(gè)實(shí)施例中，所述擦除操作中，為了避免相鄰存儲(chǔ)單元被誤操作，可以對(duì)與選中的所述存儲(chǔ)單元的施加有第五開(kāi)啟或?qū)妷旱乃龉灿脰哦询B相鄰的未選中的所述存儲(chǔ)單元的所述第一公用電極施加第十開(kāi)啟或?qū)妷?，?duì)其余未選中的所述存儲(chǔ)單元的所述第一公用電極和第二公用電極施加第九關(guān)斷或反偏電壓。 在本發(fā)明的一個(gè)實(shí)施例中，所述讀操作中，為了避免相鄰存儲(chǔ)單元的漏電流被誤讀取，可以對(duì)與選中的所述存儲(chǔ)單元的施加有第七開(kāi)啟或?qū)妷旱乃龉灿脰哦询B相鄰的未選中的所述存儲(chǔ)單元的所述第一公用電極、以及與選中的所述存儲(chǔ)單元通過(guò)所述第二公用電極相連接的未選中所述存儲(chǔ)單元的所述第一公用電極分別施加第十一開(kāi)啟或?qū)妷?，?duì)其余未選中的所述存儲(chǔ)單元的所述第一公用電極和第二公用電極施加第十關(guān)斷或反偏電壓。
在本發(fā)明的一個(gè)實(shí)施例中，若所述第三開(kāi)啟或?qū)妷旱扔谒龅谝婚_(kāi)啟或?qū)妷?、所述第四開(kāi)啟或?qū)妷旱扔谒龅诙_(kāi)啟或?qū)妷簳r(shí)，Iw^ l/2I0O在本發(fā)明的一個(gè)實(shí)施例中，若所述第五開(kāi)啟或?qū)妷旱扔谒龅谝婚_(kāi)啟或?qū)妷?、所述第六開(kāi)啟或?qū)妷旱扔谒龅诙_(kāi)啟或?qū)妷簳r(shí)，Ie ( l/2I0O在本發(fā)明的一個(gè)實(shí)施例中，所述第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第^ 開(kāi)啟或?qū)妷旱姆秶鸀?. 5-10V,所述第一、第二、第三、第四、第五、第六、第七、第八、第九、第十關(guān)斷或反偏電壓的范圍為負(fù)電壓或0-0. 5V。本發(fā)明提供一種具有雙柵的PNPN垂直選擇管，以及該選擇管與阻變單元串聯(lián)所形成的存儲(chǔ)單元，以及將該存儲(chǔ)單元在三維空間延伸形成的三維存儲(chǔ)器陣列及其操作方法。通過(guò)具有高開(kāi)關(guān)電流比的存儲(chǔ)單元，有效改善存儲(chǔ)陣列操作時(shí)相鄰單元之間的串?dāng)_和漏電問(wèn)題，并且簡(jiǎn)化三維存儲(chǔ)器陣列的結(jié)構(gòu)，擺脫存儲(chǔ)器陣列對(duì)硅襯底的依賴，實(shí)現(xiàn)多層堆疊，提高存儲(chǔ)密度，同時(shí)提高了存儲(chǔ)器陣列操作的準(zhǔn)確率和簡(jiǎn)易度。
本發(fā)明的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本發(fā)明的實(shí)踐了解到。


本發(fā)明的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中圖I是本發(fā)明實(shí)施例的垂直選擇管的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例的存儲(chǔ)單元的結(jié)構(gòu)示意圖；圖3是本發(fā)明的垂直選擇管開(kāi)啟時(shí)的原理示意圖、能帶示意圖和等效電路圖；圖4是本發(fā)明的垂直選擇管關(guān)斷時(shí)的原理示意圖、能帶示意圖和等效電路圖；圖5是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列結(jié)構(gòu)的立體示意圖；圖6是圖5所示的三維存儲(chǔ)器陣列結(jié)構(gòu)的立體示意圖中沿A-A’方向的截面圖；圖7是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列的等效電路圖；圖8是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列在初始化(forming)操作時(shí)電壓施加方法示意圖；圖9是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列的寫(xiě)(set)操作和擦除(reset)操作時(shí)電壓施加方法示意圖；圖10是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列的讀(read)操作時(shí)電壓施加方法示意圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類似的標(biāo)號(hào)表示相同或類似的元件或具有相同或類似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能理解為對(duì)本發(fā)明的限制。在本發(fā)明的描述中，需要理解的是，術(shù)語(yǔ)“中心”、“縱向”、“橫向”、“上”、“下”、“前”、“后”、“左”、“右”、“豎直”、“水平”、“頂”、“底” “內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本發(fā)明的限制。需要說(shuō)明的是，此外，術(shù)語(yǔ)“第一”、“第二”僅用于描述目的，而不能理解為指示或暗示相對(duì)重要性或者隱含指明所指示的技術(shù)特征的數(shù)量。由此，限定有“第一”、“第二”的特征可以明示或者隱含地包括一個(gè)或者更多個(gè)該特征。進(jìn)一步地，在本發(fā)明的描述中，除非另有說(shuō)明，“多個(gè)”的含義是兩個(gè)或兩個(gè)以上。在本發(fā)明的描述中，需要說(shuō)明的是，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接；可以是機(jī)械連接，也可以是電連接；可以是直接相連，也可以通過(guò)中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。圖I是本發(fā)明實(shí)施例的垂直選擇管的結(jié)構(gòu)示意圖。如圖I所示，該垂直選擇管包括上電極I ;下電極2 ;形成在下電極2和上電極I之間、依次垂直堆疊的第一半導(dǎo)體層31、 第二半導(dǎo)體層32、第三半導(dǎo)體層33、第四半導(dǎo)體層34 ;分別形成在第二半導(dǎo)體層32的兩個(gè)相對(duì)側(cè)面的兩個(gè)柵堆疊，其中，每個(gè)柵堆疊包括形成在在第二半導(dǎo)體層32側(cè)面的柵介質(zhì)層4 (或4’)以及形成在柵介質(zhì)層4 (或4’)上的柵極5 (或5’)。需指出的是，本發(fā)明各實(shí)施例以第一半導(dǎo)體層31和第三半導(dǎo)體層33為N型摻雜，第二半導(dǎo)體層32和第四半導(dǎo)體層34為P型摻雜為例進(jìn)行描述，在實(shí)際運(yùn)用中，以第一半導(dǎo)體層31和第三半導(dǎo)體層33為P型摻雜、第二半導(dǎo)體層32和第四半導(dǎo)體層34為N型摻雜同樣可以實(shí)現(xiàn)本發(fā)明，在此不再贅述。第二半導(dǎo)體層32的摻雜濃度低于第一半導(dǎo)體層31和第三半導(dǎo)體層33，相當(dāng)于在第一半導(dǎo)體層31和第三半導(dǎo)體層33之間形成溝道，從而使第一半導(dǎo)體層31、第二半導(dǎo)體層32、第三半導(dǎo)體層33 (N-P-N)和兩個(gè)柵堆疊形成類似垂直的雙柵MOS晶體管結(jié)構(gòu)，第三半導(dǎo)體層33、第四半導(dǎo)體層34 (N-P)形成類似垂直的二極管的結(jié)構(gòu)，整個(gè)垂直選擇管相當(dāng)于形成在上、下電極之間的相互串聯(lián)的一個(gè)二極管和一個(gè)雙柵MOS晶體管。選擇管通過(guò)上、下電極與其他元件進(jìn)行電連接。其中，四個(gè)半導(dǎo)體層的材料可以為摻雜的多晶材料，例如摻雜的多晶硅或摻雜的多晶鍺。相對(duì)于需要高溫工藝制備的單晶材料，多晶材料可以通過(guò)外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會(huì)影響其電阻元件或其他器件的性能。各層的厚度范圍為10-200nm。優(yōu)選的,第二半導(dǎo)體層32和第三半導(dǎo)體層33的厚度需大于第一半導(dǎo)體層31和第四半導(dǎo)體層34的厚度。這種柵控的PNPN選擇管可近似為兩個(gè)寄生雙極性晶體管相互作用而導(dǎo)致工作時(shí)形成閂鎖效應(yīng)，因此增加中間兩層的厚度，相當(dāng)于增加兩個(gè)雙極管的基區(qū)厚度，從而減小雙極管的放大倍數(shù)，抑制閂鎖效應(yīng)。其中，雙柵的PNPN選擇管有利于增強(qiáng)選擇管的電流驅(qū)動(dòng)能力，適用于阻變存儲(chǔ)器特有的forming操作。圖2是本發(fā)明實(shí)施例的存儲(chǔ)單元的結(jié)構(gòu)示意圖，如圖2所示，該存儲(chǔ)單元包括相互串聯(lián)的垂直選擇管6和阻變單元7。在本實(shí)施例中，垂直選擇管6和阻變單元7之間通過(guò)垂直選擇管6的上電極I連接，下電極2作為公用電極。優(yōu)選地，阻變單元為形成在上電極I表面的薄膜存儲(chǔ)介質(zhì)。其中，阻變單元的材料包括Nix0y、NbxOy, TixOy, HfxOy, MgxOy, CoxOy,Crx0y、Vx0y、Znx0y、Alx0y、Zrx0y、AlxNy, (x、y的范圍在0_1之間)等化合物材料或其他聚合物材料，尤其是其中的二元金屬氧化物或氮化物在制備中大多不需要高溫，且易控制成膜厚度，故為本發(fā)明實(shí)施例的阻變單元的優(yōu)選材料。如圖中虛線圈所示的部分即為一個(gè)存儲(chǔ)單元8。在該存儲(chǔ)單元的上下端分別連接有公用電極9，其中垂直選擇管6的下電極2可作為其中的下公用電極。電極的材料可以為摻雜的多晶硅或金屬等其他電極材料。上下兩個(gè)公用電極互相垂直，為多個(gè)存儲(chǔ)單元共用，形成交叉點(diǎn)陣的存儲(chǔ)陣列。圖3是本發(fā)明的垂直選擇管開(kāi)啟時(shí)的原理示意圖、能帶示意圖和等效電路圖。當(dāng)柵極施加合適的正電壓+VG時(shí)，第二 P型半導(dǎo)體層的柵極界面處附近的電子以及第三N型半導(dǎo)體層和第一N型半導(dǎo)體層31的部分電子會(huì)由于柵壓吸引向柵極界面移動(dòng)，逐漸形成反型的電子溝道10，即N-區(qū)域，如圖3中虛線所示，則位于下部的MOS管開(kāi)啟。此時(shí)在選擇管的上下電極分別施加合適的正偏電壓，例如上電極施加+Vl電壓，下電極施加接地電壓或者-V2電壓，上部的PN 二極管正向?qū)?，則在選擇管的整個(gè)半導(dǎo)體層形成自上而下的電場(chǎng)，整個(gè)半導(dǎo)體層的電子會(huì)在該電場(chǎng)的作用下，由下向上定向的流動(dòng)，即形成從上向下流動(dòng)的選通開(kāi)啟電流Jm。沿A-A’方向的能帶圖中也反映出該開(kāi)啟的原理當(dāng)施加正柵壓后，第
二P型半導(dǎo)體層的柵極界面附近反型成為N-區(qū)，導(dǎo)帶底Ec和價(jià)帶頂Ev都向下；上下電極 施加電壓形成的V1+V2的電壓和，使得第四P型半導(dǎo)體層和第三N型半導(dǎo)體層的能帶都出現(xiàn)不同程度向下的彎曲，此時(shí)，電子需要越過(guò)的勢(shì)壘降低，形成從底層N區(qū)向頂層P區(qū)的電子流動(dòng)。當(dāng)兩個(gè)柵極同時(shí)開(kāi)啟時(shí)，選擇管可以等效為一個(gè)正向?qū)ǖ亩O管串聯(lián)兩個(gè)并聯(lián)開(kāi)啟的MOS管，如等效電路圖所示。此時(shí)選擇管的電流驅(qū)動(dòng)能力大，適用于阻變存儲(chǔ)器的特有的forming過(guò)程。當(dāng)一個(gè)柵極開(kāi)啟，另一個(gè)關(guān)斷時(shí)，選擇管等效為一個(gè)正向?qū)ǖ亩O管串聯(lián)一個(gè)開(kāi)啟的MOS管，此時(shí)導(dǎo)通電流為雙柵開(kāi)啟時(shí)導(dǎo)通的電流的一半，用于對(duì)某一阻變單元的選中操作。圖4是選擇管關(guān)斷時(shí)的原理示意圖、能帶示意圖和等效電路圖。當(dāng)兩個(gè)柵極同時(shí)施加接地電壓或者浮空時(shí)，第二 P型半導(dǎo)體層中柵極界面不形成反型的電子溝道，則位于下部的MOS管不開(kāi)啟。此時(shí)在選擇管的上下電極分別施加合適的反偏電壓，例如上電極施加-V3電壓，下電極施加接地電壓或者+V4電壓，上部?jī)蓪覲-N半導(dǎo)體層形成的PN 二極管和下部?jī)蓪覲-N半導(dǎo)體層形成的PN 二極管都反偏，形成反偏耗盡區(qū)11，僅有極小的反偏電流Jtjff流過(guò)。此時(shí)，雖然中間兩層N-P半導(dǎo)體層形成的二極管此時(shí)是正偏的，但由于上下各串聯(lián)一個(gè)反偏的二極管，整個(gè)選擇管依然關(guān)斷。此時(shí)流過(guò)選擇管的是反向的漏電流J。#比一般反偏二極管更小。在沿B-B’方向的能帶圖中亦可看出，柵極不加電壓，上下電極施加電壓形成的V3+V4的電壓和，使得第一 N型半導(dǎo)體層的能帶向下彎曲，第三N型半導(dǎo)體層的能帶略向上彎曲，此時(shí)，電子、空穴需要越過(guò)的勢(shì)壘增高，很難自上向下流動(dòng)，如能帶圖中虛線方向所示。關(guān)斷時(shí)的選擇管可以等效為三個(gè)“頭尾”相串聯(lián)的二極管，如等效電路圖所示。關(guān)斷后選擇管的電阻很大，漏電流很小，對(duì)上下電極所加電壓的分壓很大，從而實(shí)現(xiàn)該選擇管所在的存儲(chǔ)單元的關(guān)斷，即該選擇管所在的存儲(chǔ)單元不選中。將圖2所示的具有公用電極的存儲(chǔ)器單元8在三維空間衍生，即可得到基于柵控PNPN垂直選擇管的三維存儲(chǔ)器陣列，其立體結(jié)構(gòu)圖如圖5所示，圖6為沿圖5中的線AAlA截面圖。為簡(jiǎn)明起見(jiàn)，圖6的截面示意圖中僅示出了 8個(gè)存儲(chǔ)單元，每一個(gè)存儲(chǔ)單元8的截面圖如圖中橢圓虛線框所示。為清楚起見(jiàn)，圖5省略了部分存儲(chǔ)單元。參照?qǐng)D5和圖6，該三維存儲(chǔ)器陣列包括疊置形成的多個(gè)陣列層，每個(gè)陣列層包括沿第一方向的多行存儲(chǔ)單元8和沿第二方向的多列存儲(chǔ)單元8。參照?qǐng)DI和圖2，存儲(chǔ)單元8包括上電極I ;下電極2 ;形成在下電極2和上電極I之間、依次垂直堆疊的第一半導(dǎo)體層31、第二半導(dǎo)體層32、第三半導(dǎo)體層33、第四半導(dǎo)體層34 ;形成在上電極I上的阻變單元7。在本發(fā)明實(shí)施例中，第一半導(dǎo)體層31和第三半導(dǎo)體層33為N型摻雜，第二半導(dǎo)體層32和第四半導(dǎo)體層34為P型摻雜，且第二半導(dǎo)體層32的摻雜濃度低于第一半導(dǎo)體層31和第三半導(dǎo)體層33。位于同一陣列層的每相鄰兩列存儲(chǔ)單元8的第二半導(dǎo)體層32之間形成有共用柵堆疊，共用柵堆疊包括形成在每相鄰兩列存儲(chǔ)單元8的第二半導(dǎo)體層32上的柵介質(zhì)層4和4’以及形成在兩個(gè)柵介質(zhì)層4和4’之間的柵極層5或(5’)。共用柵堆疊的結(jié)構(gòu)可以有效提高三維存儲(chǔ)器陣列的空間利用率。在本發(fā)明實(shí)施例中，第一方向和第二方向相互 垂直。相鄰陣列層的存儲(chǔ)單元倒置設(shè)置。每行存儲(chǔ)單元的下電極連接以形成沿第一方向的第一公用電極BL1，每列存儲(chǔ)單元的阻變單元上設(shè)置有沿第二方向的第二公用電極BL2。位于相鄰兩個(gè)陣列層之間的第一公用電極BLl或第二公用電極BL2為相鄰兩個(gè)陣列層共用。根據(jù)本發(fā)明實(shí)施例的電極結(jié)構(gòu)有利于提高空間利用率，簡(jiǎn)化制造工藝，降低成本。例如，如圖5所示，位于兩相鄰陣列層的兩個(gè)存儲(chǔ)單元倒置設(shè)置，并且其阻變單元連接在同一個(gè)第二公用電極BL2上。在本發(fā)明的一個(gè)實(shí)施例中，第一半導(dǎo)體層31、第二半導(dǎo)體層32、第三半導(dǎo)體層33和第四半導(dǎo)體層34的材料為摻雜的多晶硅或摻雜的多晶鍺。相對(duì)于需要高溫工藝制備的單晶材料，多晶材料可以通過(guò)外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會(huì)影響其電阻元件或其他器件的性能。在本發(fā)明的一個(gè)實(shí)施例中，第一半導(dǎo)體層31、第二半導(dǎo)體層32、第三半導(dǎo)體層33和第四半導(dǎo)體層34每層的厚度為10-200nm。在本發(fā)明的一個(gè)實(shí)施例中，第二半導(dǎo)體層32和第三半導(dǎo)體層33的厚度大于第一半導(dǎo)體層31和第四半導(dǎo)體層34的厚度。在本發(fā)明的一個(gè)實(shí)施例中，第一公用電極BL1、第二公用電極BL2、上電極I和下電極2為重?fù)诫s的多晶硅或金屬。在本發(fā)明的一個(gè)實(shí)施例中，相鄰的存儲(chǔ)單元8之間、相鄰的第一公用電極BLl之間、相鄰的第二公用電極BL2之間填充有隔離介質(zhì)，如SiO2或Si3N4等介質(zhì)材料，以隔離各個(gè)存儲(chǔ)單元8、第一公用電極BLl和第二公用電極BL2。在本發(fā)明的一個(gè)實(shí)施例中，該三維存儲(chǔ)器陣列形成在具有絕緣表面102的襯底100 上。圖7是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列的等效電路圖。每個(gè)存儲(chǔ)器單元相當(dāng)于由一個(gè)阻變單元111、一個(gè)二極管113和一個(gè)MOS晶體管115串聯(lián)形成。由于該等效電路圖描述的是三維的存儲(chǔ)陣列結(jié)構(gòu)，故設(shè)立如圖所示的xyz正交直角坐標(biāo)系以便描述。選擇管的柵極連線(即共用柵堆疊)為字線WL，沿y方向走線；存儲(chǔ)單元的上下電極連線為位線BL，沿x、y方向分別走線。命名規(guī)則如圖所示沿y方向走線的字線WLxz,下標(biāo)x表明該字線位于X方向上的位置，下標(biāo)z表明該字線位于z方向上的位置，即位于自襯底向上第幾層陣列；沿y方向走線的位線BLsxz,下標(biāo)s表示該位線與選擇管(selection)相連(即第一公用電極)，下標(biāo)X表明該位線位于X方向上的位置，下標(biāo)z表明該位線位于z方向上的位置，即位于自襯底向上第幾層陣列；沿X方向走線的位線BLryz,下標(biāo)r表示該位線與阻變?cè)?resistor)相連(即第二公用電極),下標(biāo)y表明該位線位于y方向上的位置，下標(biāo)z表明該位線位于z方向上的位置。下面結(jié)合附圖8-10具體描述操作根據(jù)本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列時(shí)的電壓施加方法。圖8是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列在forming操作時(shí)電壓施加方法示意圖。阻變存儲(chǔ)器不同于其他非揮發(fā)類存儲(chǔ)器之處在于，制備完成的阻變薄膜并不能直接進(jìn)行讀、寫(xiě)、擦除等操作，因?yàn)樽枳儽∧?nèi)的原子可能處于無(wú)序的排布態(tài)，因此阻變薄膜可能處于高阻值態(tài)、低阻值態(tài)或其他狀態(tài)，因此需要電學(xué)激勵(lì)來(lái)使制備完成的阻變薄膜完成第一次阻值切換過(guò)程，即初始化(forming)過(guò)程，此時(shí)通常需要較大的驅(qū)動(dòng)電流。在本實(shí)施例中，為描述方便起見(jiàn)，采用“ I ”和“0”電壓數(shù)字表示法，“ I ”表示可使相連器件開(kāi)啟或?qū)ǖ碾妷悍秶?，通常?. 5-10V，“0”表示使相連器件關(guān)斷或反偏的電壓范圍，通常為負(fù)電壓或0-0. 5V。以下實(shí)施中各個(gè)“I”和“0”僅表示電壓的范圍，并不表示電壓具有相同的數(shù)值，電壓的具體數(shù)值根據(jù)不同的操作或不同的器件材料有所不同。Forming時(shí)，對(duì)三維存儲(chǔ)器陣列 的所有字線WL施加電壓“1”，即所有選擇管的雙柵都開(kāi)啟，MOS管導(dǎo)通，對(duì)連接阻變?cè)乃形痪€BLr施加電壓“1”，對(duì)連接選擇管的所有位線BLs施加電壓“0”，即所有選擇管正向?qū)?，以較大的驅(qū)動(dòng)電流Itl激勵(lì)所有阻變單元完成forming操作。圖9是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列的寫(xiě)操作和擦除操作時(shí)電壓施加方法示意圖。當(dāng)需要對(duì)某一存儲(chǔ)單元進(jìn)行選中并寫(xiě)入時(shí)，各操作控制線施加電壓情況如圖9所示，以操作圖9中虛線框內(nèi)的阻變單元為例。對(duì)字線WLlO施加電壓“1”，即選中存儲(chǔ)單元的選擇管右側(cè)柵開(kāi)啟，(需指出的是，本實(shí)施例僅以右側(cè)柵開(kāi)啟為例進(jìn)行描述，對(duì)于左側(cè)柵開(kāi)啟的情況，可以參照本實(shí)施進(jìn)行，在此不再贅述。)對(duì)其他未選中字線WL全部施加電壓“0”;對(duì)與選中存儲(chǔ)單元的阻變單元連接的位線BLrlO施加電壓“ I ”，對(duì)與選中存儲(chǔ)單元的選擇管連接的位線BLslO施加電壓“0”，即該選擇管正向?qū)?，以較小的寫(xiě)電流Iw經(jīng)過(guò)該選擇管，通常寫(xiě)電流Iw不超過(guò)forming時(shí)驅(qū)動(dòng)電流I。的一半，以對(duì)選中存儲(chǔ)單元進(jìn)行寫(xiě)操作。在本發(fā)明一個(gè)優(yōu)選的實(shí)施例中，為了避免與選中存儲(chǔ)單元相鄰的存儲(chǔ)單元被誤操作，可以對(duì)位于該選中存儲(chǔ)單元開(kāi)啟柵側(cè)(即右側(cè))的存儲(chǔ)單元的位線BLs20施加電壓“1”，使得與該位線相連的選擇管反偏或關(guān)斷，對(duì)其他位線BL均施加電壓“O”。擦除操作的電壓施加情況與寫(xiě)操作相同，只是所施加電壓的具體數(shù)值有所區(qū)別，需要根據(jù)具體的阻變材料確定。圖10是本發(fā)明實(shí)施例的三維存儲(chǔ)器陣列的讀操作時(shí)電壓施加方法示意圖。當(dāng)需要對(duì)某一存儲(chǔ)單元進(jìn)行選中并讀取時(shí)，各操作控制線施加電壓如圖10所示，以圖10中虛線框內(nèi)的阻變單元為例。對(duì)字線WLlO施加電壓“ I ”，即選中存儲(chǔ)單元的選擇管右側(cè)柵開(kāi)啟，(需指出的是，本實(shí)施例僅以右側(cè)柵開(kāi)啟為例進(jìn)行描述，對(duì)于左側(cè)柵開(kāi)啟的情況，可以參照本實(shí)施進(jìn)行，在此不再贅述。)對(duì)其他未選中字線WL全部施加電壓“0” ;對(duì)與選中存儲(chǔ)單元的阻變單元連接的位線BLrlO施加電壓“1”，對(duì)與選中存儲(chǔ)單元的選擇管連接的位線BLslO施加電壓“0”，即該選擇管正向?qū)?，但由于?duì)位線BLrlO施加的電壓“I”較小，通常小于IV，即以較小的讀取電流L流過(guò)選中單元，對(duì)選中存儲(chǔ)單元進(jìn)行讀取操作。在本發(fā)明一個(gè)優(yōu)選的實(shí)施例中，為了避免與選中存儲(chǔ)單元相鄰的存儲(chǔ)單元的漏電流被誤讀取，可以對(duì)位于該選中存儲(chǔ)單元開(kāi)啟柵側(cè)(即右側(cè))的存儲(chǔ)單元的位線BLs20施加電壓“1”，對(duì)與該選中存儲(chǔ)單元通過(guò)位線BLrlO相連接的未選中存儲(chǔ)單元的位線BLs01-BLs31分別施加電壓“ 1”，使得與這些位線相連的選擇管反偏或關(guān)斷，對(duì)其他位線BL均施加電壓“O”。本發(fā)明提供一種具有雙柵的PNPN垂直選擇管，以及該選擇管與阻變單元串聯(lián)所形成的存儲(chǔ)單元，以及將該存儲(chǔ)單元在三維空間延伸形成的三維存儲(chǔ)器陣列及其操作方法。通過(guò)具有高開(kāi)關(guān)電流比的存儲(chǔ)單元 ，有效改善存儲(chǔ)陣列操作時(shí)相鄰單元之間的串?dāng)_和漏電問(wèn)題，并且簡(jiǎn)化三維存儲(chǔ)器陣列的結(jié)構(gòu)，擺脫存儲(chǔ)器陣列對(duì)硅襯底的依賴，實(shí)現(xiàn)多層堆疊，提高存儲(chǔ)密度，同時(shí)提高了存儲(chǔ)器陣列操作的準(zhǔn)確率和簡(jiǎn)易度。盡管已經(jīng)示出和描述了本發(fā)明的實(shí)施例，本領(lǐng)域的普通技術(shù)人員可以理解在不脫離本發(fā)明的原理和宗旨的情況下可以對(duì)這些實(shí)施例進(jìn)行多種變化、修改、替換和變型，本發(fā)明的范圍由權(quán)利要求及其等同物限定。
權(quán)利要求
1.一種垂直選擇管，其特征在于，包括 上電極； 下電極； 形成在所述下電極和上電極之間且依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層；和 分別形成在所述第二半導(dǎo)體層的兩個(gè)相對(duì)側(cè)面的兩個(gè)柵堆疊； 其中，所述第一半導(dǎo)體層和第三半導(dǎo)體層為第一類型摻雜，所述第二半導(dǎo)體層和第四半導(dǎo)體層為第二類型摻雜，所述第二半導(dǎo)體層的摻雜濃度分別低于所述第一半導(dǎo)體層和第三半導(dǎo)體層的摻雜濃度，以使所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和所述兩 個(gè)柵堆疊形成垂直的雙柵MOS晶體管，所述第三半導(dǎo)體層和第四半導(dǎo)體層形成垂直的二極管。
2.如權(quán)利要求I所述的垂直選擇管，其特征在于，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層的材料為摻雜的多晶硅或摻雜的多晶鍺。
3.如權(quán)利要求I所述的垂直選擇管，其特征在于，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層每層的厚度為10-200nm。
4.如權(quán)利要求I所述的垂直選擇管，其特征在于，所述第二半導(dǎo)體層和第三半導(dǎo)體層的厚度大于所述第一半導(dǎo)體層和第四半導(dǎo)體層的厚度。
5.—種存儲(chǔ)單元,包括 阻變單元； 選擇管，所述選擇管為如權(quán)利要求1-4任一項(xiàng)所述的垂直選擇管，且所述選擇管與所述阻變單元相互串聯(lián)。
6.如權(quán)利要求5述的存儲(chǔ)單元，其特征在于，所述阻變單元為形成在所述垂直選擇管的上電極或下電極表面的薄膜存儲(chǔ)介質(zhì)。
7.如權(quán)利要求5所述的存儲(chǔ)單元，其特征在于，所述阻變單元的材料包括Nix0y、Nbx0y、T i x0y、HfxOy、MgxOy、CoxOy、CrxOy、VxOy、ZnxOy、AI x0y、ZrxOy、AI xNy,其中，x、y 的范圍為 0-1。
8.—種三維存儲(chǔ)器陣列，其特征在于，包括 疊置形成的多個(gè)陣列層，每個(gè)所述陣列層包括沿第一方向的多行存儲(chǔ)單元和沿第二方向的多列存儲(chǔ)單元，其中，每個(gè)所述存儲(chǔ)單元包括上電極；下電極；形成在所述下電極和上電極之間且依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層；和形成在所述上電極上的阻變單元，其中，所述第一半導(dǎo)體層和第三半導(dǎo)體層為第一類型摻雜，所述第二半導(dǎo)體層和第四半導(dǎo)體層為第二類型摻雜，所述第二半導(dǎo)體層的摻雜濃度分別低于所述第一半導(dǎo)體層和第三半導(dǎo)體層的摻雜濃度， 其中，位于同一所述陣列層的每相鄰兩列所述存儲(chǔ)單元的第二半導(dǎo)體層之間形成有共用柵堆疊。
9.如權(quán)利要求8所述的三維存儲(chǔ)器陣列，其特征在于，所述共用柵堆疊包括形成在每相鄰兩列所述存儲(chǔ)單元的第二半導(dǎo)體層上的柵介質(zhì)層，和形成在兩個(gè)所述柵介質(zhì)層之間的柵極層。
10.如權(quán)利要求9所述的三維存儲(chǔ)器陣列，其特征在于，相鄰所述陣列層的存儲(chǔ)單元倒置設(shè)置。
11.如權(quán)利要求10所述的三維存儲(chǔ)器陣列，其特征在于，每行所述存儲(chǔ)單元的下電極連接形成沿第一方向的第一公用電極，每列所述存儲(chǔ)單元的阻變單元上設(shè)置有沿第二方向的第二公用電極。
12.如權(quán)利要求11所述的三維存儲(chǔ)器陣列，其特征在于，位于相鄰兩個(gè)所述陣列層之間的所述第一公用電極或第二公用電極為相鄰兩個(gè)所述陣列層共用。
13.如權(quán)利要求8-11任一項(xiàng)所述的三維存儲(chǔ)器陣列，其特征在于，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層的材料為摻雜的多晶硅或摻雜的多晶鍺。
14.如權(quán)利要求8-11任一項(xiàng)所述的三維存儲(chǔ) 器陣列，其特征在于，其特征在于，所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層每層的厚度為10-200nm。
15.如權(quán)利要求8-11任一項(xiàng)所述的三維存儲(chǔ)器陣列，其特征在于，所述第二半導(dǎo)體層和第三半導(dǎo)體層的厚度大于所述第一半導(dǎo)體層和第四半導(dǎo)體層的厚度。
16.如權(quán)利要求8-11任一項(xiàng)所述的三維存儲(chǔ)器陣列，其特征在于，所述第一公用電極、第二公用電極、上電極和下電極為重?fù)诫s的多晶硅或金屬。
17.如權(quán)利要求I所述的三維存儲(chǔ)器陣列，其特征在于，相鄰的所述存儲(chǔ)單元之間、相鄰的所述第一公用電極之間、相鄰的所述第二公用電極之間填充有隔離介質(zhì)。
18.如權(quán)利要求I所述的三維存儲(chǔ)器陣列，其特征在于，所述三維存儲(chǔ)器陣列形成在具有絕緣表面的襯底上。
19.一種如權(quán)利要求8-18任一項(xiàng)所述的三維存儲(chǔ)器陣列的操作方法，包括 初始化操作，包括對(duì)每個(gè)所述共用柵堆疊施加第一開(kāi)啟或?qū)妷?，?duì)每個(gè)所述第二公用電極施加第二開(kāi)啟或?qū)妷?，?duì)每個(gè)所述第一公用電極施加第一關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生驅(qū)動(dòng)電流Itl激勵(lì)每個(gè)所述阻變單元完成初始阻值切換； 寫(xiě)操作，包括對(duì)選中的所述存儲(chǔ)單元的兩個(gè)所述共用柵堆疊之一施加第三開(kāi)啟或?qū)妷?，?duì)其他未選中的每個(gè)所述存儲(chǔ)單元的所述共用柵堆疊施加第二關(guān)斷或反偏電壓，對(duì)選中的所述存儲(chǔ)單元的所述第二公用電極施加第四開(kāi)啟或?qū)妷海瑢?duì)選中的所述存儲(chǔ)單元的所述第一公用電極施加第三關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生寫(xiě)電流 Iw,; 擦除操作，包括對(duì)選中的所述存儲(chǔ)單元的兩個(gè)所述共用柵堆疊之一施加第五開(kāi)啟或?qū)妷?，?duì)其他未選中的每個(gè)所述存儲(chǔ)單元的所述共用柵堆疊施加第四關(guān)斷或反偏電壓，對(duì)選中的所述存儲(chǔ)單元的所述第二公用電極施加第六開(kāi)啟或?qū)妷海瑢?duì)選中的所述存儲(chǔ)單元的所述第一公用電極施加第五關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生擦除電流Ie ; 讀操作，包括對(duì)選中的所述存儲(chǔ)單元的兩個(gè)所述共用柵堆疊之一施加第七開(kāi)啟或?qū)妷?，?duì)其他未選中的每個(gè)所述存儲(chǔ)單元的所述共用柵堆疊施加第六關(guān)斷或反偏電壓，對(duì)選中的所述存儲(chǔ)單元的所述第二公用電極施加第八開(kāi)啟或?qū)妷?，?duì)選中的所述存儲(chǔ)單元的所述第一公用電極施加第七關(guān)斷或反偏電壓，以在所述三維存儲(chǔ)器陣列中產(chǎn)生讀電流Ir。
20.如權(quán)利要求19所述的操作方法，其特征在于，所述寫(xiě)操作中，對(duì)與選中的所述存儲(chǔ)單元的施加有第三開(kāi)啟或?qū)妷旱乃龉灿脰哦询B相鄰的未選中的所述存儲(chǔ)單元的所述第一公用電極施加第九開(kāi)啟或?qū)妷?，?duì)其余未選中的所述存儲(chǔ)單元的所述第一公用電極和第二公用電極施加第八關(guān)斷或反偏電壓。
21.如權(quán)利要求19所述的操作方法，其特征在于，所述擦除操作中，對(duì)與選中的所述存儲(chǔ)單元的施加有第五開(kāi)啟或?qū)妷旱乃龉灿脰哦询B相鄰的未選中的所述存儲(chǔ)單元的所述第一公用電極施加第十開(kāi)啟或?qū)妷?，?duì)其余未選中的所述存儲(chǔ)單元的所述第一公用電極和第二公用電極施加第九關(guān)斷或反偏電壓。
22.如權(quán)利要求19所述的操作方法，其特征在于，所述讀操作中，對(duì)與選中的所述存儲(chǔ)單元的施加有第七開(kāi)啟或?qū)妷旱乃龉灿脰哦询B相鄰的未選中的所述存儲(chǔ)單元的所述第一公用電極、以及與選中的所述存儲(chǔ)單元通過(guò)所述第二公用電極相連接的未選中所述存儲(chǔ)單元的所述第一公用電極分別施加第十一開(kāi)啟或?qū)妷海瑢?duì)其余未選中的所述存儲(chǔ) 單元的所述第一公用電極和第二公用電極施加第十關(guān)斷或反偏電壓。
23.如權(quán)利要求19所述的操作方法，其特征在于，若所述第三開(kāi)啟或?qū)妷旱扔谒龅谝婚_(kāi)啟或?qū)妷?、所述第四開(kāi)啟或?qū)妷旱扔谒龅诙_(kāi)啟或?qū)妷簳r(shí)，Iw^ 1/210。
24.如權(quán)利要求19所述的操作方法，其特征在于，若所述第五開(kāi)啟或?qū)妷旱扔谒龅谝婚_(kāi)啟或?qū)妷?、所述第六開(kāi)啟或?qū)妷旱扔谒龅诙_(kāi)啟或?qū)妷簳r(shí)，IeS 1/210。
25.如權(quán)利要求19-24任一項(xiàng)所述的操作方法，其特征在于，所述第一、第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一開(kāi)啟或?qū)妷旱姆秶鸀?. 5-10V，所述第一、第二、第三、第四、第五、第六、第七、第八、第九、第十關(guān)斷或反偏電壓的范圍為負(fù)電壓或0-0. 5V。
全文摘要
本發(fā)明提供一種具有雙柵的垂直選擇管，以及該選擇管與阻變單元串聯(lián)所形成的存儲(chǔ)單元，以及基于該存儲(chǔ)單元的三維存儲(chǔ)器陣列及其操作方法。該垂直選擇管包括上電極；下電極；形成在下電極和上電極之間且依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層；和分別形成在第二半導(dǎo)體層的兩個(gè)相對(duì)側(cè)面的兩個(gè)柵堆疊。其中，第一半導(dǎo)體層和第三半導(dǎo)體層為第一類型摻雜，第二半導(dǎo)體層和第四半導(dǎo)體層為第二類型摻雜，第二半導(dǎo)體層的摻雜濃度分別低于第一半導(dǎo)體層和第三半導(dǎo)體層的摻雜濃度。通過(guò)具有高開(kāi)關(guān)電流比的存儲(chǔ)單元，有效改善存儲(chǔ)陣列操作時(shí)相鄰單元之間的串?dāng)_和漏電問(wèn)題，簡(jiǎn)化三維存儲(chǔ)陣列的結(jié)構(gòu)，提高存儲(chǔ)密度。
文檔編號(hào)H01L27/24GK102751436SQ20121019386
公開(kāi)日2012年10月24日 申請(qǐng)日期2012年6月12日 優(yōu)先權(quán)日2012年6月12日
發(fā)明者潘立陽(yáng), 袁方 申請(qǐng)人:清華大學(xué)