專(zhuān)利名稱(chēng)：一種集成阻變存儲(chǔ)器的mos晶體管結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于20納米以下的半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及ー種集成阻變存儲(chǔ)器的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制造方法。
背景技術(shù)：
阻變存儲(chǔ)器的阻變存儲(chǔ)層的電阻值在外加電壓作用下具有高阻態(tài)和低阻態(tài)兩種不用的狀態(tài)，其可以分別用來(lái)表征“O”和“I”兩種狀態(tài)。在不同的外加電壓條件下，阻變存儲(chǔ)器的電阻值在高阻態(tài)和低阻態(tài)之間可以實(shí)現(xiàn)可逆轉(zhuǎn)換，以此來(lái)實(shí)現(xiàn)信息的存儲(chǔ)。阻變存儲(chǔ)器具有制備簡(jiǎn)單、存儲(chǔ)密度高、操作電壓低、讀寫(xiě)速度快、保持時(shí)間長(zhǎng)、非破壞性讀取、低功耗、與傳統(tǒng)CMOS (即互補(bǔ)金屬氧化物半導(dǎo)體，CMOS是Complementary Metal OxideSemiconductor的縮寫(xiě))エ藝兼容性好等優(yōu)點(diǎn)，已成為現(xiàn)代存儲(chǔ)器技術(shù)研究的熱點(diǎn)。 目前，阻變存儲(chǔ)器的驅(qū)動(dòng)電路通常采用MOS晶體管(即場(chǎng)效應(yīng)晶體管，MOS是Metal-Oxide- Semiconductor的縮寫(xiě))結(jié)構(gòu)，傳統(tǒng)的阻變存儲(chǔ)器與MOS晶體管的集成エ藝過(guò)程包括
首先，在硅襯底或者摻雜的阱上采用標(biāo)準(zhǔn)CMOSエ藝完成MOS晶體管的制備，如圖I所示，具體エ藝過(guò)程包括1、采用擴(kuò)散エ藝或者離子注入エ藝在硅襯底或者摻雜的阱100內(nèi)形成源區(qū)101和漏區(qū)102。2、采用氧化工藝、薄膜淀積エ藝以及光刻エ藝和刻蝕エ藝，在硅襯底或者摻雜的阱100上形成器件的柵介質(zhì)層103、柵電極104和絕緣層105，絕緣層105將柵區(qū)與器件的其它導(dǎo)體層隔離。接著，形成互連金屬層，如圖2所示，具體エ藝過(guò)程包括形成層間隔離層106井光亥IJ、刻蝕形成接觸孔，再淀積形成Ru/TiN擴(kuò)散阻擋層107和鎢金屬層108，然后采用化學(xué)機(jī)械拋光(CMP)技術(shù)平整化器件表面形成第一層互連金屬。接著，依次淀積氮化硅刻蝕阻擋層109和層間隔離層110井光刻、刻蝕形成第二層互連通孔，然后淀積Ru/TiN擴(kuò)散阻擋層111并電鍍銅互連線(xiàn)112，之后采用CMP技術(shù)平整化器件表面形成第二層互連金屬。最后，在互連金屬層之上形成阻變存儲(chǔ)器結(jié)構(gòu)，如圖3所示，具體エ藝包括依次淀積阻變材料層113與導(dǎo)電材料層114，然后利用光刻技術(shù)與刻蝕技術(shù)形成所需的阻變存儲(chǔ)器結(jié)構(gòu)，之后形成絕緣隔離層115。如上所述，阻變存儲(chǔ)器與MOS晶體管的集成エ藝過(guò)程復(fù)雜，不利于エ藝集成以及器件向小型化方向的發(fā)展。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提出一種可以簡(jiǎn)化阻變存儲(chǔ)器與MOS晶體管的集成エ藝步驟的集成阻變存儲(chǔ)器的的MOS晶體管的制造方法。本發(fā)明提出的集成阻變存儲(chǔ)器的MOS晶體管的制造方法，具體步驟包括
在具有第一種摻雜類(lèi)型的半導(dǎo)體襯底表面形成第一層絕緣薄膜；
在所述第一層絕緣薄膜之上淀積形成第一層導(dǎo)電薄膜；在所述第一層導(dǎo)電薄膜之上淀積ー層光刻膠并掩膜、曝光、顯影定義出柵區(qū)的位置；
刻蝕掉沒(méi)有被光刻膠保護(hù)的所述第一層導(dǎo)電薄膜，剰余的所述第一層導(dǎo)電薄膜形成場(chǎng)效應(yīng)晶體管的柵極；
剝除光刻膠；
在所述半導(dǎo)體襯底內(nèi)所述柵極的兩側(cè)分別形成具有第二種摻雜類(lèi)型的源區(qū)和漏區(qū)；
刻蝕所述源區(qū)上方的所述第一層絕緣薄膜而保留在所述漏區(qū)上方的所述第一層絕緣薄膜，所述保留在漏區(qū)上方的所述第一層絕緣薄膜形成阻變存儲(chǔ)器的阻變存儲(chǔ)層。進(jìn)ー步地,所述的半導(dǎo)體襯底為娃或者為絕緣體上的娃。所述的第一層絕緣薄膜為具有高介電常數(shù)值阻變材料。所述的第一層導(dǎo)電薄膜為多晶硅。 更進(jìn)一歩地，所述的第一種摻雜類(lèi)型為η型摻雜，所述的第二種摻雜類(lèi)型為P型摻雜；或者，所述的第一種摻雜類(lèi)型為P型摻雜，所述的第二種摻雜類(lèi)型為η型摻雜。本發(fā)明通過(guò)自對(duì)準(zhǔn)エ藝形成MOS晶體管的源區(qū)和漏區(qū)，并且通過(guò)一次原子層淀積エ藝淀積高質(zhì)量的MOS晶體管的柵介質(zhì)層與阻變存儲(chǔ)器的阻變存儲(chǔ)層，在不增加額外的エ藝步驟的前提下，將阻變存儲(chǔ)器與MOS晶體管集成在一起。本發(fā)明還可以兼容淺溝槽隔離エ藝或者場(chǎng)氧化層隔離エ藝以及源、漏的離子注入或者擴(kuò)散エ藝，エ藝步驟簡(jiǎn)單，便于エ藝集成以及器件向小型化方向的發(fā)展。


圖I-圖3為ー種傳統(tǒng)技術(shù)的集成阻變存儲(chǔ)器與MOS晶體管的エ藝流程圖。圖4至圖12為本發(fā)明所公開(kāi)的集成阻變存儲(chǔ)器的MOS晶體管結(jié)構(gòu)的制造方法的一個(gè)實(shí)施例的エ藝流程圖。
具體實(shí)施例方式下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)ー步詳細(xì)的說(shuō)明，在圖中，為了方便說(shuō)明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。盡管這些圖并不能完全準(zhǔn)確的反映出器件的實(shí)際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。以下所述敘述的是采用本發(fā)明所公開(kāi)的集成阻變存儲(chǔ)器與MOS晶體管的方法制備集成阻變存儲(chǔ)器的η型MOS晶體管結(jié)構(gòu)的一個(gè)實(shí)施例的エ藝流程。圖4-11描述了ー個(gè)由本發(fā)明所公開(kāi)的器件所組成的集成電路中的一部分的エ序，以硅襯底為例。如果是制備集成阻變存儲(chǔ)器的P型MOS晶體管結(jié)構(gòu)，只需要將下面所描述中的η型摻雜類(lèi)型與P型摻雜類(lèi)型互換即可。如圖4，在提供的輕摻雜P型雜質(zhì)離子的硅襯底201內(nèi)形成淺槽隔離(STI)結(jié)構(gòu)或者場(chǎng)氧化層隔離結(jié)構(gòu)，該エ藝過(guò)程是業(yè)界所熟知的，在本發(fā)明實(shí)施例中以STI結(jié)構(gòu)203示出。接著在硅襯底201表面生長(zhǎng)ー層氧化硅薄膜202，然后對(duì)硅襯底201進(jìn)行溝道注入，該エ藝過(guò)程也是業(yè)界所熟知的。接下來(lái)，刻蝕掉氧化硅薄膜202，并將樣品放入原子層淀積設(shè)備中，采用原子層淀積エ藝在硅襯底201表面生長(zhǎng)ー層HfO2柵介質(zhì)層204，如圖5所示。接下來(lái)，在柵介質(zhì)層204之上淀積ー層多晶硅薄膜，接著繼續(xù)在多晶硅薄膜之上淀積ー層光刻膠并掩膜、曝光、顯影形成圖形，將器件的柵區(qū)用光刻膠保護(hù)起來(lái)，然后刻蝕掉沒(méi)有被光刻膠保護(hù)的多晶硅薄膜，剰余的多晶硅薄膜形成器件的柵極205，剝除光刻膠后如圖6所示。接下來(lái)，通過(guò)離子注入エ藝或者擴(kuò)散エ藝在硅襯底201內(nèi)、柵極205的兩側(cè)分別形成MOS晶體管的η型源區(qū)206和η型漏區(qū)207，如圖7所示。在該エ藝過(guò)程中MOS晶體管的源區(qū)206和漏區(qū)207是自對(duì)準(zhǔn)形成的。
接下來(lái)，覆蓋柵極205淀積形成一層絕緣薄膜，比如為氮化硅，然后在氮化硅薄膜之上淀積ー層光刻膠并掩膜、曝光、顯影形成圖形，之后刻蝕掉沒(méi)有被光刻膠保護(hù)的氮化硅薄膜，剰余的氮化硅薄膜形成器件的柵極側(cè)墻208，剝除光刻膠后如圖8所示。接下來(lái)，在上述結(jié)構(gòu)之上淀積ー層光刻膠并掩膜、曝光、顯影定義出源區(qū)206的位置，然后刻蝕掉源區(qū)206上方的柵介質(zhì)層204露出源區(qū)206，其中保留漏區(qū)207上方的柵介質(zhì)層204部分作為阻變存儲(chǔ)器的阻變存儲(chǔ)層，剝除光刻膠后如圖9所示。接下來(lái)，在上述結(jié)構(gòu)之上淀積ー層絕緣薄膜209作為器件的鈍化層，鈍化層209比如為硼磷硅玻璃，然后淀積ー層光刻膠302并掩膜、曝光、顯影定義出接觸孔位置，之后刻蝕鈍化層209形成接觸孔，如圖10所示。接下來(lái)，剝除光刻膠302，然后在所述刻蝕形成的接觸孔內(nèi)形成金屬插塞，比如為鎢插塞。為增強(qiáng)鎢金屬的粘附力，通常先在接觸孔內(nèi)淀積ー層粘著層210，比如為T(mén)iN，然后再淀積鎢金屬211，將器件化學(xué)機(jī)械拋光后如圖11所示。最后，淀積金屬層212，比如為鋁，接著在金屬層212之上淀積ー層光刻膠并掩膜、曝光、顯影形成圖形，然后刻蝕掉沒(méi)有被光刻膠保護(hù)的金屬層，剰余的金屬層形成器件的源極電極、柵極電極和漏極電極，剝除光刻膠后如圖12所示。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書(shū)中所述的具體實(shí)例。
權(quán)利要求
1.ー種集成阻變存儲(chǔ)器的MOS晶體管結(jié)構(gòu)的制造方法，其特征在于具體步驟包括 在具有第一種摻雜類(lèi)型的半導(dǎo)體襯底表面形成第一層絕緣薄膜； 在所述第一層絕緣薄膜之上淀積形成第一層導(dǎo)電薄膜； 在所述第一層導(dǎo)電薄膜之上淀積ー層光刻膠，并掩膜、曝光、顯影定義出柵區(qū)的位置； 刻蝕掉沒(méi)有被光刻膠保護(hù)的所述第一層導(dǎo)電薄膜，剰余的所述第一層導(dǎo)電薄膜形成場(chǎng)效應(yīng)晶體管的柵極； 剝除光刻膠； 在所述半導(dǎo)體襯底內(nèi)所述柵極的兩側(cè)分別形成具有第二種摻雜類(lèi)型的源區(qū)和漏區(qū)； 刻蝕所述源區(qū)上方的所述第一層絕緣薄膜而保留在所述漏區(qū)上方的所述第一層絕緣薄膜，所述保留在漏區(qū)上方的所述第一層絕緣薄膜形成阻變存儲(chǔ)器的阻變存儲(chǔ)層。
2.根據(jù)權(quán)利要求I所述的集成阻變存儲(chǔ)器的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制造方法，其特征在于，所述的半導(dǎo)體襯底為硅或者為絕緣體上的硅。
3.根據(jù)權(quán)利要求I所述的集成阻變存儲(chǔ)器的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制造方法，其特征在于，所述的第一層絕緣薄膜為具有高介電常數(shù)值的阻變材料。
4.根據(jù)權(quán)利要求I所述的集成阻變存儲(chǔ)器器件的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制造方法，其特征在于，所述的第一層導(dǎo)電薄膜為多晶娃。
5.根據(jù)權(quán)利要求I所述的集成阻變存儲(chǔ)器的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制造方法，其特征在于，所述的第一種摻雜類(lèi)型為η型摻雜，所述的第二種摻雜類(lèi)型為P型摻雜。
6.根據(jù)權(quán)利要求I所述的集成阻變存儲(chǔ)器的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的制造方法，其特征在于，所述的第一種摻雜類(lèi)型為P型摻雜，所述的第二種摻雜類(lèi)型為η型摻雜。
全文摘要
本發(fā)明屬于20納米以下的半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及一種集成阻變存儲(chǔ)器的MOS晶體管結(jié)構(gòu)的制造方法。本發(fā)明通過(guò)自對(duì)準(zhǔn)工藝形成MOS晶體管的源區(qū)和漏區(qū)，并且通過(guò)一次原子層淀積工藝淀積高質(zhì)量的MOS晶體管的柵介質(zhì)層與阻變存儲(chǔ)器的阻變存儲(chǔ)層，在不增加額外的工藝步驟的前提下，將阻變存儲(chǔ)器與MOS晶體管集成在一起。本發(fā)明還可以兼容淺溝槽隔離工藝或者場(chǎng)氧化層隔離工藝以及源、漏的離子注入或者擴(kuò)散工藝，工藝步驟簡(jiǎn)單，便于工藝集成以及器件向小型化方向的發(fā)展。
文檔編號(hào)H01L21/336GK102709192SQ20121020631
公開(kāi)日2012年10月3日 申請(qǐng)日期2012年6月21日 優(yōu)先權(quán)日2012年6月21日
發(fā)明者孫清清, 張衛(wèi), 林曦, 王鵬飛 申請(qǐng)人:復(fù)旦大學(xué)