專利名稱：具有鰭片基礎(chǔ)熔絲的集成電路及相關(guān)制造方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例是關(guān)于半導(dǎo)體裝置。更特別地，本發(fā)明的實(shí)施例是關(guān)于包含鰭片基礎(chǔ)熔絲的集成電路以及制造所述集成電路的方法。
背景技術(shù)：
現(xiàn)有技術(shù)包括具有可選擇的、可切換的以及/或可用于操作狀態(tài)、特征、裝置或組件的半導(dǎo)體裝置與電路。在許多實(shí)施中，視需要使用一次可編程(OTP)熔絲，可插入或移除不同的組件或電路。例如，OTP熔絲典 型用于SRAM裝置中實(shí)施快取冗余信息(cacheredundancy)。所述OTP熔絲可用于移除內(nèi)存胞元的壞欄或列，以及用冗余的欄或列置換所述壞內(nèi)存胞元。OTP熔絲裝置的主要目的是作為傳導(dǎo)路徑直到它“燒斷”。根據(jù)歷史，集成的熔絲裝置已經(jīng)涉及圖案化的金屬傳導(dǎo)鏈接，可選擇性被激光束或是通過(guò)大量電流燒斷或切斷。此過(guò)程造成部分連結(jié)材料蒸發(fā)或是部分連結(jié)材料熔化，這與自動(dòng)熔絲方式相同，但規(guī)模較小許多。一旦被燒斷，由于燒斷的熔絲抑制電流流經(jīng)且代表開放電路至電流路徑，所以所述熔絲從高傳導(dǎo)狀態(tài)改變至高阻抗性(亦即非傳導(dǎo)性)狀態(tài)。目前的半導(dǎo)體技術(shù)使用多晶硅或金屬制造且由破裂導(dǎo)體鏈接而編程的e-熔絲。除了環(huán)繞鈍化作用與金屬的嚴(yán)格需求之外，這些e-熔絲相對(duì)大，并且具有不可接受的信賴度，這是由于殘留物與碎片會(huì)造成再次關(guān)閉傳導(dǎo)路徑。再者，大部分的e-熔絲具有編程的高功率需求。由于燒斷目前使用熔絲所需的電流很大，所以連結(jié)材料的破壞可造成間接損壞電路上的附近裝置。再者，由于燒斷熔絲所需的電流量，典型的半導(dǎo)體裝置必須提供大量空間用于絕緣較大的電流產(chǎn)生器。因此，需要提供具有熔絲的集成電路以及制造具有熔絲的集成電路的方法，降低編程所需要的電流，以及減少電流源所需要的尺寸。再者，需要提供制造熔絲的方法，使用現(xiàn)存的程序用于制造其它半導(dǎo)體組件。再者，經(jīng)由后續(xù)本發(fā)明的詳細(xì)說(shuō)明與權(quán)利要求書以及結(jié)合附隨附圖與本發(fā)明的發(fā)明背景，可清楚明白本發(fā)明的其它特征與特性。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例，制造具有鰭片基礎(chǔ)熔絲的集成電路的方法提供從半導(dǎo)體材料層形成鰭片。所述鰭片包含第一端與第二端。所述方法提供形成在所述鰭片上從所述第一端至所述第二端的傳導(dǎo)路徑，以及電連接所述傳導(dǎo)路徑至編程路徑，所述編程裝置可選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，造成傳導(dǎo)路徑的結(jié)構(gòu)改變，増加通過(guò)所述傳導(dǎo)路徑的阻抗。在另ー實(shí)施例中，制造具有鰭片基礎(chǔ)熔絲的集成電路的方法包含從具有高阻抗的半導(dǎo)體材料層，產(chǎn)生多個(gè)鰭片。在此實(shí)施例中，各個(gè)鰭片具有第一端、中央部與第二端。再者，各個(gè)鰭片的第一端、各個(gè)鰭片的第二端以及選擇鰭片的中央部被屏蔽，用以定義多個(gè)未被屏蔽的中央部。而后，所述未被屏蔽的中央部被蝕刻。而后，在所選擇的鰭片上，從其第一端至其第二端形成傳導(dǎo)路徑。所述傳導(dǎo)路徑電連接至編程裝置，其可選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，造成所述傳導(dǎo)路徑的結(jié)構(gòu)改變，増加通過(guò)所述傳導(dǎo)路徑的阻杭。本發(fā)明亦提供具有鰭片基礎(chǔ)熔絲的集成電路。所述熔絲包括本質(zhì)半導(dǎo)體鰭片(intrinsic semiconductor fin),其具有第一端與第二端，以及寬度小于約10納米(IOnm)。再者，所述鰭片包含由金屬硅化物形成的傳導(dǎo)路徑，以及從所述鰭片的第一端延伸至所述鰭片的第二端。此實(shí)施例包含多個(gè)第一端鰭片部分，相鄰于所述鰭片的第一端。所述金屬硅化物覆蓋且電連接所述第一端部分至所述鰭片的第一端上的傳導(dǎo)路徑。再者，有多個(gè)第二端鰭片部分相鄰于所述鰭片的第二端，以及所述金屬硅化物覆蓋且電連接所述第二端部分至所述鰭片的第二端上的傳導(dǎo)路徑。在第一端上方的傳導(dǎo)路徑上，提供第一傳導(dǎo)桿，以及在第二端上方的傳導(dǎo)路徑上，提供第二傳導(dǎo)桿。再者，至少ー第一傳導(dǎo)栓接觸所述第一傳導(dǎo)桿，以及至少ー第二傳導(dǎo)栓接觸所述第二傳導(dǎo)桿。再者，所述熔絲具有第一金屬層，其連接至所述第一傳導(dǎo)栓。編程裝置電連接至第一金屬層，以及用于選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑。再者，所述編程電流造成鰭片上金屬硅化物結(jié)構(gòu)改變，増加通過(guò)傳導(dǎo)路徑的阻杭。同樣地，所述熔絲包含第二金屬層，將所述第二傳導(dǎo)栓接地。 此發(fā)明概述介紹簡(jiǎn)單形式的概念選擇，進(jìn)ー步說(shuō)明在具體實(shí)施方式
中。此發(fā)明概述并非用于確認(rèn)權(quán)利要求目標(biāo)的主要特征或重要特征，也不是用于輔助決定權(quán)利要求目標(biāo)的范圍。


可通過(guò)具體實(shí)施方式
與權(quán)利要求書以及以下附圖，得以更完全了解本發(fā)明，其中附圖中相同的參考符號(hào)是指相同的組件。圖I是概示方塊圖，說(shuō)明包含鰭片基礎(chǔ)熔絲數(shù)組的半導(dǎo)體裝置。圖2是透視圖，說(shuō)明在圖I數(shù)組中使用的鰭片基礎(chǔ)熔絲形成過(guò)程中的半導(dǎo)體材料。圖3是在進(jìn)一歩處理產(chǎn)生使用在圖I數(shù)組中的鰭片基礎(chǔ)熔絲之后的圖2半導(dǎo)體材料透視圖。圖4是沿著圖3的線4-4的橫切面圖，說(shuō)明在制造圖I數(shù)組中使用的鰭片基礎(chǔ)熔絲過(guò)程中，在所述鰭片端處的進(jìn)一歩處理。圖5是沿著圖3的線5-5的橫切面圖，說(shuō)明在制造圖I數(shù)組中使用的鰭片基礎(chǔ)熔絲過(guò)程中，在主要鰭片中央部的進(jìn)ー步處理。圖6是鰭片的橫切面圖，說(shuō)明制造圖I數(shù)組中使用的鰭片基礎(chǔ)熔絲的實(shí)施例。圖7是鰭片的橫切面圖，說(shuō)明制造圖I數(shù)組中使用的鰭片基礎(chǔ)熔絲的實(shí)施例。圖8是概示方塊圖，說(shuō)明散熱物基礎(chǔ)熔絲與編程裝置的電連接。圖9與圖10是在熔絲被編程電流燒斷之后，鰭片基礎(chǔ)熔絲的主要鰭片的透視圖。
具體實(shí)施例方式以下的具體實(shí)施方式
僅用于說(shuō)明而非用于限制本發(fā)明的實(shí)施例或?qū)嵤├膽?yīng)用與使用。如本發(fā)明中所使用，“舉例”一詞是指“作為范例或說(shuō)明”。本發(fā)明描述的任何實(shí)施范例不需要被解讀為較佳或優(yōu)于其它實(shí)施方式。再者，本發(fā)明沒(méi)有結(jié)合前述技術(shù)領(lǐng)域、發(fā)明背景、發(fā)明概述或以下具體實(shí)施例中任何表達(dá)的或暗諭的理論。簡(jiǎn)而言之，在本發(fā)明中不會(huì)詳細(xì)描述與半導(dǎo)體裝置相關(guān)的現(xiàn)有技術(shù)。特別地，制造以晶體管為基礎(chǔ)的半導(dǎo)體中許多步驟是已知的，因此為求簡(jiǎn)化，許多現(xiàn)有步驟僅簡(jiǎn)單提及于本發(fā)明中或是完全省略而不詳細(xì)提供已知的エ藝。再者，本發(fā)明描述的各種任務(wù)與エ藝步驟可并入非詳述于本發(fā)明中具有其它步驟或功能的更廣泛程序或エ藝中。再者，請(qǐng)注意附圖并非依照比例制圖。本發(fā)明提供具有鰭片基礎(chǔ)熔絲的集成電路以及制造具有鰭片基礎(chǔ)熔絲的集成電路的方法。范例制造方法使用現(xiàn)存的技術(shù)，產(chǎn)生具有極窄寬度的傳導(dǎo)路徑，其可用相對(duì)低的電流燒斷。特別地，所述制造方法利用現(xiàn)存的技術(shù)形成寬度僅約10納米(IOnm)的鰭片。而后所述方法形成傳導(dǎo)路徑通過(guò)選擇的鰭片。取決于所選擇的形成エ藝，所述傳導(dǎo)路徑可包括金屬硅化物且具有寬度約10納米(IOnm)至約50納米(50nm)。由于鰭片本身具有阻抗，所以導(dǎo)入所述傳導(dǎo)路徑的電流必須通過(guò)所述薄金屬硅化物，造成硅化物材料的結(jié)塊與傳導(dǎo)路徑的開啟。因此，較小電流可燒斷所述鰭片基礎(chǔ)熔絲。
因此，所述方法具有改進(jìn)的精準(zhǔn)度并且對(duì)于后端エ藝(BEOL)熔絲制造有耐受性。再者，所 述方法提供改進(jìn)的熔絲布局區(qū)域。參閱圖1，根據(jù)以下說(shuō)明的方法，概示方塊圖說(shuō)明半導(dǎo)體裝置或集成電路10，其包含在半導(dǎo)體基板16上制造的鰭片基礎(chǔ)熔絲14的數(shù)組12。注意，至少ー其它電路、裝置、組件或特征18也形成在半導(dǎo)體基板16上。在較佳實(shí)施例中，例如，在共同半導(dǎo)體基板16上，形成至少一晶體管基礎(chǔ)裝置(例如一或多個(gè)NFET裝置與/或一或多個(gè)PFET裝置)。集成電路10亦包含編程裝置20、電壓產(chǎn)生器22以及熔絲選擇與控制組件24。如圖I所示，這些組件也可形成在半導(dǎo)體基板16上。編程裝置20適合用于選擇性編程數(shù)組12中的鰭片熔絲14，在高阻杭/低電流狀態(tài)或低阻杭/高電流狀態(tài)中操作。在這方面，編程裝置20可包含或與電壓產(chǎn)生器22與/或與熔絲選擇與控制組件24，詳細(xì)說(shuō)明如下。應(yīng)理解圖I描述非常簡(jiǎn)化的實(shí)施例，以及實(shí)際使用可包含現(xiàn)有的組件、邏輯、零件與功能未顯示于圖I中。注意,使用相同的已知半導(dǎo)體制造技術(shù)與エ藝技術(shù),制造數(shù)組12中鰭片基礎(chǔ)熔絲14、晶體管基礎(chǔ)裝置18、編程裝置20、電壓產(chǎn)生器22與控制組件24。換句話說(shuō)，相同的晶體管技術(shù)與制造技術(shù)用于產(chǎn)生鰭片基礎(chǔ)熔絲、操作晶體管與集成電路10的編程組件，包含現(xiàn)有的光微影蝕刻、蝕刻、清洗、材料沉積、材料生長(zhǎng)、離子植入與拋光步驟。再者，在相同制造エ藝過(guò)程中，可同時(shí)制造鰭片基礎(chǔ)熔絲、操作晶體管與編程組件。因此，可通過(guò)用于其它晶體管基礎(chǔ)裝置18與編程組件20，22，24的相同制造エ藝，有效率地形成數(shù)組12。在實(shí)施例中，半導(dǎo)體基板16具有半導(dǎo)體材料層，用于形成晶體管裝置與鰭片基礎(chǔ)熔絲。半導(dǎo)體基板16可為絕緣體上硅(SOI)基板或塊硅基板，也可使用其它的半導(dǎo)體材料。對(duì)于鰭片基礎(chǔ)熔絲14，半導(dǎo)體材料具有非常高的阻抗，并且典型非常輕摻雜或本質(zhì)硅，其它部分可后續(xù)用適當(dāng)方式摻雜，形成裝置18的主動(dòng)區(qū)域。如圖I所示，數(shù)組12較佳包含根據(jù)以下方法制造的多個(gè)可編程的鰭片基礎(chǔ)熔絲14。特別地，所述鰭片基礎(chǔ)熔絲是OTP熔絲，亦即它們僅被編程一次。因此，編程裝置20以及熔絲與控制組件24適合用于促使選擇數(shù)組12中鰭片基礎(chǔ)熔絲14用于編程。在實(shí)際實(shí)施例中，系統(tǒng)可使用已知的定位與切換技術(shù)，選擇數(shù)組12中理想的目標(biāo)熔絲14(或多個(gè)目標(biāo)熔絲14)，用于編程至兩狀態(tài)之一低阻抗/高電流狀態(tài)或高阻抗/低電流狀態(tài)。參閱圖2，說(shuō)明制造含有鰭片基礎(chǔ)熔絲14的集成電路10。圖2說(shuō)明鰭片基礎(chǔ)熔絲14的制造中初始步驟的結(jié)果。特別地，在圖2中，已經(jīng)從半導(dǎo)體材料層28形成多個(gè)鰭片26。如圖所示，所述多個(gè)鰭片27包含多個(gè)鰭片30與多個(gè)相鄰鰭片32。再者，每個(gè)鰭片26具有端34、端36與在兩端之間的中央部38。在實(shí)施例中，形成鰭片26的半導(dǎo)體材料層28是來(lái)自SOI基板16的頂部硅層。對(duì)于此實(shí)施例，移除鰭片26周圍的頂部硅層28造成暴露部分的包埋氧化物層40，例如ニ氧化硅?？善帘闻c蝕刻所述頂部硅層28，而產(chǎn)生所述鰭片26。在實(shí)施例中，每ー個(gè)鰭片26的高度為30納米(30nm)與寬度10納米(IOnm)，鰭片26彼此間隔為30納米(30nm)。在制備多個(gè)轄片26之后,進(jìn)打進(jìn)一步的處通。特別地，移除相鄰轄片32的中央部 38。在圖2所示的實(shí)施例中，屏蔽42或屏蔽可用于覆蓋鰭片26的端34與36以及主要鰭片30的中央部38。在屏蔽42施加至鰭片26之后相鄰鰭片的未覆蓋的中央部38被蝕刻且移除。參閱圖3,可見(jiàn)所述相鄰轄片32的中央部38已被移除。因此，相鄰轄片32的端34與端36以及完整的主要鰭片30保留用于后續(xù)エ藝。在所示的實(shí)施例中，已通過(guò)屏蔽與蝕刻エ藝，移除相鄰鰭片32的中央部38。鰭片結(jié)構(gòu)(包括主要鰭片30與相鄰鰭片32的端34及36)產(chǎn)生完成，圖4討論端34及36的后續(xù)處理，圖4是稍后エ藝步驟之后，沿著圖3線4-4的橫切面圖。當(dāng)圖4說(shuō)明端34時(shí)，端36會(huì)進(jìn)行相同的エ藝步驟。圖5是說(shuō)明主要鰭片30的中央部38的處理，圖5事后稍后エ藝之后，圖3中沿著現(xiàn)5-5的橫切面。雖然可進(jìn)行其它エ藝步驟或次エ藝，但是圖4與圖5所示的方法繼續(xù)是通過(guò)從端34形成傳導(dǎo)路徑44，通過(guò)主要鰭片30至端36 (未顯示)。在圖4與圖5所示的實(shí)施例中，可見(jiàn)通過(guò)金屬硅化物46形成所述傳導(dǎo)路徑44，合并所述端34(與端36)。參閱圖6,可在轄片26上先沉積嘉晶層48,廣生轄片26 (無(wú)論王要轄片30或端34或端36)上的金屬硅化物46。特別地，根據(jù)ー實(shí)施例，所述磊晶層48非等向性形成高度與寬度約15至20納米(15-20nm)。在彼此相距30納米(30nm)的端34與36，此磊晶成長(zhǎng)造成近端鰭片26變得合并，如圖4所示。取決于所要的結(jié)果，沉積磊晶層48的方法可造成未摻雜、P-摻雜、N-摻雜或部分P-摻雜與部分N-摻雜硅。在沉積磊晶層48之后，進(jìn)行適當(dāng)?shù)墓杌に?，產(chǎn)生圖4與圖5所示的金屬硅化物46。例如，硅化物形成金屬層(未顯示)沉積在鰭片26的表面上。例如，可通過(guò)濺鍍厚度約5至50納米(5-50nm)沉積所述娃化物形成金屬,較佳是厚度約20納米(20nm)。而后，例如通過(guò)快速熱退火，加熱所述鰭片結(jié)構(gòu)，形成金屬硅化物46。例如，硅化物形成金屬可為鈷、鎳、錸、釕或鈀或其合金。任何硅化物形成金屬不與暴露的硅接觸(亦即氧化物層40上的金屬)，在加熱過(guò)程中不反應(yīng)，因而不會(huì)形成硅化物?？赏ㄟ^(guò)濕蝕刻或任何適合的エ藝，移除此過(guò)多的金屬。在硅化物エ藝中，硅化物形成消耗所述磊晶層48。在一些實(shí)施例中，可產(chǎn)生金屬硅化物46，而沒(méi)有磊晶層48的中間物形成。如果此エ藝在端34與36上進(jìn)行，則它們不會(huì)合井。如圖7所示，直接在形成鰭片26的硅層28上，進(jìn)行硅化物エ藝。在圖7中，硅化物エ藝已經(jīng)消耗一部分形成鰭片26的硅層28。由此結(jié)果可知，如果沒(méi)有沉積磊晶層48，端34與36如何不合井。再者，圖7說(shuō)明通過(guò)硅化物エ藝以及通過(guò)磊晶層48的非使用或使用與選擇厚度，如何控制鰭片26中金屬硅化物46與硅28的比例。再者，可選擇性沉積所述磊晶層48。例如，在一些實(shí)施例中，在鰭片26的端34與36以及主要鰭片30的中央部38被硅化之前，所述磊晶層48僅沉積在鰭片的端34與36上。對(duì)于這些實(shí)施例，合并的端34與36具有増加的電流攜帯容量，而主要鰭片30的中央部38上的傳導(dǎo)路徑44最薄，約10納米(IOnm)，并且具有降低的電流攜帯容量。在其它實(shí)施例中，磊晶層48可沉積在鰭片26的端34與36上以及主要鰭片30的中央部上。對(duì)于這些實(shí)施例,端34與36的電流攜帶容量増加，以及主要鰭片30的中央部38上傳導(dǎo)路徑的電流攜帯容量増加，雖然仍實(shí)質(zhì)小于端34與36的電流攜帯能力?；蛘?，在鰭片26的端34與36以及主要鰭片30的中央部38硅化之前，磊晶層48僅形成在主要鰭片30的中央部38上。如上所述，在此實(shí)施例上，端34與36不合井，以及主要鰭片30的端34與端36的傳導(dǎo)路徑的電流攜帶容量可小于主要鰭片30的中央部38上傳導(dǎo)路徑44的電 流攜帶容量。在任何狀況中，形成理想設(shè)計(jì)的傳導(dǎo)路徑44從端34至端36通過(guò)所述主要鰭片30。雖然接著可進(jìn)行其它制造步驟或次エ藝，但這范例的進(jìn)行是在端34與36増加傳導(dǎo)桿50。參閱圖4，可見(jiàn)傳導(dǎo)桿50位在端34上的傳導(dǎo)路徑44上，并且電連接至端34上的傳導(dǎo)路徑44。同樣地，傳導(dǎo)桿50位在端36 (位顯示)上的傳導(dǎo)路徑44上。在實(shí)施例中，各個(gè)傳導(dǎo)桿50是鎢，且具有高度約500納米(500nm)。參閱圖5，沒(méi)有傳導(dǎo)桿位在主要鰭片30的中央部38上。接著可進(jìn)行其它エ藝步驟或次エ藝，在圖4與圖5的實(shí)施例中，介電材料52形成在端34與36上的傳導(dǎo)桿50上方以及在金屬娃化物46上方通過(guò)主要鰭片30的中央部38。在實(shí)施例中，介電材料52在傳導(dǎo)桿50上方，具有高度約150納米(150nm)(以及在主要鰭片30的中央部38上的硅化物46上方，具有高度約650納米^50nm))。為了提供電連接至傳導(dǎo)路徑44，在介電材料52中形成孔洞54。特別地，如圖4所示，蝕刻各傳導(dǎo)桿50上的介電材料52，形成至少一孔洞54。而后，以傳導(dǎo)栓56填充各個(gè)孔洞。在實(shí)施例中，各個(gè)傳導(dǎo)栓56是鎢，并且具有高度約150納米(150nm)。在形成所述傳導(dǎo)栓56之后，金屬層58產(chǎn)生，且位置選擇性電接觸傳導(dǎo)栓56。如圖4所示，所述金屬層58的高度約為80納米(SOnm)。參閱圖8，端34上方的金屬層58電連接至編程裝置20。再者，端36上方的所述金屬層58電連接至地60。因此，電路徑的形成從編程裝置20通過(guò)金屬層58、傳導(dǎo)栓56、傳導(dǎo)桿50、端34的金屬硅化物46、通過(guò)主要散熱驗(yàn)30的中央部38上的金屬硅化物46、通過(guò)端36的金屬娃化物46、通過(guò)傳導(dǎo)桿50、通過(guò)傳導(dǎo)栓56、通過(guò)金屬層58至地60。根據(jù)此配置，用于選擇性導(dǎo)引編程電流至傳導(dǎo)路徑44的編程裝置20可造成通過(guò)主要鰭片30的傳導(dǎo)路徑44結(jié)構(gòu)改變。特別地，編程裝置20可發(fā)出小于約10毫安(IOmA)的電流，或是在ー些實(shí)施例中，發(fā)出小于約I毫安(ImA)的電流，足以造成主要鰭片30的中央部38上的金屬硅化物46結(jié)塊且自其掉落，如圖9所示。因此，所述傳導(dǎo)路徑44開啟，通過(guò)所述傳導(dǎo)路徑44的阻抗明顯増加，例如増加至超過(guò)一兆奧姆(IMOhm)。再者，在圖10所示的實(shí)施例中，除了金屬硅化物46中的物理變化之外，編程電流造成主要鰭片30的中央部38的硅材料破壞或消耗。參閱圖1，可用一般處理器、內(nèi)容尋址內(nèi)存、數(shù)字信號(hào)處理器、應(yīng)用特定集成電路、現(xiàn)場(chǎng)可編程門陣列、任何合適的可編程邏輯設(shè)備、分離閘極或晶體管邏輯、分離硬件組件，或任何其組合實(shí)施或進(jìn)行編程裝置20，用于進(jìn)行本發(fā)明描述的功能。在這方面，處理器可以是微處理器、控制器、微控制器或狀態(tài)機(jī)器。處理器也可實(shí)施為計(jì)算裝置的組合，例如數(shù)字信號(hào)處理器與微處理器的組合、多個(gè)微處理器、一或多個(gè)微處理器結(jié)合數(shù)字信號(hào)處理器核心，或是任何其它架構(gòu)。半導(dǎo)體裝置10可包含或合并耦合至數(shù)組12的電壓產(chǎn)生器22?？赏ㄟ^(guò)編程裝置20控制電壓產(chǎn)生器22。電壓產(chǎn)生器22適合產(chǎn)生用于結(jié)合編程數(shù)組12中所述鰭片基礎(chǔ)熔絲所需的電壓。例如，電壓產(chǎn)生器22可包含或利用一或多個(gè)電荷幫浦、一或多的分壓器電路以及/或ー多個(gè)不同電壓源。電壓產(chǎn)生器22可用于提供任何數(shù)量固定的、可變的與/或動(dòng)態(tài)可調(diào)的電壓信號(hào)(包含接地電位)。此外，電壓產(chǎn)生器22可用于離開漂浮狀態(tài)中數(shù)組12的節(jié)點(diǎn)或終端，亦即無(wú)電壓。對(duì)于給定的鰭片基礎(chǔ)熔絲14，編程裝置20與電壓產(chǎn)生器22初始在傳導(dǎo)路徑44產(chǎn) 生無(wú)編程電流，達(dá)到低阻杭/高電流狀態(tài)。為了達(dá)到高阻杭/低電流狀態(tài)，編程裝置20與電壓產(chǎn)生器22導(dǎo)引傳導(dǎo)路徑44的編程電流，足以物理性改變通過(guò)主要鰭片30的中央部38形成傳導(dǎo)路徑44的金屬硅化物46。由于通過(guò)主要鰭片30的中央部38形成傳導(dǎo)路徑44的金屬硅化物46具有小寬度與低電流攜帯容量，所以不需要大的編程電流燒斷在主要鰭片30的中央部38的熔絲。實(shí)際上，在實(shí)施例中，足以燒斷鰭片基礎(chǔ)熔絲14的編程電流具有正電壓，對(duì)應(yīng)于或小于與鰭片基礎(chǔ)熔絲合作的晶體管基礎(chǔ)裝置的供應(yīng)電壓。因此，不需要熔絲特異性的電壓源。如上所述，可控制磊晶層48的沉積，造成未摻雜、P-摻雜、N-摻雜或部分P-摻雜與部分N-摻雜的娃。對(duì)于P-摻雜娃或N-摻雜娃,在熔絲燒斷之后(相比于未摻雜娃)，有相對(duì)較低阻抗的路徑通過(guò)主要鰭片30的中央部38。由于未燒斷熔絲與燒斷的熔絲之間必須有足夠的阻抗改變，P-摻雜硅或N-摻雜硅的使用可不理想。然而，想象可優(yōu)化阻抗改變，用于使用此種硅。在主要鰭片30具有部分P-摻雜與部分N-摻雜硅的例子中，單晶硅NP ニ極管來(lái)自于經(jīng)由金屬硅化物46結(jié)塊而燒斷熔絲。此ニ極管會(huì)限制N+側(cè)的電流具有正偏壓，而當(dāng)偏壓在相反方向時(shí)，使得電流流動(dòng)。例如，施加正偏壓至N+側(cè)會(huì)造成非常高的阻抗，而施加正偏壓至P+側(cè)會(huì)造成低阻抗，在硅化物被破壞之后，產(chǎn)生現(xiàn)有的P/N ニ極管結(jié)構(gòu)。在制造方法中，用先屏蔽一半的主要鰭片30的已知方法，使用摻雜的磊晶エ藝產(chǎn)生N型半部，可產(chǎn)生部分P摻雜與部分N摻雜的硅。而后，所述N型半部被屏蔽，另半部未被屏蔽用于P型磊晶成長(zhǎng)。在硅化工藝之前，進(jìn)行這些步驟。雖然前述具體實(shí)施例中已經(jīng)描述至少ー實(shí)施例，應(yīng)理解仍有許多變化存在。本發(fā)明中描述的實(shí)施例并非以任何方式限制本發(fā)明權(quán)利要求目標(biāo)的范圍、應(yīng)用或架構(gòu)。而是前述詳細(xì)說(shuō)明提供本領(lǐng)域技術(shù)人員更方便理解與實(shí)施本發(fā)明的實(shí)施例。應(yīng)理解組件的功能與配置有各種變化，而不脫離權(quán)利要求書中定義的范圍，包含本發(fā)明申請(qǐng)時(shí)已知的均等物與可預(yù)見(jiàn)的均等物。
權(quán)利要求
1.一種制造集成電路的方法，所述集成電路包含鰭片基礎(chǔ)熔絲，所述方法包括 從半導(dǎo)體材料層產(chǎn)生鰭片，其中所述鰭片具有第一端與第二端； 在所述鰭片上，從所述第一端至所述第二端形成傳導(dǎo)路徑；以及電連接所述傳導(dǎo)路徑至編程裝置，所述編程裝置可選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，造成所述傳導(dǎo)路徑中結(jié)構(gòu)改變，增加通過(guò)所述傳導(dǎo)路徑的阻抗。
2.如權(quán)利要求I所述的方法，其中形成包括硅化所述鰭片，產(chǎn)生建立所述傳導(dǎo)路徑的金屬娃化物。
3.如權(quán)利要求I所述的方法，其中形成包括 在所述鰭片上，成長(zhǎng)磊晶層；以及 硅化所述磊晶層，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
4.如權(quán)利要求3所述的方法，其中由于所述成長(zhǎng)步驟，所述鰭片被部分P-摻雜與部分N-摻雜，以及其中在所述傳導(dǎo)路徑結(jié)構(gòu)改變之后，所述鰭片用于作為二極管。
5.如權(quán)利要求I所述的方法，其中所述編程裝置用于導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，開啟所述傳導(dǎo)路徑。
6.如權(quán)利要求I所述的方法，其中所述編程裝置是用于導(dǎo)引所述編程電流通過(guò)所述傳導(dǎo)路徑，開啟所述傳導(dǎo)路徑以及消耗部分的所述鰭片。
7.如權(quán)利要求I所述的方法，其中所述編程裝置是用于導(dǎo)引小于約10毫安的所述編程電流通過(guò)所述傳導(dǎo)路徑。
8.如權(quán)利要求I所述的方法，其中所述鰭片是主要鰭片，以及其中產(chǎn)生包括 從所述半導(dǎo)體材料層建構(gòu)相鄰鰭片，其中各個(gè)相鄰鰭片包括第一端、中央部與第二端; 屏蔽所述主要鰭片、各個(gè)相鄰鰭片的所述第一端以及各個(gè)相鄰鰭片的所述第二端；以及 蝕刻各個(gè)相鄰鰭片的所述中央部。
9.如權(quán)利要求8所述的方法，其中形成包括硅化所述主要鰭片，各個(gè)相鄰鰭片的所述第一端以及各個(gè)相鄰鰭片的所述第二端，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
10.如權(quán)利要求8所述的方法，其中形成包括 在所述主要鰭片上、各個(gè)相鄰鰭片的所述第一端上以及各個(gè)相鄰鰭片的所述第二端上，成長(zhǎng)磊晶層，其中所述主要鰭片的所述第一端與各個(gè)相鄰鰭片的所述第一端合并，以及其中所述主要鰭片的所述第二端與各個(gè)相鄰鰭片的所述第二端合并；以及硅化所述磊晶層，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
11.如權(quán)利要求8所述的方法，其中所述主要鰭片具有中央部，以及其中形成包括 在所述主要鰭片的所述第一端上、各個(gè)相鄰鰭片的所述第一端上、所述主要鰭片的所述第二端上以及在各個(gè)相鄰鰭片的所述第二端上，成長(zhǎng)磊晶層，其中所述主要鰭片的所述第一端與各個(gè)相鄰鰭片的所述第一端合并，以及其中所述主要鰭片的所述第二端與各個(gè)相鄰鰭片的所述第二端合并；以及 硅化所述主要鰭片的所述中央部與各個(gè)磊晶層，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
12.如權(quán)利要求I所述的方法，其中電連接包括定位第一傳導(dǎo)桿于所述鰭片的所述第一端上方的所述傳導(dǎo)路徑上； 將至少一第一傳導(dǎo)栓接觸所述第一傳導(dǎo)桿；以及 將第一金屬層互連至所述至少一第一傳導(dǎo)栓以及至所述編程裝置，使得所述編程裝置導(dǎo)引所述編程電流通過(guò)所述第一金屬層、通過(guò)所述至少一第一傳導(dǎo)栓以及通過(guò)所述第一傳導(dǎo)桿至所述傳導(dǎo)路徑。
13.如權(quán)利要求12所述的方法，還包括 定位第二傳導(dǎo)桿于所述鰭片的所述第二端上方的所述傳導(dǎo)路徑上； 將至少一第二傳導(dǎo)栓接觸所述第二傳導(dǎo)桿；以及 將第二金屬層互連至所述至少一第二傳導(dǎo)栓以及將所述第二金屬層接地。·
14.一種制造集成電路的方法，所述集成電路具有鰭片基礎(chǔ)熔絲，所述方法包括 從本質(zhì)半導(dǎo)體材料層形成多個(gè)鰭片，其中各個(gè)鰭片具有第一端、中央部與第二端； 屏蔽各個(gè)鰭片的所述第一端、各個(gè)鰭片的所述第二端以及所選擇鰭片的所述中央部，定義多個(gè)未屏蔽的中央部； 蝕刻所述未屏蔽的中央部； 在所述所選擇的鰭片上，從其第一端至其第二端形成傳導(dǎo)路徑； 電連接所述傳導(dǎo)路徑至編程裝置，所述編程裝置可選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，造成所述傳導(dǎo)路徑中結(jié)構(gòu)改變，包含通過(guò)所述傳導(dǎo)路徑的阻抗。
15.如權(quán)利要求14所述的方法，還包括 成長(zhǎng)磊晶層于各個(gè)鰭片的所述第一端上以合并所述第一端，以及成長(zhǎng)所述磊晶層于各個(gè)鰭片的所述第二端上以合并所述第二端；以及 硅化所述所選擇的鰭片的所述中央部與所述磊晶層，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
16.如權(quán)利要求14所述的方法，還包括 成長(zhǎng)磊晶層于各個(gè)鰭片的所述第一端上以合并所述第一端，成長(zhǎng)所述磊晶層于各個(gè)鰭片的所述第二端上以合并所述第二端，以及成長(zhǎng)所述磊晶層于所述所選的鰭片的所述中央部上；以及 硅化所述磊晶層，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
17.如權(quán)利要求14所述的方法，還包括 成長(zhǎng)磊晶層于所述所選擇的鰭片的所述中央部上；以及 硅化所述磊晶層，產(chǎn)生建立所述傳導(dǎo)路徑的金屬硅化物。
18.如權(quán)利要求14所述的方法，其中電連接包括 定位第一傳導(dǎo)桿于所述第一端上方的所述傳導(dǎo)路徑上； 將至少一第一傳導(dǎo)栓接觸所述第一傳導(dǎo)桿；以及 將所述至少一第一傳導(dǎo)栓互連至所述編程裝置。
19.如權(quán)利要求14所述的方法，還包括 定位第二傳導(dǎo)桿于所述第二端上方的所述傳導(dǎo)路徑上； 將至少一第二傳導(dǎo)栓接觸所述第二傳導(dǎo)桿；以及 將所述至少一第二傳導(dǎo)栓互連至地。
20.一種具有鰭片基礎(chǔ)熔絲的集成電路，包括高阻抗半導(dǎo)體鰭片，具有第一端與第二端以及寬度小于約IOnm ； 傳導(dǎo)路徑，從所述鰭片的所述第一端至所述鰭片的所述第二端，其中所述傳導(dǎo)路徑是由金屬硅化物形成； 多個(gè)第一端鰭片部分，相鄰于所述鰭片的所述第一端，其中所述金屬硅化物覆蓋且電連接所述第一端部分至所述鰭片的所述第一端上的所述傳導(dǎo)路徑； 多個(gè)第二端鰭片部分，相鄰于所述鰭片的所述第二端，其中所述金屬硅化物覆蓋且電連接所述第二端部分至所述鰭片的所述第二端上的所述傳導(dǎo)路徑； 第一傳導(dǎo)桿，位于所述第一端上方的所述傳導(dǎo)路徑上； 第二傳導(dǎo)桿，位于所述第二端上方的所述傳導(dǎo)路徑上； 至少一第一傳導(dǎo)栓，接觸所述第一傳導(dǎo)桿； 至少一第二傳導(dǎo)栓，接觸所述第二傳導(dǎo)桿； 第一金屬層，連接至所述至少一第一傳導(dǎo)栓； 編程裝置，電連接至所述第一金屬層并且用于選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，其中所述編程電流造成鰭片上的所述金屬硅化物中結(jié)構(gòu)改變，增加通過(guò)所述傳導(dǎo)路徑的阻抗；以及 第二金屬層，將所述至少一第二傳導(dǎo)栓接地。
全文摘要
本發(fā)明涉及具有鰭片基礎(chǔ)熔絲的集成電路及相關(guān)制造方法，提供制造具有鰭片基礎(chǔ)熔絲的集成電路的方法以及所得到的具有鰭片基礎(chǔ)熔絲的集成電路。在所述方法中，從半導(dǎo)體材料層產(chǎn)生鰭片，所述鰭片具有第一端與第二端。所述方法提供在所述鰭片上從第一端至第二端形成傳導(dǎo)路徑。所述傳導(dǎo)路徑電連接至編程裝置，所述編程裝置可選擇性導(dǎo)引編程電流通過(guò)所述傳導(dǎo)路徑，造成所述傳導(dǎo)路徑中結(jié)構(gòu)改變，增加通過(guò)所述傳導(dǎo)路徑的阻抗。
文檔編號(hào)H01L21/768GK102856250SQ201210209628
公開日2013年1月2日 申請(qǐng)日期2012年6月20日 優(yōu)先權(quán)日2011年6月28日
發(fā)明者R·曼, K·梅特拉, A·米塔爾 申請(qǐng)人:格羅方德半導(dǎo)體公司