一種在柔性襯底上的薄膜晶體管的制備方法
【專利摘要】本發(fā)明公開了一種在柔性襯底上的薄膜晶體管的制備方法。本發(fā)明在柔性塑料的襯底上制備薄膜晶體管，采用摻鋁的氧化鋅半導體材料作為透明半導體導電的溝道層，在制備過程中采用獨特工藝加入適量的氧氣使摻鋁的氧化鋅呈現出半導體特性，并且顯示出高遷移特性，有效的提高了薄膜晶體管的性能。同時，氧化鋅鋁薄膜是環(huán)保材料，工藝簡單，具有廣泛的應用前景。而且，本發(fā)明采用同時制備絕緣柵介質層和半導體溝道層的制備方法，簡化了制備工藝，并且有效的改進了柔性襯底上薄膜之間的界面態(tài)，提高了器件性能，同時降低了制作成本低，適用于大規(guī)模生產。
【專利說明】一種在柔性襯底上的薄膜晶體管的制備方法
【技術領域】
[0001]本發(fā)明屬于平板顯示領域，具體涉及一種在柔性襯底上的薄膜晶體管的制備方法。
【背景技術】
[0002]柔性顯示技術是近年來顯示領域的熱門話題。有關柔性顯示的研究和應用受到國內外顯示領域的廣泛關注。一種新型的顯示技術正在悄然升起，這將為顯示行業(yè)帶來革命性的影響。柔性顯示被普遍認為是下一代的新型顯示器，它將會在電子紙、電子地圖、大幅廣告、手機、計算機、國防軍事等多方面具有非常廣泛的應用前景和巨大的商業(yè)潛力。不論是早期使用的陰極射線顯示器CRT (Cathode Ray Tude)，還是現今主流的液晶顯示器IXD(Liquid Crystal Display),都屬于傳統的剛性顯示器。與傳統的剛性顯示器相比,柔性顯示器具有很多優(yōu)點:體積小，重量輕、可折疊、攜帶更加方便；耐沖擊，抗震能力更強；可以使用類似于報紙印刷工藝的軸對軸式工藝，制造成本更加低廉，有利于大批量生產；適合制作大面積顯示器等等。其中，柔性薄膜晶體管的工藝技術是十分關鍵的技術，近來發(fā)展了一種基于氧化鋅基的新型薄膜晶體管技術，這種薄膜晶體管由于其低溫工藝等特點有利于在柔性襯底上使用。
[0003]氧化鋅半導體薄膜材料之所以受到廣泛關注是因為它具有很多優(yōu)點:
[0004](I)易于制備:很多制備方法都可以獲得特性良好的氧化鋅半導體薄膜材料，比如我們常用的磁控濺射法、分子束外延法MBE、溶膠-凝膠法Sol-Gel、金屬有機化合物化學氣相沉淀法M0CVD、真空蒸鍍法、原子層淀積法ALD等等工藝制備法都能用來研究氧化鋅半導體薄膜材料；
[0005](2)制備溫度低:氧化鋅半導體薄膜材料在很低的溫度下就可以制備得到，這有利于應用在玻璃甚至塑料襯底上制備薄膜晶體管的低溫工藝要求，非常適合使用在平板顯示和柔性顯示中；
[0006](3)透明度高:氧化鋅是寬禁帶半導體材料，在可見光范圍內透過率可以達到80%以上，用于平板顯示中可以增大光透過率，增大開口率；
[0007](4)電學性能好:氧化鋅半導體薄膜材料具有良好的電學特性，電子遷移率比傳統的非晶硅半導體薄膜材料高得多，并且穩(wěn)定性能好；
[0008](5)無毒、環(huán)保材料:氧化鋅半導體薄膜材料沒有毒性，是無毒環(huán)保材料，目前半導體行業(yè)使用的一些材料是有毒材料，會對環(huán)境造成污染，使用無毒環(huán)保材料有利于保護環(huán)境;
[0009](6)材料價格低:鋅在地球中的含量非常豐富，不會像銦一樣是稀有金屬，因此價格低廉，這對半導體這種高成本的行業(yè)來說，無疑是非常吸引人的優(yōu)點。
[0010]目前，關于氧化鋅基半導體薄膜材料的研究有很多，比如氧化鋅鎵ZnO+ Ga2O3,氧化鋅銦ZnO + In2O3,氧化鋅鎘ZnO + Gd2O3,氧化鋅鎂ZnO + MgO,氧化鋅銦鎵(IndiumGallium Zinc Oxide) IGZO等等。其中，IGZO是目前最被看好的透明半導體材料,然而由于材料中的銦In是稀有元素，地球中含量稀少而且有毒，制備本高而且不環(huán)保，因此很難在大規(guī)模生中應用。氧化鋅鋁ZnCHAl2O3還較少有人研究，而且氧化鋅鋁通常被當成透明的導電材料研究。

【發(fā)明內容】

[0011 ] 針對現有技術中存在的問題，提出本發(fā)明。
[0012]本發(fā)明的目的在于提供一種薄膜晶體管的制備方法。
[0013]本發(fā)明的方法制備的薄膜晶體管包括:襯底、柵電極、柵介質層、溝道層、源電極和漏電極，其中，襯底為柔性塑料，在襯底上形成柵電極，在柵電極上形成柵介質層，在柵介質層上形成溝道層，以及在溝道層的兩端分別形成源電極和漏電極，溝道層的材料采用摻鋁的氧化鋅半導體材料，其中鋁的含量為1%~10% (質量)。
[0014]柵電極的材料為氧化銦錫ITO或氧化鋅鋁AZO等的透明的導電材料。
[0015]柵介質層的材料采用二氧化硅或者氮化硅等的絕緣材料。
[0016]源電極和漏電極為氧化銦錫ITO或氧化鋅鋁AZO等的透明的導電材料。
[0017]本發(fā)明的薄膜晶體管的制備方法包括以下步驟:
[0018]1)在柔性塑料的襯底上生長一層透明的導電薄膜，光刻刻蝕形成柵電極；
[0019]2)光刻柵介質層和溝道層的圖案，生長一層絕緣材料作為柵介質層，緊接著生長一層摻鋁的氧化鋅半導體材料，然后同時剝離出柵介質層和半導體溝道層；
[0020]3)生長一層導電薄膜，光刻刻蝕形成源電極和漏電極；
[0021]4)生長一層鈍化介質層，光刻和刻蝕形成柵電極、源電極和漏電極的引出孔；
[0022]5)生長一層金屬薄膜,光刻和刻蝕形成金屬電極和互連。
[0023]其中，在步驟I)中，形成柵電極所生長的導電薄膜采用氧化銦錫ITO或氧化鋅鋁AZO等的透明的導電材料。
[0024]在步驟2)中，形成柵介質層所生長的絕緣材料采用二氧化硅或者氮化硅等的絕緣材料。
[0025]在步驟2)中，利用濺射工藝生長一層摻鋁的氧化鋅半導體材料形成溝道層，并且在濺射過程中加入3%~20% (氣體流量)適量的氧氣；濺射使用的靶材為摻鋁的氧化鋅陶瓷靶，其中鋁的含量為1%~10% (質量)。
[0026]在步驟3)中，形成源電極和漏電極所生長的導電薄膜采用氧化銦錫ITO或氧化鋅鋁AZO等的透明的導電材料。
[0027]本發(fā)明的有益效果:
[0028]本發(fā)明提供了一種在柔性襯底上的薄膜晶體管的制備方法，采用摻鋁的氧化鋅半導體材料作為透明半導體導電的溝道層，在制備過程中采用獨特工藝加入適量的氧氣使摻鋁的氧化鋅呈現出半導體特性，并且顯示出高遷移特性，有效的提高了薄膜晶體管的性能。同時，氧化鋅鋁薄膜是環(huán)保材料，工藝簡單，制備成本低，適用于透明顯示和柔性顯示技術，具有廣泛的應用前景。而且，本發(fā)明采用同時制備絕緣柵介質層和半導體溝道層的制備方法，簡化了制備工藝，并且有效的改進了柔性襯底上薄膜之間的界面態(tài)，提高了器件性能，同時降低了制作成本低，適用于大規(guī)模生產?！緦＠綀D】

【附圖說明】
[0029]圖1為采用本發(fā)明的制備方法制備的在柔性襯底上的薄膜晶體管的剖面圖；
[0030]圖2為采用本發(fā)明的制備方法制備的在柔性襯底上的薄膜晶體管的俯視圖；
[0031]圖3 (a)~(e)依次示出了本發(fā)明的在柔性襯底上的薄膜晶體管的制備方法的一個實施例的主要工藝步驟，其中，(a)為柔性襯底的結構示意圖，(b)為形成柵電極的工藝步驟，(c)為形成柵介質層和溝道層的光刻圖案的工藝步驟，Cd)為同時剝離形成柵介質層和溝道層的工藝步驟，Ce)為形成源電極和漏電極的工藝步驟。
【具體實施方式】
[0032]下面結合附圖，通過具體實施例，進一步闡述本發(fā)明。
[0033]如圖1和圖2所示，本發(fā)明的薄膜晶體管包括:襯底1、柵電極2、柵介質層3、溝道層4、源電極和漏電極5，其中，在襯底I上形成柵電極2，在柵電極2上形成柵介質層3，在柵介質層3上形成溝道層4，以及在溝道層4的兩端分別形成源電極和漏電極5。
[0034]本發(fā)明的薄膜晶體管的制備制作方法的一個實施例由圖3 (a)至(e)所示，包括以下步驟:
[0035]I)采用柔性的塑 料作為襯底1，如圖3 (a)所示，在襯底I上采用磁控濺射技術生長一層10-100納米厚的ITO的導電薄膜，然后光刻刻蝕出柵電極2，如圖3 (b)所示；
[0036]2)光刻顯影光刻膠6形成柵介質層和半導體溝道層的圖案，如圖3 (C)所示，利用等離子體增強化學氣相沉積法PECVD生長一層50~200納米厚的二氧化硅層，緊接著濺射工藝生長一層摻鋁的氧化鋅半導體材料，濺射過程中加入3%-20%的氧氣，光刻刻蝕形成溝道層4，濺射使用的靶材為摻鋁的氧化鋅陶瓷靶，鋁的含量為1%-10%，然后，同時剝離形成柵介質層3和溝道層4，如圖3 (d)所示；
[0037]3)采用磁控濺射技術生長一層20-300納米厚的ITO的導電薄膜，然后光刻刻蝕形成源電極和漏電極5，如圖3 (e)所示；
[0038]4)按照標準工藝生長一層鈍化介質層，光刻和刻蝕形成柵電極、源電極和漏電極的引出孔；
[0039]5)生長一層Al或者透明的導電的金屬薄膜，光刻和刻蝕形成電極和互連。
[0040]最后需要注意的是，公布實施例的目的在于幫助進一步理解本發(fā)明，但是本領域的技術人員可以理解:在不脫離本發(fā)明及所附的權利要求的精神和范圍內，各種替換和修改都是可能的。因此，本發(fā)明不應局限于實施例所公開的內容，本發(fā)明要求保護的范圍以權利要求書界定的范圍為準。
【權利要求】
1.一種薄膜晶體管的制備方法，其特征在于，所述制備方法包括以下步驟: 1)在柔性塑料的襯底上生長一層透明的導電薄膜，光刻刻蝕形成柵電極； 2)光刻柵介質層和溝道層的圖案，生長一層絕緣材料作為柵介質層，緊接著生長一層摻鋁的氧化鋅半導體材料，然后同時剝離出柵介質層和半導體溝道層； 3)生長一層導電薄膜，光刻刻蝕形成源電極和漏電極； 4)生長一層鈍化介質層，光刻和刻蝕形成柵電極、源電極和漏電極的引出孔； 5)生長一層金屬薄膜，光刻和刻蝕形成金屬電極和互連。
2.如權利要求1所述的制備方法，其特征在于，在步驟I)中，形成所述柵電極所生長的導電薄膜采用氧化銦錫ITO或氧化鋅鋁AZO等的透明的導電材料。
3.如權利要求1所述的制備方法，其特征在于，在步驟2)中，形成所述柵介質層所生長的絕緣材料采用二氧化硅或者氮化硅等的絕緣材料。
4.如權利要求1所述的制備方法，其特征在于，在步驟2)中，利用濺射工藝生長一層摻鋁的氧化鋅半導體材料形成所述溝道層，并且在濺射過程中加入3%~20% (氣體流量)適量的氧氣。
5.如權利要求1所述的制備方法，其特征在于，在步驟2)中，濺射使用的靶材為摻鋁的氧化鋅陶瓷靶，其中鋁的含量為1%~10% (質量)。`
6.如權利要求1所述的制備方法，其特征在于，在步驟3)中，形成所述源電極和漏電極所生長的導電薄膜采用氧化銦錫ITO或氧化鋅鋁AZO等的透明的導電材料。
7.如權利要求1所述的制備方法，其特征在于，在步驟I)中，所述導電薄膜的厚度為I (Tioo 納米。
8.如權利要求1所述的制備方法，其特征在于，在步驟2)中，所述絕緣材料的厚度為50~200納米。
9.如權利要求1所述的制備方法，其特征在于，在步驟3)中，所述導電薄膜的厚度為20~300納米。
【文檔編號】H01L21/336GK103515236SQ201210213660
【公開日】2014年1月15日 申請日期:2012年6月25日 優(yōu)先權日:2012年6月25日
【發(fā)明者】韓德棟, 王薇, 蔡劍, 王亮亮, 耿友峰, 劉力鋒, 王漪, 張盛東, 劉曉彥, 康晉鋒 申請人:北京大學