半導(dǎo)體結(jié)構(gòu)及其制作工藝的制作方法
【專利摘要】本發(fā)明公開一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，該半導(dǎo)體結(jié)構(gòu)包含有一功函數(shù)金屬層、一（功函數(shù)）金屬氧化層以及一主電極。功函數(shù)金屬層位于一基底上。（功函數(shù)）金屬氧化層位于功函數(shù)金屬層上。主電極位于（功函數(shù)）金屬氧化層上。此外，本發(fā)明也提供一種半導(dǎo)體制作工藝，用以形成上述的半導(dǎo)體結(jié)構(gòu)。
【專利說明】半導(dǎo)體結(jié)構(gòu)及其制作工藝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，且特別涉及一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其在功函數(shù)金屬層上形成一金屬氧化層。
【背景技術(shù)】
[0002]在現(xiàn)有半導(dǎo)體產(chǎn)業(yè)中，多晶硅廣泛地應(yīng)用于半導(dǎo)體元件如金氧半導(dǎo)體(metal-oxide-semiconductor,M0S)晶體管中，作為標(biāo)準(zhǔn)的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮,傳統(tǒng)多晶娃柵極因硼穿透(boron penetration)效應(yīng)導(dǎo)致元件效能降低，及其難以避免的空乏效應(yīng)(depletion effect)等問題,使得等效的柵極介電層厚度增加、柵極電容值下降，進(jìn)而導(dǎo)致元件驅(qū)動能力的衰退等困境。因此，半導(dǎo)體業(yè)界更嘗試以新的柵極填充材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶娃柵極，用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。
[0003]一般而言，以功函數(shù)金屬取代傳統(tǒng)的多晶硅柵極所形成的金屬柵極的作法:先形成一犧牲柵極于一基底上；再形成一間隙壁于犧牲柵極側(cè)邊的基底上；然后再利用間隙壁自動對準(zhǔn)地于間隙壁旁的基底中形成一源/漏極區(qū)；之后覆蓋并平坦化一層間介電層于基底上；然后移除犧牲柵極以形成一凹槽，并再依序填入一功函數(shù)金屬層、一阻障層及鋁等于凹槽中以形成一金屬柵極。
[0004]然而，現(xiàn)今的半導(dǎo)體元件的尺寸日益微縮，又在填入功函數(shù)金屬層之后，還須再填入阻障層等其他材料層，且此材料層必須有足夠的厚度以阻擋其上的鋁向下擴(kuò)散，因而占據(jù)了部分的凹槽的體積及縮減了凹槽的開口尺寸，因而常發(fā)生后續(xù)鋁填洞困難的問題。再者，在半導(dǎo)體元件的尺寸微縮下，所填入的鋁所占的體積及所露出的表面積也日趨縮小，致使增加后續(xù)形成于其上的接觸插塞與鋁的接觸電阻。此外，隨著半導(dǎo)體元件的精密化及精致化，其電性需求更為嚴(yán)苛，如何改善半導(dǎo)體元件的功函數(shù)值以符合所需也為當(dāng)今的重要議題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其在一功函數(shù)金屬層上形成一金屬氧化層，以解決上述問題。
[0006]為達(dá)上述目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)，包含有一功函數(shù)金屬層、一功函數(shù)金屬氧化層以及一主電極。功函數(shù)金屬層位于一基底上。功函數(shù)金屬氧化層位于功函數(shù)金屬層上。主電極位于功函數(shù)金屬氧化層上。
[0007]本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包含有一功函數(shù)金屬層、一金屬氧化層以及一主電極。功函數(shù)金屬層位于一基底上。金屬氧化層位于功函數(shù)金屬層上。主電極位于金屬氧化層上。
[0008]本發(fā)明還提供一種半導(dǎo)體制作工藝，包含有下述步驟。首先，形成一功函數(shù)金屬層于一基底上。接著，形成一金屬氧化層于功函數(shù)金屬層上。然后，形成一主電極于金屬氧化層上。
[0009]基于上述，本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其在一功函數(shù)金屬層上形成一金屬氧化層。如此一來，本發(fā)明可改善填洞困難、降低接觸插塞與鋁的接觸電阻以及微調(diào)所形成的金屬柵極的功函數(shù)值，進(jìn)而改善所形成的半導(dǎo)體元件的性能。
【專利附圖】

【附圖說明】
[0010]圖1-圖8為本發(fā)明一實施例的半導(dǎo)體制作工藝的剖面示意圖；
[0011]圖9為本發(fā)明一實施例的CMOS晶體管的剖面示意圖。
[0012]主要元件符號說明
[0013]10:絕緣結(jié)構(gòu)
[0014]110:基底
[0015]122:緩沖層
[0016]124:柵極介電層
[0017]126:阻障層
[0018]128:犧牲電極層
[0019]129:間隙壁
[0020]130:源/漏極區(qū)
[0021]140:層間介電層
[0022]150,212,222:功函數(shù)金屬層
[0023]160、224:金屬氧化層
[0024]170、230:阻障暨潤濕層
[0025]180:氮化鈦/鈦層
[0026]182:氮化鈦層
[0027]184:鈦層
[0028]186:過渡層
[0029]190、240:主電極
[0030]200:CM0S 晶體管
[0031]210:PM0S 晶體管
[0032]220:NM0S 晶體管
[0033]G:犧牲柵極
[0034]M:金屬柵極
[0035]Pl:氧化制作工藝
[0036]R、r:凹槽
【具體實施方式】
[0037]本發(fā)明所提供的半導(dǎo)體制作工藝，可適用于前置高介電常數(shù)后柵極(Gate-Lastfor High-K First)制作工藝、后置高介電常數(shù)后柵極(Gate-Last for High-K Last)制作工藝等，且本發(fā)明也可適用于單一 MOS晶體管或CMOS晶體管等。再者，本發(fā)明以具有金屬柵極的平面MOS晶體管為例，但本發(fā)明也可應(yīng)用于其他具有金屬柵極的鰭狀場效晶體管(Fin-shaped field effect transistor, FinFET)與三柵極場效晶體管(tr1-gate MOSFET)等。為簡化說明致使本發(fā)明更清晰易懂，以下以單一平面MOS晶體管應(yīng)用一前置高介電常數(shù)后柵極(Gate-Last for High-K First)制作工藝為例,但本發(fā)明不以此為限。
[0038]圖1-圖8繪示本發(fā)明一實施例的半導(dǎo)體制作工藝的剖面示意圖。如圖1所示，提供一基底110?；?10例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆娃基底(graphene-on-silicon)或一娃覆絕緣(silicon-on-1nsulator, SOI)基底等半導(dǎo)體基底。形成一絕緣結(jié)構(gòu)10于基底110中，以電性絕緣各晶體管。絕緣結(jié)構(gòu)10例如為一淺溝隔離(shallow trench isolation, STI)結(jié)構(gòu)，其例如以淺溝隔離制作工藝形成，詳細(xì)形成方法為本領(lǐng)域所熟知故不再贅述，但本發(fā)明不以此為限。
[0039]接續(xù)，由下而上依序形成一緩沖層(未繪示)、一柵極介電層(未繪示)、一阻障層(未繪示)以及一犧牲電極層(未繪示)覆蓋基底110 ;隨之，將犧牲電極層(未繪示)、阻障層(未繪示)、柵極介電層(未繪示)以及緩沖層(未繪示)圖案化，以形成一緩沖層122、一柵極介電層124、一阻障層126以及一犧牲電極層128于基底110上。此時則由緩沖層122、柵極介電層124、阻障層126以及犧牲電極層128，形成一犧牲柵極G。此外，在其他實施態(tài)樣中，犧牲柵極G頂部可選擇性設(shè)置一蓋層(未繪示)當(dāng)作圖案化的硬掩模。
[0040]緩沖層122可為一氧化層，其例如以熱氧化制作工藝或化學(xué)氧化制作工藝形成，但本發(fā)明不以此為限。緩沖層122位于柵極介電層124與基底110之間，以作為柵極介電層124與基底110緩沖之用。本實施例為一前置高介電常數(shù)后柵極(Gate-Last for High-KFirst)制作工藝，因此本實施例的柵極介電層124為一高介電常數(shù)柵極介電層，其可選自氧化給(hafnium oxide,HfO2)、娃酸給氧化合物(hafnium silicon oxide,HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、氧化組(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide,Y2O3)、氧化錯(zirconium oxide, ZrO2)、欽酸銀(strontium titanate oxide, SrTi03)、娃酸錯氧化合物(zirconium silicon oxide, ZrSiO4)、錯酸給(hafnium zirconiumoxide, HfZrO4)、銀秘組氧化物 (strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯欽酸鉛(lead zirconate titanate, PbZrxTi1^O3, PZT)與欽酸鋇銀(barium strontiumtitanate, BaxSr1^xTiO3, BST)所組成的群組,但本發(fā)明不以此為限。在另一實施例中，當(dāng)應(yīng)用于一后置高介電常數(shù)后柵極(Gate-Last for High-K Last)制作工藝時，則柵極介電層124將于后續(xù)制作工藝中先被移除，再另外填入高介電常數(shù)柵極介電層，故此實施態(tài)樣下的柵極介電層124可僅為一般方便于后續(xù)制作工藝中移除的犧牲材料。阻障層126位于柵極介電層124上，用以于移除犧牲電極層128時當(dāng)作蝕刻停止層來保護(hù)柵極介電層124，并可防止后續(xù)位于其上的金屬成分向下擴(kuò)散污染柵極介電層124。阻障層126例如為氮化鉭(tantalum nitride, TaN)、氮化鈦(titanium nitride, TiN)等的單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)。犧牲電極層128可例如由多晶硅所形成，但本發(fā)明不以此為限。
[0041]然后，形成一間隙壁129于犧牲柵極G側(cè)邊的基底110上，再進(jìn)行一離子注入制作工藝，以自動對準(zhǔn)地于其側(cè)邊的基底110中形成一源/漏極區(qū)130。間隙壁129例如是以氮化硅或氧化硅等材質(zhì)所組成的單層或多層復(fù)合結(jié)構(gòu)。之后，可選擇性地進(jìn)行一自動對準(zhǔn)金屬娃化物(Salicide)制作工藝以形成一金屬娃化物(未繪不)于源/漏極區(qū)130上；覆蓋一接觸洞蝕刻停止層(contact etch stop layer, CESL)(未繪示)于基底110上。然后,再覆蓋一層間介電層(未繪示)于基底110以及犧牲柵極G上，再將其平坦化而形成一層間介電層140并曝露犧牲電極層128。
[0042]而后，可例如以蝕刻制作工藝，移除犧牲電極層128。如圖2所示，暴露出阻障層126并形成一凹槽R。如圖3所示，形成一功函數(shù)金屬層150順應(yīng)地覆蓋凹槽R及層間介電層140。在一實施例中，功函數(shù)金屬層150為一滿足晶體管所需功函數(shù)要求的金屬，其可為單層結(jié)構(gòu)或復(fù)合層結(jié)構(gòu)，例如氮化鈦(titanium nitride, TiN)、碳化鈦(titaniumcarbide, TiC)、氮化組(tantalum nitride, TaN)、碳化組(tantalum carbide, TaC)、碳化鶴(tungsten carbide, WC)、招欽(titanium aluminide, TiAl)或氮化招欽(aluminumtitanium nitride, TiAlN)等。舉例而言,功函數(shù)金屬層150可例如為一氮化鈦層,適于形成一 PMOS晶體管(功函數(shù)約介于4.8eV與5.2eV之間)。在本實施例中，功函數(shù)金屬層150為一鋁鈦層，適于形成一 NMOS晶體管(功函數(shù)約介于3.9eV與4.3eV之間)。
[0043]如圖4所示，形成一金屬氧化層160于功函數(shù)金屬層150上，以防止后續(xù)形成于金屬氧化層160上的金屬等成分向下擴(kuò)散。在本實施例中，金屬氧化層160由進(jìn)行一氧化制作工藝P1，而將功函數(shù)金屬層150表面氧化而得，因此金屬氧化層160為此功函數(shù)金屬層150的功函數(shù)金屬氧化層，但本發(fā)明不以此為限。具體實施來說，可直接在一制作工藝艙中沉積功函數(shù)金屬層150之后，旋即將制作工藝艙破真空，使功函數(shù)金屬層150暴露于空氣中，SP可將功函數(shù)金屬層150表面氧化為金屬氧化層160。在其他實施例中，金屬氧化層160也可由通入氧氣、臭氧或水蒸氣等至制作工藝艙中而得，或者可將金屬氧化層160放置或暴露于具有此類氣體的環(huán)境中。當(dāng)然，金屬氧化層160所形成的厚度，可依據(jù)實際需求調(diào)整功函數(shù)金屬層150暴露于空氣的時間，通入于功函數(shù)金屬層150的氧氣、臭氧或水蒸氣的濃度及通入時間，或者將功函數(shù)金屬層150暴露于具有氧氣、臭氧或水蒸氣等此類氣體的環(huán)境的暴露的時間或者氣體濃度含量而定。由于本實施例的功函數(shù)金屬層150為一鋁鈦層，是以將功函數(shù)金屬層150氧化所形成金屬氧化層160則為一鋁鈦氧化層，而其化學(xué)式可包含TixAlyOz, x、y、z均大于O,而各比例依通入的氧氣、臭氧或水蒸氣的濃度等所決定。在一實施例中，鋁鈦氧化層的化學(xué)式可為TiAlO，但本發(fā)明不以此為限。
[0044]如圖5所示，接續(xù)形成一阻障暨潤濕層170于金屬氧化層160上，此阻障暨潤濕層170同時具有阻障層以及潤濕層的功用。意即，阻障暨潤濕層170—方面可避免后續(xù)形成于其上的金屬成分向下擴(kuò)散，另一方面又可提供后續(xù)欲形成于其上的金屬，例如鋁，容易附著于其上，而不會產(chǎn)生孔隙等問題，因而能改善所形成的半導(dǎo)體元件的結(jié)構(gòu)而降低其等效電阻。舉例而言，可進(jìn)行一原位(in-situ)制作工藝以形成一阻障暨潤濕層170。在本實施例中，阻障暨潤濕層170為一氮化鈦/鈦層(下層為氮化鈦層而上層為鈦層)，而形成的方法可先在鍍鈦時通入氮氣以形成氮化鈦層，再原位停止氮氣通入以形成鈦層。如圖6所示，以此種原位(in-situ)制作工藝所形成的氮化鈦/鈦層180的結(jié)構(gòu)可包含一氮化鈦層182、一鈦層184，以及一過渡層186于氮化鈦層182以及鈦層184之間，其中氮化鈦層182具有阻障層的功用，而鈦層184則具有潤濕層的功能，但本發(fā)明不以此為限。本發(fā)明以原位(in-situ)制作工藝形成阻障暨潤濕層170，可大幅減少現(xiàn)今半導(dǎo)體制作工藝中先形成一阻障層再形成一潤濕層的厚度。
[0045]在另一實施例中，阻障暨潤濕層170可為一鈦/氮化鈦/鈦層(下層為鈦層，中間層為氮化鈦層，而上層為鈦層)，而形成的方法:可先形成一鈦層；然后進(jìn)行一氮化制作工藝，其例如為一通入氮氣的制作工藝，以將鈦層的頂面轉(zhuǎn)換為一氮化鈦層；然后，再原位形成一鈦層于氮化鈦層上，但本發(fā)明不以此為限。
[0046]如圖7所示，形成一主電極190于阻障暨潤濕層170上，并填滿凹槽R。在本實施例中主電極190由鋁組成。在其他實施例中，主電極190可由鎢、鈦鋁合金(TiAl)或鈷鎢磷化物(cobalt tungsten phosphide, CoffP)等低電阻材料所構(gòu)成。接著，平坦化主電極190、阻障暨潤濕層170、金屬氧化層160以及功函數(shù)金屬層150后，而如圖8所示，形成一金屬柵極M。
[0047]在此強(qiáng)調(diào)，本發(fā)明形成金屬氧化層160于功函數(shù)金屬層150上，即可進(jìn)一步防止后續(xù)形成于其上的主電極190等金屬向下擴(kuò)散至功函數(shù)金屬層150，因而可降低等效漏電流密度(leakage current density,Jg)。更進(jìn)一步而言,本發(fā)明的金屬氧化層160是將功函數(shù)金屬層150氧化，故不會再另外增加一層厚度，而占據(jù)后續(xù)所形成的阻障暨潤濕層170以及主電極190的空間。并且，由于形成了金屬氧化層160可阻擋鋁等其上的主電極190等金屬向下擴(kuò)散，是以功函數(shù)金屬層150的厚度可減少。舉例而言，當(dāng)功函數(shù)金屬層150為一鋁鈦金屬層而金屬氧化層160為一氧化鋁鈦金屬層，鋁鈦金屬層的厚度可減少例如由約100埃(angstroms)降至30埃(angstroms),即可達(dá)到所需的等效漏電流密度(leakage currentdensity，Jg)。再者，搭配本發(fā)明的形成阻障暨潤濕層170的方法，由于本發(fā)明已先形成了金屬氧化層160阻擋金屬向下擴(kuò)散，因而可大幅降低阻障暨潤濕層170的厚度。因此，本發(fā)明可有效達(dá)到阻擋上方金屬向下擴(kuò)散，并且增加主電極190等金屬可填入的空間。如此一來，本發(fā)明可改善現(xiàn)有所述的填洞困難的問題。并且，由于主電極190等金屬所填入的體積增加，且后續(xù)形成于其上的接觸插塞(未繪示)與鋁的接觸面積增加，俾使接觸插塞(未繪示)更能遠(yuǎn)離阻障暨潤濕層170，進(jìn)而降低接觸電阻。具體而言，相較于現(xiàn)今半導(dǎo)體制作工藝中先形成一 40埃(angstrom)的阻障層再利用非原位(ex-situ)制作工藝形成一 120埃(angstrom)的潤濕層，吾人經(jīng)由實驗證實，本發(fā)明僅需制作出阻障暨潤濕層170為90埃(angstrom)而可達(dá)到前述的目的，其中氮化鈦層182的厚度為40埃(angstrom)以及鈦層184的厚度為50埃(angstrom),而二者之間化再部分自行反應(yīng)為過渡層186。
[0048]更進(jìn)一步來說，本發(fā)明的具有上述的優(yōu)勢對于一 CMOS晶體管更顯重要。如圖9所示，繪示本發(fā)明一實施例的CMOS晶體管的剖面示意圖。CMOS晶體管200包含一 PMOS晶體管210以及一 NMOS晶體管220。在制作工藝過程中，會先形成適用于PMOS晶體管的一功函數(shù)金屬層212于PMOS晶體管210中，一般而言功函數(shù)金屬層212可能為一氮化鈦層,但本發(fā)明不以此為限，然后，再同時形成適用于NMOS晶體管的一功函數(shù)金屬層222，例如一鋁鈦層，于PMOS晶體管210以及NMOS晶體管220中。如此一來，由于PMOS晶體管210具有功函數(shù)金屬層212以及222，則其凹槽r所能再填入的空間更少，而本發(fā)明的功能則恰可解決此問題。如圖9所示，可應(yīng)用本發(fā)明的半導(dǎo)體制作工藝在功函數(shù)金屬層222上形成一金屬氧化層224。然后，形成一阻障暨潤濕層230于金屬氧化層224上。之后，再填入主電極層240于凹槽r中。CMOS晶體管的制作工藝為本領(lǐng)域所熟知，且本發(fā)明的應(yīng)用于CMOS晶體管200的方法與上述應(yīng)用于單一 MOS晶體管類似，故不再贅述。
[0049]另外，本發(fā)明的形成金屬氧化層160/224于功函數(shù)金屬層150/222上，以及形成阻障暨潤濕層170/230的方法，皆可通過在制作工藝中調(diào)整金屬氧化層160/224與阻障暨潤濕層170/230的厚度而微調(diào)所形成的金屬柵極M的功函數(shù)值，以改善所形成的半導(dǎo)體元件的性能。
[0050]綜上所述，本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)及其制作工藝，其在功函數(shù)金屬層上形成金屬氧化層，并再形成阻障暨潤濕層于金屬氧化層上。如此一來，本發(fā)明的金屬氧化層可防止主電極等金屬向下擴(kuò)散至功函數(shù)金屬層，以降低等效漏電流密度(leakage currentdensity, Jg)。再者，搭配形成阻障暨潤濕層，則可達(dá)到阻擋上方金屬向下擴(kuò)散，并且增加主電極等金屬可填入的空間。是以，本發(fā)明可改善填洞困難、降低接觸插塞(未繪示)與鋁的接觸電阻以及微調(diào)所形成的金屬柵極的功函數(shù)值等問題，進(jìn)而改善所形成的半導(dǎo)體元件的性倉泛。
[0051]以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)，包含有: 功函數(shù)金屬層，位于一基底上； 功函數(shù)金屬氧化層，位于該功函數(shù)金屬層上；以及 主電極，位于該功函數(shù)金屬氧化層上。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中該功函數(shù)金屬層包含NMOS晶體管的功函數(shù)金屬層。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中該功函數(shù)金屬層包含鈦鋁層。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其中該功函數(shù)金屬氧化層包含鈦鋁氧化層。
5.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中該主電極包含鋁。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包含: 阻障暨潤濕層，位于該功函數(shù)金屬氧化層以及該主電極之間。
7.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中該阻障暨潤濕層包含氮化鈦/鈦層。
8.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中該阻障暨潤濕層包含一鈦/氮化鈦/鈦層。
9.一種半導(dǎo)體結(jié)構(gòu)，包含有: 功函數(shù)金屬層，位于一基底上； 金屬氧化層，位于該功函數(shù)金屬層上；以及 主電極，位于該金屬氧化層上。
10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該功函數(shù)金屬層包含NMOS晶體管的功函數(shù)金屬層。
11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)，其中該功函數(shù)金屬層包含鈦鋁層。
12.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中該金屬氧化層包含鈦鋁氧化層。
13.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中該主電極包含鋁。
14.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，還包含: 阻障暨潤濕層，位于該金屬氧化層以及該主電極之間。
15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中該阻障暨潤濕層包含氮化鈦/鈦層。
16.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中該阻障暨潤濕層包含鈦/氮化鈦/鈦層。
17.一種半導(dǎo)體制作工藝，包含有: 形成一功函數(shù)金屬層于一基底上； 形成一金屬氧化層于該功函數(shù)金屬層上；以及 形成一主電極于該金屬氧化層上。
18.如權(quán)利要求17所述的半導(dǎo)體制作工藝，其中該功函數(shù)金屬層包含NMOS晶體管的功函數(shù)金屬層。
19.如權(quán)利要求18所述的半導(dǎo)體制作工藝，其中該功函數(shù)金屬層包含鈦鋁層。
20.如權(quán)利要求19所述的半導(dǎo)體制作工藝，其中該金屬氧化層包含鈦鋁氧化層。
21.如權(quán)利要求17所述的半導(dǎo)體制作工藝，其中形成該金屬氧化層的方法包含氧化該功函數(shù)金屬層的表面以形成一金屬氧化層。
22.如權(quán)利要求21所述的半導(dǎo)體制作工藝，其中氧化該功函數(shù)金屬層的方法是以將該功函數(shù)金屬層暴露于空氣中。
23.如權(quán)利要求17所述的半導(dǎo)體制作工藝，其中該主電極包含由鋁組成。
24.如權(quán)利要求17所述的半導(dǎo)體制作工藝，在形成該金屬氧化層之后，還包含:形成一阻障暨潤濕層于該金屬氧化層上。
25.如權(quán)利要求24所述的半導(dǎo)體制作工藝，其中該阻障暨潤濕層是以原位(in-situ)形成。
26.如權(quán)利要求24所述的半導(dǎo)體制作工藝，其中該阻障暨潤濕層包含氮化鈦/鈦層。
27.如權(quán)利要求24所述的半導(dǎo)體制作工藝，其中該阻障暨潤濕層包含鈦/氮化鈦/鈦層。
28.如權(quán)利要求27所述的半導(dǎo)體制作工藝，其中形成該阻障暨潤濕層包含依序形成一鈦層于該金屬氧化層上，進(jìn)行一氮化制作工藝于該鈦層頂面以形成一氮化鈦層于該鈦層上，再原位形成一鈦層于該氮化鈦層上。
【文檔編號】H01L29/423GK103515421SQ201210217772
【公開日】2014年1月15日 申請日期:2012年6月27日 優(yōu)先權(quán)日:2012年6月27日
【發(fā)明者】蔡旻錞, 黃信富, 許啟茂, 林進(jìn)富, 陳健豪, 陳威宇, 孫啟原, 謝雅雪, 鄭存閔 申請人:聯(lián)華電子股份有限公司