專利名稱：槽柵半導(dǎo)體功率器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及具有介質(zhì)槽和槽柵結(jié)構(gòu)的低功耗半導(dǎo)體功率器件。
背景技術(shù)：
功率MOSFET (metal oxide semiconductor Field-Effect Transistor)器件耐高壓需要漂移區(qū)較長(zhǎng)且漂移區(qū)摻雜濃度低，這使得比導(dǎo)通電阻Rm, sp隨器件耐壓BV按Rm,sp - BV2卜2 6的關(guān)系增加，導(dǎo)致功耗增大。平面柵VDMOS (vertical double diffusion metal oxide semiconductor,垂直雙擴(kuò)散金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管)的比導(dǎo)通電阻下降受JFET (junctionfield-effect transistor)效應(yīng)的限制已經(jīng)達(dá)到極限。由于 UMOS (U-type trench MOS,U型溝槽M0S)結(jié)構(gòu)無(wú)JFET效應(yīng)且溝道密度高，其比導(dǎo)通電阻可以做的很小。然而，在高壓大電流應(yīng)用時(shí)，由于漂移區(qū)的電阻占器件總電阻的絕大部分，即使采用UMOS結(jié)構(gòu)仍然不能解決硅極限的問(wèn)題。1993年電子科技大學(xué)的陳星弼教授提出，在縱向功率器件(尤其是縱向MOSFET)中采用交替的P柱區(qū)和N柱區(qū)結(jié)構(gòu)作為漂移層的思想，并稱其為“復(fù)合緩沖層”(compositebuffer layer)。耐壓層中P柱區(qū)和N柱區(qū)之間也相互耗盡,使得在較高的漏極電壓下,整個(gè)耐壓層便完全耗盡，類似于一個(gè)本征耐壓層，從而使器件的耐壓得以提高。同時(shí)，超結(jié)中的N柱區(qū)可以采用較高的濃度，這樣有利于降低導(dǎo)通電阻。1997年Tatsuhiko等人在對(duì)上述概念的總結(jié)下提出了 “超結(jié)理論”。此后“超結(jié)”(superjunction, SJ)這一概念被眾多器件研究者所引用，并且得到進(jìn)一步的驗(yàn)證。將超結(jié)引入功率VDM0S，在提高耐壓的基礎(chǔ)上降低導(dǎo)通電阻；但為了獲得高性能的超結(jié)VDM0S，其工藝實(shí)現(xiàn)的難度較大。首先，VDMOS器件耐壓越高，所需縱向P柱區(qū)和N柱區(qū)越深，常規(guī)“超結(jié)”結(jié)構(gòu)是采用多次注入、多次外延以及退火形成，因而，超結(jié)VDMOS耐壓越高，形成深P柱區(qū)和N柱區(qū)外延和注入的次數(shù)就越多，工藝難度就越大，成本高；而且，采用多次注入、多次外延以及退火形成縱向的交替的P型和N型柱區(qū)，難以形成高濃度且窄條寬的P型或N型柱區(qū)；其次，“超結(jié)”器件的電學(xué)性能對(duì)電荷非平衡很敏感，工藝上須精確控制P柱區(qū)和N柱區(qū)的寬度和濃度，否則導(dǎo)致器件電學(xué)性能退化；再次，器件的體二級(jí)管反向恢復(fù)變硬等，而且在大電流應(yīng)用時(shí)候擊穿電壓下降以及由于橫向PN結(jié)耗盡層擴(kuò)大造成的導(dǎo)通電阻上升等問(wèn)題。陳星弼院士在他的美國(guó)專利US7, 230，310B2 (發(fā)明名稱superjunction voltagesustaining layer with alternating semiconductor and high-K dielectric regions)中提出，利用高K (K為相對(duì)介電系數(shù))介質(zhì)來(lái)提高器件的電學(xué)性能的思想。這種結(jié)構(gòu)能夠避免常規(guī)的超結(jié)P柱和N柱相互擴(kuò)散的問(wèn)題，而且在大電流時(shí)提高了器件的安全工作區(qū)，降低了器件的導(dǎo)通電阻。提高器件的電學(xué)性能是指功率器件耐壓與比導(dǎo)通電阻之間的矛盾關(guān)系(Rm, sp - BV2-3^2-5)的改善，其思想是在耐壓層中的硅與高K介質(zhì)槽緊密相間則其等效、的介電常數(shù)eM將大于e Si，高K材料的K值越高e M越大，根據(jù)泊松方程可知電場(chǎng)斜率qND/ e m隨高K材料的K值增大而減小，也就是具有高K介質(zhì)的功率器件在更大的漂移區(qū)摻雜情況下才會(huì)到達(dá)相同的電場(chǎng)峰值，這樣上述矛盾關(guān)系得到改善且高K介質(zhì)的對(duì)漂移區(qū)電場(chǎng)調(diào)制及輔助耗盡作用在介質(zhì)槽小間距、大密度情況下效果明顯。但是也因此有一些不足
I、介質(zhì)槽小間距會(huì)使得介質(zhì)槽之間的硅柱變得很薄而易碎。2、高K材料與硅之間的應(yīng)力以及它們不同的熱膨脹系數(shù)引的起器件的缺陷、形變甚至斷裂也會(huì)隨之變得嚴(yán)重，影響器件的性能和可靠性，同時(shí)也增加了工藝難度。所以在介質(zhì)槽相對(duì)大間距、小密度情況下如果能發(fā)揮高K介質(zhì)的作用，那么就能很程度上降低工藝難道提高器件性能和可靠性。常規(guī)的N溝道的槽柵超結(jié)VDMOS器件剖視圖如圖I所示，以半導(dǎo)體襯底I為水平面，其上為半導(dǎo)體漂移區(qū)，該半導(dǎo)體漂移區(qū)包括交替的第一半導(dǎo)體區(qū)2 (p型半導(dǎo)體區(qū))和第二半導(dǎo)體區(qū)3 (n型半導(dǎo)體區(qū))，p型半導(dǎo)體區(qū)2和n型半導(dǎo)體區(qū)3呈柱狀，也稱作p柱區(qū)和n柱區(qū)，p型半導(dǎo)體區(qū)2和n型半導(dǎo)體區(qū)3形成超結(jié)結(jié)構(gòu)，槽柵結(jié)構(gòu)13設(shè)置在n型半導(dǎo)體區(qū)3正上方，n型半導(dǎo)體區(qū)3的寬度大于槽柵結(jié)構(gòu)13的寬度，槽柵結(jié)構(gòu)13包括柵介質(zhì)6 以及柵介質(zhì)6所包圍的導(dǎo)電材料11，從導(dǎo)電材料11表面引出柵電極G, —般來(lái)說(shuō),較好的情況下，P型半導(dǎo)體區(qū)2的雜質(zhì)總量(即橫向?qū)挾群蛽诫s濃度的乘積)與n型半導(dǎo)體區(qū)3雜質(zhì)總量應(yīng)該相等，即電荷平衡，且在阻斷狀況應(yīng)全耗盡。兩個(gè)有源區(qū)分別設(shè)置在P型半導(dǎo)體區(qū)2和n型半導(dǎo)體區(qū)3上方并分別與柵介質(zhì)6相接觸，都包括p型體區(qū)5以及設(shè)置在p型體區(qū)5上面的P+半導(dǎo)體體接觸區(qū)7和n+半導(dǎo)體源區(qū)9，n+半導(dǎo)體源區(qū)9與柵介質(zhì)6相接觸，源極電極S設(shè)置在P+半導(dǎo)體體接觸區(qū)7和部分n+半導(dǎo)體源區(qū)9上，源極電極S與柵電極G之間具有絕緣層10，漏極電極D設(shè)置在半導(dǎo)體襯底I下方。

發(fā)明內(nèi)容
本發(fā)明的目的是克服目前半導(dǎo)體器件在介質(zhì)槽相對(duì)大間距、小密度情況下無(wú)法發(fā)揮高K介質(zhì)作用的缺點(diǎn)，提供一種槽柵半導(dǎo)體功率器件。本發(fā)明解決其技術(shù)問(wèn)題，采用的技術(shù)方案是，槽柵半導(dǎo)體功率器件，包括半導(dǎo)體襯底、槽柵結(jié)構(gòu)、有源區(qū)及半導(dǎo)體漂移區(qū)，其特征在于，還包括兩個(gè)高K介質(zhì)區(qū)，高K介質(zhì)區(qū)設(shè)置在半導(dǎo)體襯底上方，半導(dǎo)體漂移區(qū)包括第一半導(dǎo)體區(qū)和兩個(gè)第二半導(dǎo)體區(qū)，第一半導(dǎo)體區(qū)設(shè)置在半導(dǎo)體襯底上方，兩個(gè)第二半導(dǎo)體區(qū)設(shè)置在半導(dǎo)體襯底上方，第一半導(dǎo)體區(qū)的兩側(cè)分別與兩個(gè)第二半導(dǎo)體區(qū)的一側(cè)相接觸，兩個(gè)第二半導(dǎo)體區(qū)未與第一半導(dǎo)體區(qū)相接觸的一側(cè)分別與一個(gè)高K介質(zhì)區(qū)相接觸，所述第二半導(dǎo)體區(qū)3的寬度不大于第一半導(dǎo)體區(qū)2，第二半導(dǎo)體區(qū)的摻雜濃度高于第一半導(dǎo)體區(qū)，所述槽柵結(jié)構(gòu)設(shè)置在第一半導(dǎo)體區(qū)上方，有源區(qū)設(shè)置在高K介質(zhì)區(qū)上方，并與高K介質(zhì)區(qū)的上表面相接觸，且與槽柵結(jié)構(gòu)相接觸。具體的，所述第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)的導(dǎo)電類型相同，所述槽柵結(jié)構(gòu)的寬度小于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的寬度之和。進(jìn)一步的，所述第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)的導(dǎo)電類型不同，所述槽柵結(jié)構(gòu)的寬度大于或等于第一半導(dǎo)體區(qū)的寬度，且小于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的寬度之和。具體的，還包括半導(dǎo)體耐壓層，所述半導(dǎo)體耐壓層設(shè)置在半導(dǎo)體襯底上方，第一半導(dǎo)體區(qū)、第二半導(dǎo)體區(qū)及高K介質(zhì)層下方，所述半導(dǎo)體耐壓層的導(dǎo)電類型與第二半導(dǎo)體區(qū)相同。
再進(jìn)一步的，所述槽柵結(jié)構(gòu)的下表面等于或低于有源區(qū)的下表面。具體的，所述高K介質(zhì)區(qū)的相對(duì)介電常數(shù)大于半導(dǎo)體漂移區(qū)的相對(duì)介電常數(shù)，所述高K介質(zhì)的臨界擊穿電場(chǎng)大于30V/ u m。再進(jìn)一步的，所述高K介質(zhì)區(qū)垂直于半導(dǎo)體襯底且經(jīng)過(guò)第一半導(dǎo)體區(qū)為中心的剖面形狀為矩形或梯形或三角形。具體的，所述槽柵半導(dǎo)體功率器件為N溝道或P溝道的MOS器件或MOS控制的半導(dǎo)體器件。本發(fā)明的有益效果是，通過(guò)上述槽柵半導(dǎo)體功率器件，高K介質(zhì)區(qū)提高半導(dǎo)體漂移區(qū)濃度且形成窄條寬的高濃度的第二半導(dǎo)體區(qū)形成低阻電流通道，降低比導(dǎo)通電阻；高K介質(zhì)區(qū)自適應(yīng)耗盡半導(dǎo)體漂移區(qū)緩解電荷非平衡問(wèn)題，增加耐壓和工藝容差；高K介質(zhì)區(qū)可以調(diào)制器件內(nèi)二維電場(chǎng)分布而提高耐壓；半導(dǎo)體漂移區(qū)中與高K介質(zhì)區(qū)接觸的第二半導(dǎo) 體區(qū)窄且摻雜濃度高，半導(dǎo)體漂移區(qū)寬度的變化對(duì)器件性能沒(méi)有太大的影響，所以器件設(shè)計(jì)和制造具有很大的靈活性；且由于第二半導(dǎo)體區(qū)與第一半導(dǎo)體區(qū)相接觸，整個(gè)半導(dǎo)體漂移區(qū)也不像美國(guó)專利US7，230, 310B2中易碎。


圖I為常規(guī)的N溝道的槽柵超結(jié)VDMOS器件剖視圖；圖2為本實(shí)施例的N溝道具有低阻電流通道的槽柵VDMOS器件剖視圖；圖3為本實(shí)施例的N溝道具有低阻電流通道的深槽柵VDMOS器件剖視圖；圖4為本實(shí)施例的N溝道具有低阻電流通道的和semi介質(zhì)槽結(jié)構(gòu)的槽柵VDMOS器件剖視圖；圖5為本實(shí)施例的N溝道具有槽柵超結(jié)的VDMOS器件剖視圖；圖6為本實(shí)施例的P溝道具有低阻電流通道的槽柵VDMOS器件剖視圖；圖7為本實(shí)施例的N溝道具有低阻電流通道的槽柵IGBT器件剖視圖；圖8為圖I中常規(guī)槽柵超結(jié)VDMOS器件的擊穿電壓與其n型半導(dǎo)體區(qū)的關(guān)系及本發(fā)明實(shí)施例的半導(dǎo)體器件的擊穿電壓與其第二半導(dǎo)體區(qū)濃度Nn的關(guān)系示意圖；圖9為常規(guī)槽柵超結(jié)VDMOS器件器件和本發(fā)明實(shí)施例的半導(dǎo)體器件中高K介質(zhì)區(qū)在不同的K值時(shí)正向?qū)ㄌ匦缘谋容^示意圖；其中，I為半導(dǎo)體襯底，2為第一半導(dǎo)體區(qū)，3為第二半導(dǎo)體區(qū)，4為高K介質(zhì)區(qū)，5為體區(qū)，6為柵介質(zhì)，7為體接觸區(qū)，8為金屬，9為源區(qū)，10為絕緣層，11為導(dǎo)電材料，12為半導(dǎo)體耐壓層，13為槽柵結(jié)構(gòu)，G為柵電極，S為源極電極，D為漏極電極，n+指摻雜濃度大于n型摻雜的濃度，n_指摻雜濃度小于n型摻雜的濃度，P+指摻雜濃度大于P型摻雜的濃度，
指摻雜濃度小于P型摻雜的濃度。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。本發(fā)明所述的槽柵半導(dǎo)體功率器件，包括半導(dǎo)體襯底I、槽柵結(jié)構(gòu)13、有源區(qū)、半導(dǎo)體漂移區(qū)及兩個(gè)高K介質(zhì)區(qū)4，高K介質(zhì)區(qū)4設(shè)置在半導(dǎo)體襯底I上方，半導(dǎo)體漂移區(qū)包括第一半導(dǎo)體區(qū)2和兩個(gè)第二半導(dǎo)體區(qū)3，第一半導(dǎo)體區(qū)2設(shè)置在半導(dǎo)體襯底I上方，兩個(gè)第二半導(dǎo)體區(qū)3設(shè)置在半導(dǎo)體襯底I上方，第一半導(dǎo)體區(qū)2的兩側(cè)分別與兩個(gè)第二半導(dǎo)體區(qū)3的一側(cè)相接觸，兩個(gè)第二半導(dǎo)體區(qū)3未與第一半導(dǎo)體區(qū)2相接觸的一側(cè)分別與一個(gè)高K介質(zhì)區(qū)4相接觸，所述第二半導(dǎo)體區(qū)3的寬度不大于第一半導(dǎo)體區(qū)2，第二半導(dǎo)體區(qū)3的摻雜濃度高于第一半導(dǎo)體區(qū)2，所述槽柵結(jié)構(gòu)13設(shè)置在第一半導(dǎo)體區(qū)2上方，有源區(qū)設(shè)置在高K介質(zhì)區(qū)4上方，并與高K介質(zhì)區(qū)4的上表面相接觸，且與槽柵結(jié)構(gòu)13相接觸。實(shí)施例本例以N溝道具有低阻電流通道的槽柵VDMOS器件為例，其剖視圖如圖2。在N溝道VDMOS器件的情況下半導(dǎo)體襯底為n+型摻雜(即摻雜濃度大于n型摻雜濃度的n型介質(zhì))。本例的槽柵半導(dǎo)體功率器件，包括n+型摻雜的半導(dǎo)體襯底I、槽柵結(jié)構(gòu)13、有源區(qū)、半導(dǎo)體漂移區(qū)及兩個(gè)高K介質(zhì)區(qū)4，半導(dǎo)體漂移區(qū)包括第一半導(dǎo)體區(qū)2和兩個(gè)第二半導(dǎo)體區(qū)3，第一半導(dǎo)體區(qū)2設(shè)置在半導(dǎo)體襯底I上方，兩個(gè)第二半導(dǎo)體區(qū)3設(shè)置在半導(dǎo)體襯底 I上方，高K介質(zhì)區(qū)4設(shè)置在半導(dǎo)體襯底I上方，第一半導(dǎo)體區(qū)2的兩側(cè)分別與兩個(gè)第二半導(dǎo)體區(qū)3的一側(cè)相接觸，兩個(gè)第二半導(dǎo)體區(qū)3未與第一半導(dǎo)體區(qū)2相接觸的一側(cè)分別與一個(gè)高K介質(zhì)區(qū)4相接觸，所述第二半導(dǎo)體區(qū)3的寬度不大于第一半導(dǎo)體區(qū)2，第二半導(dǎo)體區(qū)3的摻雜濃度高于第一半導(dǎo)體區(qū)2，所述槽柵結(jié)構(gòu)13設(shè)置在第一半導(dǎo)體區(qū)2上方，有源區(qū)設(shè)置在高K介質(zhì)區(qū)4上方，并與高K介質(zhì)區(qū)4的上表面相接觸，且與槽柵結(jié)構(gòu)13相接觸。這里，第一半導(dǎo)體區(qū)2為n_型摻雜(即摻雜濃度低于n型摻雜濃度的n型介質(zhì))，第二半導(dǎo)體區(qū)3為n型摻雜，第一半導(dǎo)體區(qū)2為耐壓區(qū)，第二半導(dǎo)體區(qū)3為低阻電流通道，有源區(qū)包括P型體區(qū)5以及設(shè)置在p型體區(qū)5上面的P+半導(dǎo)體體接觸區(qū)7和n+半導(dǎo)體源區(qū)9，n+半導(dǎo)體源區(qū)9與柵介質(zhì)6相接觸，源極電極S設(shè)置在P+半導(dǎo)體體接觸區(qū)7和部分n+半導(dǎo)體源區(qū)9上，源極電極S為金屬層8，源極電極S與柵電極G之間具有絕緣層10，漏極電極D設(shè)置在半導(dǎo)體襯底I下方；槽柵結(jié)構(gòu)13包括柵介質(zhì)6及柵介質(zhì)6包圍的導(dǎo)電材料11，從導(dǎo)電材料11表面引出柵電極G,柵電極G為金屬層8,導(dǎo)電材料11可以由多晶娃形成,柵介質(zhì)6為高K介質(zhì)或二氧化硅，構(gòu)成柵介質(zhì)6的高K介質(zhì)與高K介質(zhì)區(qū)中的高K介質(zhì)可以相同也可以不同。其中，本例的第一半導(dǎo)體區(qū)2與第二半導(dǎo)體區(qū)3的導(dǎo)電類型相同，第二半導(dǎo)體區(qū)3小于或等于第一半導(dǎo)體區(qū)2的寬度，槽柵結(jié)構(gòu)13的寬度小于第一半導(dǎo)體區(qū)2和第二半導(dǎo)體區(qū)3的寬度之和，這里的第一半導(dǎo)體區(qū)2、第二半導(dǎo)體區(qū)3及高K介質(zhì)區(qū)4為柱狀，分別垂直于半導(dǎo)體襯底1，此時(shí)高K介質(zhì)區(qū)垂直于半導(dǎo)體襯底且經(jīng)過(guò)第一半導(dǎo)體區(qū)為中心的剖面形狀為矩形，第一半導(dǎo)體區(qū)2、第二半導(dǎo)體區(qū)3及高K介質(zhì)區(qū)4也可以為其他形狀，例如高K介質(zhì)區(qū)高K介質(zhì)區(qū)垂直于半導(dǎo)體襯底且經(jīng)過(guò)第一半導(dǎo)體區(qū)為中心的剖面形狀為梯形或三角形，高K介質(zhì)區(qū)的相對(duì)介電常數(shù)大于半導(dǎo)體漂移區(qū)的相對(duì)介電常數(shù)，優(yōu)選的，高K介質(zhì)的臨界擊穿電場(chǎng)大于30V/iim ;半導(dǎo)體漂移區(qū)可以是半導(dǎo)體硅(K=Il. 9)、鍺(K=16)、碳化硅(K=9. 7-10. 3)以及砷化鎵(K=13. I)等半導(dǎo)體材料。本例的槽柵結(jié)構(gòu)13的底部與有源層底部平行，但是工藝上無(wú)法準(zhǔn)確的控制槽柵結(jié)構(gòu)13底部與有源區(qū)底部平行，為了保證功率器件能正常開(kāi)啟，槽柵結(jié)構(gòu)13底部要做的比有源層底部低，深槽柵使得在柵加開(kāi)啟電壓的時(shí)候會(huì)在槽柵的表面形成積累層可以減低導(dǎo)通電阻，但是深槽柵同時(shí)也減小了漂移區(qū)長(zhǎng)度導(dǎo)致耐壓降低，可選的，槽柵結(jié)構(gòu)13向下超過(guò)有源區(qū)，使槽柵結(jié)構(gòu)13的深度低于有源區(qū)的下表面，其剖面圖如圖3。若器件運(yùn)用于高耐壓場(chǎng)所，由于工藝上的限制介質(zhì)槽的深度不能做得很深，所以可以做成半介質(zhì)槽結(jié)構(gòu)來(lái)提高耐壓，即半導(dǎo)體漂移區(qū)和高k介質(zhì)區(qū)4的底部與半導(dǎo)體襯底I之間有半導(dǎo)體耐壓層12，其導(dǎo)電類型與第二半導(dǎo)體區(qū)3相同，該結(jié)構(gòu)可以降低刻槽深度以及傾角注入的工藝難度，并借助該層承受部分耐壓，這更適合于耐壓較高(耐壓高于400V)的運(yùn)用領(lǐng)域，由此提出了 N溝道具有低阻電流通道的semi介質(zhì)槽結(jié)構(gòu)的槽柵VDMOS結(jié)構(gòu)如圖4所示，其與圖2的實(shí)施例的區(qū)別在于在n型低摻雜的第一半導(dǎo)體區(qū)2和n型摻雜的第二半導(dǎo)體區(qū)3及高K介質(zhì)區(qū)4下面且在半導(dǎo)體襯底I上面具有一層半導(dǎo)體耐壓層12，由此形成半高K介質(zhì)結(jié)構(gòu)。由于低摻雜半導(dǎo)體耐壓層12的存在，n型低摻雜第一半導(dǎo)體區(qū)2和n型摻雜第二半導(dǎo)體區(qū)3的高度可以比圖2中的小，這樣進(jìn)一步簡(jiǎn)化了器件的制造工藝，優(yōu)選地低摻雜半導(dǎo)體層12的摻雜類型與第二半導(dǎo)體區(qū)3的摻雜類型相同，但是摻雜濃度比半導(dǎo)體區(qū)3的摻雜濃度低。上面以N溝道具有低阻電流通道的槽柵VDMOS器件為例說(shuō)明了本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)，本發(fā)明的結(jié)構(gòu)同樣適用于N溝道超結(jié)結(jié)構(gòu)VDMOS器件。例如，圖5中的器件與圖2中的器件的結(jié)構(gòu)對(duì)應(yīng)，只是由圖2器件的第一半導(dǎo)體區(qū)2的摻雜由n型低摻雜變?yōu)閜型，且與第二半導(dǎo)體區(qū)構(gòu)成超結(jié)結(jié)構(gòu)，即是本申請(qǐng)中所述第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)的導(dǎo)電類型不同，當(dāng)?shù)谝话雽?dǎo)體區(qū)與第二半導(dǎo)體區(qū)的導(dǎo)電類型不同時(shí)，槽柵結(jié)構(gòu)的寬度大于或等于第一半導(dǎo)體區(qū)的寬度，且小于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的寬度之和。上面以N溝道具有低阻電流通道的槽柵VDMOS器件為例說(shuō)明了本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)，本發(fā)明的結(jié)構(gòu)同樣適用于P溝道的VDMOS器件。例如，圖6中的器件與圖2中的器件的結(jié)構(gòu)對(duì)應(yīng)，只是由圖2的N溝道具有低阻電流通道的槽柵VDMOS器件變?yōu)镻溝道具有低阻電流通道的槽柵VDMOS器件，所以每個(gè)半導(dǎo)體區(qū)域的導(dǎo)電類型相應(yīng)改變。另外，VDMOS器件只是本發(fā)明的半導(dǎo)體器件的一個(gè)實(shí)施例，本發(fā)明的槽柵半導(dǎo)體功率器件可以為N溝道或P溝道的MOS器件或MOS控制的半導(dǎo)體器件，MOS器件就如上述VDMOS器件，MOS控制的半導(dǎo)體器件包括IGBT等。N溝道具有低阻電流通道的槽柵IGBT器件剖視圖如圖7所示，圖7中的器件與圖2中的器件的不同主要在于用P+半導(dǎo)體襯底I代替圖2中的n+半導(dǎo)體襯底1，圖4所示的半超結(jié)結(jié)構(gòu)也適用于IGBT。上述本發(fā)明的結(jié)構(gòu)顯著改善器件的導(dǎo)通特性，例如相對(duì)于常規(guī)超結(jié)VDMOS器件導(dǎo)通電阻降低約30%，并且提高了器件的耐壓以及降低了耐壓對(duì)電荷不平衡的敏感性。下面通過(guò)圖2中的本發(fā)明的半導(dǎo)體器件與圖I中的常規(guī)超結(jié)VDMOS器件進(jìn)行比較進(jìn)一步說(shuō)明本發(fā)明的優(yōu)點(diǎn)I.器件特性分析I)導(dǎo)通電阻常規(guī)的高壓槽柵VDMOS結(jié)構(gòu)的導(dǎo)通電阻Rm，主要由漂移區(qū)電阻Rd和溝道電阻Rdl串聯(lián)而成，即Rm=RZIV本發(fā)明半導(dǎo)體器件的體區(qū)的參數(shù)可以與常規(guī)的槽柵超結(jié)VDMOS的體區(qū)參數(shù)相等，所以兩種器件的溝道電阻可認(rèn)為相等。漂移區(qū)電阻Rd主要由漂移區(qū)的濃度、寬度、長(zhǎng)度以及電流拓展效應(yīng)有關(guān)。由于本發(fā)明所提出的結(jié)構(gòu)采用了高K介質(zhì)且第二半導(dǎo)體區(qū)3相對(duì)較窄，使第二半導(dǎo)體區(qū)3的優(yōu)化濃度不僅遠(yuǎn)大于常規(guī)的槽柵超結(jié)VDMOS的n柱區(qū)優(yōu)化濃度，而且當(dāng)采用槽柵超結(jié)VDMOS實(shí)施例時(shí)其還大于本發(fā)明電荷平衡所需要的n柱區(qū)濃度(即n柱區(qū)濃度與橫向?qū)挾鹊某朔e大于P柱區(qū)濃度與橫向?qū)挾鹊某朔e)，所以最后導(dǎo)致提出的結(jié)構(gòu)的導(dǎo)通電阻很小。本發(fā)明提出的結(jié)構(gòu)顯著降低了正向的導(dǎo)通電阻，降低器件功耗。2)擊穿電壓與常規(guī)槽柵超結(jié)VDMOS相比，本發(fā)明的結(jié)構(gòu)對(duì)體內(nèi)電場(chǎng)具有調(diào)制作用，使器件耐壓提高約10%，且由于高K介質(zhì)的引入使得耐壓對(duì)第二半導(dǎo)體區(qū)的摻雜變化不是很敏感，降低了工藝難度。上述分析表明，本發(fā)明與常規(guī)的VDMOS結(jié)構(gòu)相比，耐壓有所上升，導(dǎo)通電阻下降了近乎30%。另外，本發(fā)明的結(jié)構(gòu)還具有制造工藝簡(jiǎn)單，工藝容差大，動(dòng)態(tài)特性好等特性。2.性能評(píng)價(jià) 綜合考慮各個(gè)參數(shù)對(duì)器件性能的影響以及基于對(duì)工藝難度的考慮，根據(jù)圖2建立本發(fā)明專利提出的結(jié)構(gòu)模型，基于該模型，利用medici仿真軟件對(duì)器件的性能進(jìn)行仿真。I)阻斷特性圖I中常規(guī)槽柵超結(jié)VDMOS器件的擊穿電壓與其n型半導(dǎo)體區(qū)的關(guān)系及本發(fā)明實(shí)施例的半導(dǎo)體器件的擊穿電壓與其第二半導(dǎo)體區(qū)濃度Nn的關(guān)系示意圖如圖8所示，其中，橫坐標(biāo)Nn表示第二半導(dǎo)體區(qū)3的摻雜濃度，縱坐標(biāo)表示擊穿電壓。常規(guī)的槽柵超結(jié)VDMOS (見(jiàn)圖I)的擊穿電壓和n柱區(qū)濃度的關(guān)系如圖8左側(cè)的曲線所示，本發(fā)明的VDMOS器件的擊穿電壓和第二半導(dǎo)體區(qū)3的濃度的關(guān)系如圖6右側(cè)的曲線所示。圖8顯示，本發(fā)明的半導(dǎo)體器件的n+區(qū)優(yōu)化濃度比常規(guī)的槽柵超結(jié)VDMOS結(jié)構(gòu)高I個(gè)數(shù)量級(jí)，因而導(dǎo)通電阻和導(dǎo)通損耗降低；而且，擊穿電壓對(duì)n+區(qū)濃度Nn變化(電荷非平衡)的敏感性降低，因而工藝容差更大；再者，本發(fā)明的半導(dǎo)體器件的最高擊穿電壓較常規(guī)超結(jié)VDMOS高約20V。從圖8中可以看出(I)常規(guī)槽柵超結(jié)VDMOS器件在電荷平衡時(shí)擊穿電壓達(dá)到最大。(2)對(duì)于本發(fā)明提出的器件結(jié)構(gòu)的耐壓受第二半導(dǎo)體區(qū)3的濃度影響，第二半導(dǎo)體區(qū)3的濃度越高耐壓越低，且在相同耐壓下其第二半導(dǎo)體區(qū)3的摻雜濃度遠(yuǎn)高于常規(guī)超結(jié)VDMOS的摻雜濃度。(3)與常規(guī)槽柵超結(jié)VDMOS器件相比，本發(fā)明提出的結(jié)構(gòu)的擊穿電壓對(duì)第二半導(dǎo)體區(qū)的濃度變化不敏感。2)正向?qū)ㄌ匦猿Ｒ?guī)槽柵超結(jié)VDMOS器件器件和本發(fā)明實(shí)施例的半導(dǎo)體器件中高K介質(zhì)區(qū)在不同的K值時(shí)正向?qū)ㄌ匦缘谋容^示意圖如圖9所示,其中,Vs!表示漏極的電壓,Isi表示漏極的電流，在給定的漏極電流下，本發(fā)明提出的結(jié)構(gòu)具有很低的正向壓降，且K值越大，導(dǎo)通電阻越低。這主要是由于高K介質(zhì)影響的結(jié)果。3)動(dòng)態(tài)特性在常規(guī)的槽柵超結(jié)VDMOS和本發(fā)明提出的結(jié)構(gòu)在不同的K值時(shí)動(dòng)態(tài)特性比較中，在給定的柵電壓、漏電流、漏電壓的條件下，本發(fā)明提出結(jié)構(gòu)的柵電荷波形與常規(guī)的槽柵超結(jié)VDMOS幾乎一樣，且隨著K值變化不大。本發(fā)明與美國(guó)專利US7, 230, 310B2的區(qū)別在于1)耐壓層中半導(dǎo)體區(qū)不同本發(fā)明的半導(dǎo)體漂移區(qū)具有兩個(gè)半導(dǎo)體區(qū)第一半導(dǎo)體區(qū)2和第二半導(dǎo)體區(qū)3，所述高K介質(zhì)區(qū)與所述第二半導(dǎo)體區(qū)3相鄰；而該美國(guó)專利結(jié)構(gòu)只有一個(gè)半導(dǎo)體區(qū)(權(quán)利要求I中所述);2)半導(dǎo)體區(qū)的作用不同本發(fā)明的第二半導(dǎo)體區(qū)3的是一個(gè)低阻通道，其濃度比第一半導(dǎo)體區(qū)2高一個(gè)數(shù)量級(jí)以上，其主要作用是功率器件正向?qū)ǖ臅r(shí)候的低阻電流通道，來(lái)降低比導(dǎo)通電阻。本發(fā)明的第一半導(dǎo)體區(qū)2的作用是調(diào)制電場(chǎng)，其摻雜較低因此電場(chǎng)斜率小，其和高K介質(zhì)區(qū)一起調(diào)制漂移區(qū)的電場(chǎng)分布，而該美國(guó)專利結(jié)構(gòu)中的半導(dǎo)體區(qū)關(guān)態(tài)時(shí)耐壓、開(kāi)態(tài)時(shí)作為整個(gè)半導(dǎo)體區(qū)作為電流通道；3)高K介質(zhì)區(qū)起作用的區(qū)域不同本發(fā)明高K介質(zhì)區(qū)4是主要是調(diào)制第二半導(dǎo)體區(qū)3的電場(chǎng)分布和輔助耗盡第二半導(dǎo)體區(qū)3，因?yàn)榈诙雽?dǎo)體區(qū)3是一個(gè)與高K介質(zhì)區(qū)4相鄰的窄條，高K介質(zhì)區(qū)4對(duì)其輔助耗盡作用更明顯，可顯著提高第二半導(dǎo)體區(qū)3的濃度，從而降低導(dǎo)通電阻，且高K介質(zhì)區(qū)4對(duì)第二半導(dǎo)體區(qū)3的作用受介質(zhì)槽間距變化影響很小，而該美國(guó)專利結(jié)構(gòu)中隨著高K介質(zhì)的間距的增大，也就是半導(dǎo)體區(qū)的寬度增加，高K介質(zhì)對(duì)半導(dǎo)體區(qū)的作用隨著高K介質(zhì)的間距的增大而被削弱，導(dǎo)致其在在介質(zhì)槽大間距、小密度情況下對(duì)改善功率器件耐壓與比導(dǎo)通電阻之間的矛盾關(guān)系能力大為減弱。本發(fā)明的半導(dǎo)體器件與常規(guī)的槽柵超結(jié)VDMOS結(jié)構(gòu)相比，導(dǎo)通電阻下降了約30%， 耐壓略有上升；同時(shí)，本發(fā)明的半導(dǎo)體器件具有工藝容差大的優(yōu)越性能，克服了超結(jié)器件最常見(jiàn)也是較難解決的問(wèn)題，增加了器件設(shè)計(jì)和制造的自由度。同時(shí)本發(fā)明第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)可以做的很窄，使得導(dǎo)通電阻和器件面積較小。本發(fā)明的縱向MOSFET器件最適合做低功耗的功率器件，特別是用于耐壓為100-300V的低功耗功率電子領(lǐng)域。
權(quán)利要求
1.槽柵半導(dǎo)體功率器件，包括半導(dǎo)體襯底、槽柵結(jié)構(gòu)、半導(dǎo)體漂移區(qū)及有源區(qū)，其特征在于，還包括兩個(gè)高K介質(zhì)區(qū)，所述兩個(gè)高K介質(zhì)區(qū)設(shè)置在半導(dǎo)體襯底上方，半導(dǎo)體漂移區(qū)包括第一半導(dǎo)體區(qū)和兩個(gè)第二半導(dǎo)體區(qū)，第一半導(dǎo)體區(qū)設(shè)置在半導(dǎo)體襯底上方，兩個(gè)第二半導(dǎo)體區(qū)設(shè)置在半導(dǎo)體襯底上方，第一半導(dǎo)體區(qū)的兩側(cè)分別與兩個(gè)第二半導(dǎo)體區(qū)的一側(cè)相接觸，兩個(gè)第二半導(dǎo)體區(qū)未與第一半導(dǎo)體區(qū)相接觸的一側(cè)分別與一個(gè)高K介質(zhì)區(qū)相接觸，所述第一半導(dǎo)體區(qū)的寬度不小于第二半導(dǎo)體區(qū)，第二半導(dǎo)體區(qū)的摻雜濃度高于第一半導(dǎo)體區(qū)，所述槽柵結(jié)構(gòu)設(shè)置在第一半導(dǎo)體區(qū)上方，有源區(qū)設(shè)置在高K介質(zhì)區(qū)上方，并與高K介質(zhì)區(qū)的上表面相接觸，且與槽柵結(jié)構(gòu)相接觸。
2.根據(jù)權(quán)利要求I所述槽柵半導(dǎo)體功率器件，其特征在于，所述第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)的導(dǎo)電類型相同，所述槽柵結(jié)構(gòu)的寬度小于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的寬度之和。
3.根據(jù)權(quán)利要求I所述槽柵半導(dǎo)體功率器件，其特征在于，所述第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)的導(dǎo)電類型不同，所述槽柵結(jié)構(gòu)的寬度大于或等于第一半導(dǎo)體區(qū)的寬度，且小于第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)的寬度之和。
4.根據(jù)權(quán)利要求I所述槽柵半導(dǎo)體功率器件，其特征在于，還包括半導(dǎo)體耐壓層，所述半導(dǎo)體耐壓層設(shè)置在半導(dǎo)體襯底上方，第一半導(dǎo)體區(qū)、第二半導(dǎo)體區(qū)及高K介質(zhì)層下方，所述半導(dǎo)體耐壓層的導(dǎo)電類型與第二半導(dǎo)體區(qū)相同。
5.根據(jù)權(quán)利要求I所述槽柵半導(dǎo)體功率器件，其特征在于，所述槽柵結(jié)構(gòu)的下表面等于或低于有源區(qū)的下表面。
6.根據(jù)權(quán)利要求I所述槽柵半導(dǎo)體功率器件，其特征在于，所述高K介質(zhì)區(qū)的相對(duì)介電常數(shù)大于半導(dǎo)體漂移區(qū)的相對(duì)介電常數(shù)，所述高K介質(zhì)的臨界擊穿電場(chǎng)大于30V/ u m。
7.根據(jù)權(quán)利要求I所述槽柵半導(dǎo)體功率器件，其特征在于，所述高K介質(zhì)區(qū)垂直于半導(dǎo)體襯底且經(jīng)過(guò)第一半導(dǎo)體區(qū)為中心的剖面形狀為矩形或梯形或三角形。
8.根據(jù)權(quán)利要求I或2或3或4或5或6或7所述槽柵半導(dǎo)體功率器件，其特征在于，所述槽柵半導(dǎo)體功率器件為N溝道或P溝道的MOS器件或MOS控制的半導(dǎo)體器件。
全文摘要
本發(fā)明涉及半導(dǎo)體技術(shù)。本發(fā)明解決了現(xiàn)有半導(dǎo)體器件在介質(zhì)槽相對(duì)大間距、小密度情況下無(wú)法發(fā)揮高K介質(zhì)作用問(wèn)題，提供了一種槽柵半導(dǎo)體功率器件，其技術(shù)方案可概括為槽柵半導(dǎo)體功率器件，其在半導(dǎo)體漂移區(qū)左右兩側(cè)增加了兩個(gè)高K介質(zhì)區(qū)，半導(dǎo)體漂移區(qū)中第一半導(dǎo)體區(qū)的兩側(cè)與兩個(gè)第二半導(dǎo)體區(qū)相接觸，兩個(gè)高K介質(zhì)區(qū)分別與兩個(gè)第二半導(dǎo)體區(qū)的另一側(cè)相接觸。本發(fā)明的有益效果是，降低比導(dǎo)通電阻，提高耐壓，適用于MOS器件或MOS控制的半導(dǎo)體器件。
文檔編號(hào)H01L29/78GK102723355SQ20121022069
公開(kāi)日2012年10月10日 申請(qǐng)日期2012年6月29日 優(yōu)先權(quán)日2012年6月29日
發(fā)明者周坤, 張波, 王沛, 王 琦, 王驍偉, 羅小蓉, 羅尹春, 范葉, 蔣永恒, 蔡金勇 申請(qǐng)人:電子科技大學(xué)