金屬互連工藝中形成空氣間隙的制造方法
【專利摘要】本發(fā)明提供一種金屬互連工藝中形成空氣間隙的制造方法，包括以下步驟：提供半導體襯底，形成阻擋層和犧牲層；形成溝槽并在溝槽中形成金屬互連線；對犧牲層進行回刻蝕工藝；在所述犧牲層和所述金屬互連線上覆蓋硬掩膜層；刻蝕所述硬掩膜層，剩余的硬掩膜層在所述金屬互連線的側壁上形成側墻；去除剩余的犧牲層；沉積第一介質層，在所述側墻下方的金屬互連線周圍形成空氣間隙。在沉積形成第一介質層的過程中，由于側墻的遮擋可以在側墻下方金屬互連線周圍形成空氣間隙，進一步降低金屬互連線周圍的介電常數，提高半導體器件的介電性能，此外，該形成的空隙間隙尺寸可以調整，從而避免空氣間隙過大，提高半導體器件的機械抗壓能力。
【專利說明】金屬互連工藝中形成空氣間隙的制造方法
【技術領域】
[0001]本發(fā)明涉及集成電路制造領域，尤其涉及一種金屬互連工藝中形成空氣間隙的制造方法。
【背景技術】
[0002]隨著半導體器件的集成度越來越高，限制半導體器件的速度的主要因素已不再是晶體管延遲，而是與導電材料(例如金屬)互連相關聯的電阻-電容(RC)延遲。認識到這一點之后，為了減小導電材料互連的電容從而減小RC延遲，業(yè)界技術人員已進行了大量工作用于研發(fā)新的材料和制造工藝。例如，將作為導電材料互連層中的電介質材料，選擇采用具有低介電常數的電介質材料。在所有材料中，介電常數最低的當屬空氣，空氣的介電常數為1，其他介質材料層的介電常數均大于1，因此，技術人員開始關注在層間介質層中形成空氣間隙(Air Gap)，空氣間隙的形成能夠進一步減小層間介質層的整體介電常數，以降低導電材料之間的電容，提高半導體器件的性能。
[0003]在現有金屬互連工藝的制作方法中，形成具有空氣間隙的半導體器件的一種方法是在當前層間介質層中，通過光刻和刻蝕法，在金屬互連線之間形成尺寸較小的間隙，然后利用化學氣相沉積(CVD)法，在當前層間介質層上覆蓋形成后一層間介質層，而不填充該間隙，從而在當前介質層中形成空氣間隙；雖然該方法達到了降低集成電路RC延遲的目的，但是由于制造工藝本身的限制，對于關鍵尺寸(CD)較小的半導體器件來說，該方法在形成具有多個的金屬互連層的半導體器件時，由于金屬互連線之間的間隔(Space)較小并且現有光刻工藝的精確度限制，后一層金屬層的通孔插塞(Plug)難以與當前層的金屬互連線對準，而是與位于金屬互連線之間的空氣間隙相連通，使后一層通孔插塞內填充的金屬銅落進空氣間隙中，導致半導體器件的短路問題。因此，對于小尺寸半導體器件來說，如何增大金屬銅與下層連接孔對準時的工藝窗口，成為業(yè)內需要解決的問題。
[0004]現有技術中另一種方法通過形成一種能夠在特定工藝中去除的犧牲層，在完成當前金屬互連層和后一金屬互連層后，在特定工藝，例如加熱工藝中去除犧牲層，以形成空氣間隙。然而，該方法同樣具有問題，該方法形成的犧牲層是整體覆蓋于層間介質層之上的，因此在后續(xù)全部去除之后，往往形成大面積空氣間隙，形成的空氣間隙的尺寸不易調整，大大降低了器件的機械抗壓能力，甚至因此器件中金屬互連層的塌陷，嚴重降低半導體器件的性能。
[0005]因此，在金屬互連中如何調節(jié)空氣間隙的尺寸，以在降低介質層整體介電常數的前提下保持機械抗壓能力，成為亟待解決的問題。

【發(fā)明內容】

[0006]本發(fā)明的目的是提供一種在金屬互連工藝中形成空氣間隙的制造方法。
[0007]為解決上述問題，本發(fā)明一種金屬互連工藝中形成空氣間隙的制造方法，包括以下步驟:[0008]提供半導體襯底，在所述半導體襯底上依次形成阻擋層和犧牲層；
[0009]依次刻蝕所述犧牲層和阻擋層以形成溝槽，并在溝槽中形成金屬互連線；
[0010]對犧牲層進行回刻蝕工藝，使所述金屬互連線的高度高于所述犧牲層；
[0011]在所述犧牲層和所述金屬互連線上覆蓋硬掩膜層；
[0012]刻蝕所述硬掩膜層，剩余的硬掩膜層在所述金屬互連線的側壁上形成側墻；
[0013]去除剩余的犧牲層；
[0014]沉積第一介質層，在所述側墻下方的金屬互連線周圍形成空氣間隙。
[0015]進一步的，所述犧牲層的材質為氧化硅、氮氧化硅、無定形碳或多晶硅。
[0016]進一步的，所述犧牲層的材質為氧化硅，在對所述犧牲層進行回刻蝕工藝的過程中，采用濕法刻蝕所述犧牲層，刻蝕物質包括氫氟酸。
[0017]進一步的，在對所述犧牲層進行回刻蝕工藝的過程中，對所述犧牲層刻蝕的厚度大于5nm。
[0018]進一步的，在沉積第一介質層的步驟之后，還包括進行化學機械研磨工藝，以暴露所述金屬互連線。
[0019]進一步的，所述側墻在化學機械研磨工藝中被全部或部分去除。
[0020]進一步的，在所述犧牲層和阻擋層之間，還包括第二介質層。
[0021 ] 進一步的，所述第二介質層的材質與所述第一介質層的材質相同。
[0022]進一步的，所述第一介質層的材質為低介電常數材料。
[0023]進一步的，所述低介電常數材料為多孔硅、SiOF, SiOC、有機聚合物、包含有機聚合物的硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物。
[0024]進一步的，所述犧牲層的材質為氧化硅、氮氧化硅、無定形碳或多晶硅。
[0025]進一步的，所述硬掩膜層的材質為氧化硅、氮氧化硅、無定形碳或多晶硅。
[0026]進一步的，在形成所述溝槽的步驟中，形成至少兩個相鄰設置的溝槽，相鄰溝槽之間的距離大于35nm。
[0027]進一步的，所述側墻的底面寬度大于5nm。
[0028]綜上所述，本發(fā)明在襯底上形成犧牲層，在犧牲層中形成金屬互連線后對犧牲層進行回刻蝕工藝，從而覆蓋硬掩膜層并對硬掩膜層進行刻蝕工藝后，在金屬互連線的側壁上形成側墻，其后去除犧牲層，在后續(xù)沉積形成第一介質層的過程中，由于側墻的遮擋可以在側墻下方金屬互連線周圍形成空氣間隙，進一步降低金屬互連線周圍的介電常數，提高半導體器件的介電性能；此外，通過本發(fā)明形成的空隙間隙尺寸可以調整，從而避免空氣間隙過大，提高了半導體器件的機械抗壓能力。
【專利附圖】

【附圖說明】
[0029]圖1為本發(fā)明一實施例中金屬互連工藝中形成空氣間隙的制造方法的流程示意圖。
[0030]圖2?圖12為本發(fā)明一實施例中金屬互連工藝中形成空氣間隙的制造方法的流程不意圖。
【具體實施方式】[0031]為使本發(fā)明的內容更加清楚易懂，以下結合說明書附圖，對本發(fā)明的內容作進一步說明。當然本發(fā)明并不局限于該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內。
[0032]其次，本發(fā)明利用示意圖進行了詳細的表述，在詳述本發(fā)明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應以此作為對本發(fā)明的限定。
[0033]圖1為本發(fā)明一實施例中金屬互連工藝中形成空氣間隙的制造方法的流程示意圖。如圖1所示，本發(fā)明提供一種金屬互連工藝中形成空氣間隙的制造方法，包括:
[0034]步驟SOl:提供半導體襯底，在所述半導體襯底上依次形成阻擋層和犧牲層；
[0035]步驟S02:依次刻蝕所述犧牲層和阻擋層以形成溝槽，并在溝槽中形成金屬互連線.[0036]步驟S03:對所述犧牲層進行回刻蝕工藝，使所述金屬互連線的高度高于所述犧牲層；
[0037]步驟S04:在所述犧牲層和所述金屬互連線上覆蓋硬掩膜層；
[0038]步驟S05:刻蝕所述硬掩膜層，剩余的硬掩膜層在所述金屬互連線的側壁上形成側墻；
[0039]步驟S06:去除剩余的犧牲層；
[0040]步驟S07:沉積第一介質層，在所述側墻下方的金屬互連線周圍形成空氣間隙。
[0041]圖2?圖12為本發(fā)明一實施例中金屬互連工藝中形成空氣間隙的制造方法的流程示意圖。結合圖2?圖12，以下詳細說明本發(fā)明所述金屬互連工藝中形成空氣間隙的制造過程。
[0042]如圖2所示，在步驟SOl中，提供半導體襯底100，所述半導體襯底100可以為單晶硅、多晶硅或者鍺硅化合物等半導體材質；在所述半導體襯底100中形成有有源電路，包括有源區(qū)以及各種摻雜區(qū)，例如N阱、P阱以及輕摻雜源漏區(qū)(LDD)等，此外還可以形成有其他各種隔離元件，例如淺溝槽隔離結構(STI)等用以形成半導體器件的必要結構；上述結構根據實際半導體器件制造工藝過程確定，為本領域技術人員所熟知技術內容，故在此不再贅述。
[0043]繼續(xù)如圖2所示，接著，在所述半導體襯底100上依次形成阻擋層102和犧牲層106。所述阻擋層102的材質可以為氧化硅、氮化硅或氮氧化硅，在較佳的實施例中，所述阻擋層102的材質為氮化硅，所述犧牲層106的材質為氧化硅、氮氧化硅、無定形碳或多晶硅。
[0044]如圖3所示，在另一實施例中，在所述阻擋層102和所述犧牲層106之間還形成有第二介質層104，所述第二介質層104的材質為低介電常數材料，可以采用化學氣相沉積法(CVD)形成。其中所述低介電常數材料可以為多孔硅、多孔SiLK，SiOF、SiOC、有機聚合物、包含有機聚合物的硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物，當然其他介電常數小于娃的半導體材質均可作為第一介質層104的材質。所述第二介質層104的材質與后續(xù)形成的第一介質層的材質相同。所述第二介質層104能夠對后續(xù)在溝槽中形成的金屬互連線有一定的支撐作用，提高半導體器件的機械應力。在以下的實施例中，均以具有第二介質層104為例進行說明。
[0045]結合圖4和圖5，在步驟S02中，依次刻蝕所述犧牲層106和阻擋層102以形成溝槽200，并在溝槽100中形成金屬互連線108 ;所述溝槽200通過光刻和刻蝕工藝形成，在本實施例中，形成的溝槽200實際具有通孔(Via)和溝渠(Trench)的兩層結構，貫穿所述犧牲層106的為溝渠，所述溝渠用于形成金屬互連層，貫穿所述阻擋層102的為通孔，所述通孔用于形成金屬互連層與金屬互連層之間的通孔插銷，所述通孔和所述溝渠可以通過兩次光刻和刻蝕工藝形成。其中，所述金屬互連線108的形成過程包括:首先電鍍金屬以填充所述溝槽200，接著進行化學機械研磨工藝以去除溝槽200以外的金屬，從而形成金屬互連線108。所述金屬互連線108較佳的材質優(yōu)選為銅。同時形成的溝槽200在所述第二介質層104中的直徑與在所述阻擋層102中的直徑相同。在實際工藝過程中，形成兩個以上溝槽200，溝槽200之間相鄰設置，相鄰溝槽200之間的距離大于35nm，以避免相鄰的金屬互連線導通。
[0046]如圖6所示，在步驟S03中，對犧牲層106進行回刻蝕工藝，使所述金屬互連線108的高度高于所述犧牲層106 ;在較佳的實施例中，所述犧牲層106的材質為氧化硅，在對所述犧牲層106進行回刻蝕工藝的過程中，采用濕法刻蝕所述犧牲層106，刻蝕物質包括氫氟酸。在對所述犧牲層106進行回刻蝕工藝的過程中，刻蝕所述犧牲層106厚度大于5nm，例如 IOnm0
[0047]如圖7所示，在步驟S04中，在所述犧牲層106和所述金屬互連線108上覆蓋硬掩膜層110a，所述硬掩膜層IlOa的材質可以為氧化硅、氮氧化硅、無定形碳或多晶硅，可以采用化學氣相沉積法形成。
[0048]如圖8所示，在步驟S05中，刻蝕所述硬掩膜層110a，剩余的硬掩膜層IlOa在所述金屬互連線108的側壁上形成側墻110 ;利用濕法刻蝕的刻蝕特性，剩余的硬掩膜層IlOa在所述金屬互連線108的側壁形成側墻110。側墻110的底面寬度大于5nm，以保證后續(xù)能夠在所述側墻110下方的金屬互連線108的周圍形成空氣間隙300。
[0049]如圖9所示，在步驟S06中，去除剩余的犧牲層106。本實施例中，濕法刻蝕去除所述犧牲層106，所述犧牲層106的刻蝕選擇比與所述側墻110的刻蝕速率差別較大，將犧牲層106去除，保留所述側墻110。
[0050]如圖10所示，在步驟S07中，在沉積第一介質層112的過程中，由于側墻110的遮擋，在所述側墻Iio下方的金屬互連線108的周圍形成空氣間隙300。
[0051]此外，可以形成多個相鄰的溝槽200，在溝槽200中形成多個相鄰的金屬互連線108，通過控制相鄰的金屬互連線108之間的距離，還可以在沉積第一介質層112的過程中，在相鄰的金屬互連線108之間亦可以形成空隙302。
[0052]在步驟S07之后，進行化學機械研磨工藝，以暴露所述金屬互連線的頂面?？梢匀鐖D11所示，所述側墻110在化學機械研磨工藝中被部分去除。還可以如圖12所示，所述側墻110在化學機械研磨工藝中被全部去除。
[0053]綜上所述，本發(fā)明在所述襯底上形成犧牲層，在犧牲層中形成金屬互連線后對犧牲層進行回刻蝕工藝，從而覆蓋硬掩膜層并對硬掩膜層進行刻蝕工藝后，在金屬互連線的側壁上形成側墻，其后去除犧牲層，在后續(xù)沉積形成第一介質層的過程中，由于側墻的遮擋可以在側墻下方金屬互連線周圍形成空氣間隙，進一步降低金屬互連線周圍的介電常數，提高半導體器件的介電性能，此外，該形成的空隙間隙尺寸可以調整，從而避免空氣間隙過大，提高半導體器件的機械抗壓能力。
[0054]雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何所屬【技術領域】中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書所界定者為準。
【權利要求】
1.一種金屬互連工藝中形成空氣間隙的制造方法，包括: 提供半導體襯底，在所述半導體襯底上依次形成阻擋層和犧牲層； 依次刻蝕所述犧牲層和阻擋層以形成溝槽，并在溝槽中形成金屬互連線； 對所述犧牲層進行回刻蝕工藝，使所述金屬互連線的高度高于所述犧牲層； 在所述犧牲層和所述金屬互連線上覆蓋硬掩膜層； 刻蝕所述硬掩膜層，剩余的硬掩膜層在所述金屬互連線的側壁上形成側墻； 去除剩余的犧牲層； 沉積第一介質層，在所述側墻下方的金屬互連線周圍形成空氣間隙。
2.如權利要求1所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述犧牲層的材質為氧化硅、氮氧化硅、無定形碳或多晶硅。
3.如權利要求2所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述犧牲層的材質為氧化硅，在對所述犧牲層進行回刻蝕工藝的過程中，采用濕法刻蝕所述犧牲層，刻蝕物質包括氫氟酸。
4.如權利要求3所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，在對所述犧牲層進行回刻蝕工藝的過程中，刻蝕所述犧牲層的厚度大于5nm。
5.如權利要求1所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，在沉積第一介質層的步驟之后，還包括:進行化學機械研磨工藝，以暴露所述金屬互連線。
6.如權利要求5所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述側墻在化學機械研磨工藝中被全部或部分去除。
7.如權利要求1所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，在所述犧牲層和阻擋層之間還包括第二介質層。
8.如權利要求7所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述第二介質層的材質與所述第一介質層的材質相同。
9.如權利要求1至8中任意一項所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述第一介質層的材質為低介電常數材料。
10.如權利要求1至8中任意一項所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述低介電常數材料為多孔硅、SiOF, SiOC、有機聚合物、包含有機聚合物的硅基絕緣體、摻雜碳的硅氧化物或摻雜氯的硅氧化物。
11.如權利要求1至8中任意一項所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述硬掩膜層的材質為氧化硅、氮氧化硅、無定形碳或多晶硅。
12.如權利要求1至8中任意一項所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，在形成所述溝槽的步驟中，形成至少兩個相鄰設置的溝槽，相鄰溝槽之間的距離大于35nm。
13.如權利要求1至8中任意一項所述的金屬互連工藝中形成空氣間隙的制造方法，其特征在于，所述側墻的底面寬度大于5nm。
【文檔編號】H01L21/768GK103515300SQ201210224447
【公開日】2014年1月15日 申請日期:2012年6月29日 優(yōu)先權日:2012年6月29日
【發(fā)明者】鮑宇 申請人:中芯國際集成電路制造(上海)有限公司