專利名稱：一種槽型半導(dǎo)體功率器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及槽型半導(dǎo)體功率器件技術(shù)領(lǐng)域，確切地說涉及一種用于功率集成電路或射頻功率集成電路的橫向MOSFET (Metal-Oxide-SemiconductorField-Effect-Transistor,金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)器件。
背景技術(shù)：
SOI是在頂層半導(dǎo)體(稱為有源層)和襯底層(可以為半導(dǎo)體或絕緣介質(zhì))之間引入介質(zhì)埋層，將半導(dǎo)體器件或電路制作在有源層中。集成電路中高壓器件、低壓電路之間通常采用隔離槽30進(jìn)行隔離，有源層3與襯底層I之間則由介質(zhì)層2進(jìn)行隔離(如圖I所示)。因此，與體硅(半導(dǎo)體)技術(shù)相比，SOI技術(shù)具有寄生效應(yīng)小，泄漏電流小，集成度高、抗輻射能力強(qiáng)以及無可控硅自鎖效應(yīng)等優(yōu)點(diǎn)，在高速、高溫、低功耗以及抗輻射等領(lǐng)域得到廣泛關(guān) 注和應(yīng)用。SOI功率集成電路技術(shù)的關(guān)鍵是實(shí)現(xiàn)高耐壓、低功耗以及高壓單元和低壓單元之間的有效隔離。SOI橫向器件，如LDMOSFET (Lateral Double-diffusedMetal-Oxide-Semiconductor Field-Effect-Transistor LDMOSFET,橫向雙擴(kuò)散金屬氧化物場效應(yīng)晶體管)因其便于集成和相對(duì)較低的導(dǎo)通電阻而成為SOI功率集成電路的核心器件，在等離子顯示屏、馬達(dá)驅(qū)動(dòng)、汽車電子、便攜式電源管理產(chǎn)品以及個(gè)人電腦等應(yīng)用中倍受青睞。同時(shí)，較之于VDM0SFET(Vertical Double-diffused Metal-Oxide-SemiconductorField-Effect-Transistor VDMOS，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng)晶體管)，橫向MOSFET更高的開關(guān)速度，使其在射頻領(lǐng)域應(yīng)用廣泛。對(duì)于常規(guī)LDMOSFET器件而言，漂移區(qū)長度隨器件擊穿電壓的升高單調(diào)增加。這不僅使器件(或電路)的芯片面積增加、成本增大，而且不利于小型化。更為嚴(yán)重的是，器件的導(dǎo)通電阻隨漂移區(qū)長度(或器件耐壓)的增加而增大(導(dǎo)通電阻與器件耐壓的關(guān)系式可以表達(dá)為Ron - BV 2_5，其中BV為器件耐壓，Ron為導(dǎo)通電阻)，導(dǎo)通電阻的增加導(dǎo)致功耗急劇增力口，并且器件開關(guān)速度也隨之降低。與平面柵結(jié)構(gòu)的MOSFET相比，具有槽柵結(jié)構(gòu)的M0SFET，一方面可以增加封裝密度，從而提高溝道密度和電流密度。另一方面槽柵MOSFET的溝道的長度不受光刻工藝的限制，溝道可以做得較短，從而降低導(dǎo)通電阻。以上兩點(diǎn)均增加槽柵結(jié)構(gòu)的MOSFET電流承受能力。再者，槽柵 MOSFET 能夠避免 JFET (Junction Field-Effect-Transistor,結(jié)型場效應(yīng)晶體管)效應(yīng)和閉鎖效應(yīng)。為了克服上面提到的常規(guī)LDMOSFET存在的問題，業(yè)內(nèi)研究者利用槽柵MOSFET的優(yōu)點(diǎn)，提出了基于槽技術(shù)的SOI LDMOSFET器件結(jié)構(gòu)。文獻(xiàn)(Won-So Son, Young-Ho Sohn,Sie-Young Choi, [Effects of a trench under the gate in high voltage RESURFLDMOSFET for SOI power integrated circuits] Solid-State Electronics 48 (2004)1629 - 1635)提出具有槽的RESURF LDMOSFET，其器件結(jié)構(gòu)如圖2所示。該器件將氧化物槽31引入柵電極G末端附近直至漏區(qū)之間的漂移區(qū)。當(dāng)摻雜濃度過高時(shí)，氧化物槽31降低柵電極G末端之下硅表面的高電場，避免此處提前擊穿，并降低漏區(qū)邊緣的表面電場峰值，從而在降低導(dǎo)通電阻的基礎(chǔ)上提高器件耐壓。該器件在漂移區(qū)長度為16 ym，介質(zhì)埋層2和有源層3厚度分別為3 y m和8 y m時(shí)的最高耐壓可達(dá)356V。該文獻(xiàn)報(bào)道其實(shí)驗(yàn)結(jié)果耐壓為352V，比導(dǎo)通電阻約為18. 8 mQ cm2。該類結(jié)構(gòu)的LDMOSFET在250V時(shí)，比導(dǎo)通電阻約為9 mQ cm2?？梢?，該結(jié)構(gòu)降低漂移區(qū)長度和比導(dǎo)通電阻的效果非常有限。文獻(xiàn) Naoto Fujishima and C. Andre T. Salama,A trench lateral powerMOSFET using self-aligned trench bottom contact holes] IEDM 1997, 359-362 中將漏電極D和柵電極G設(shè)計(jì)在同一階梯型狀的槽中，且槽的下半部分(靠近漏區(qū))側(cè)壁有厚氧化物層32。文中將其稱為槽底部具有漏接觸的槽型橫向功率MOSFET (Trench LateralPower MOSFET with Trench Bottom Drain Contact),稱為 TLPM/D M0SFET,器件結(jié)構(gòu)如圖3 所示。美國專利(US 7005352B2, 2006. 2. 28,trench-type MOSFET having a reduceddevice pitch and on-resistance)將源電極S和柵電極G設(shè)計(jì)在同一槽中，稱為TLPM/S M0SFET，結(jié)構(gòu)如圖4所示。以上兩種結(jié)構(gòu)均是采用槽型結(jié)構(gòu)以降低器件橫向尺寸(或芯片面積)，進(jìn)而降低器件的導(dǎo)通電阻并保持較高耐壓，前者更適于耐壓高于80V的槽型低阻 M0SFET，后者更適于耐壓低于80V的槽型低阻小尺寸M0SFET，且工藝較前者更簡單。但對(duì)于耐壓超過IOOV的TLPM/D M0SFET，一方面槽下部分的厚氧化物層32厚度增加，削弱了縮小器件橫向尺寸的優(yōu)勢；另一方面，槽的深度隨耐壓增加，將漏電極和柵電極制作在同一個(gè)深而窄的槽內(nèi)工藝難度增大。以上兩種結(jié)構(gòu)均需將漏電極與柵電極或源電極與柵電極制作在同一槽中，其工藝難度隨耐壓的提高(槽的深度增加)而增大，而且該結(jié)構(gòu)減小器件橫向尺寸的效果隨耐壓的升高而削弱。美國專利(US 2007/0298562AL2007. 12. 27, [method ofmanufacturing a semiconductor integrated circuit device])將上面提至Ij的 TLPM/S器件用于集成電路，但集成電路中的各個(gè)器件之間須采用PN結(jié)隔離和淺槽隔離，且將高壓MOSFET的源電極和柵電極設(shè)計(jì)在同一槽中，工藝較復(fù)雜。

發(fā)明內(nèi)容
為解決上述現(xiàn)有技術(shù)中所存在的技術(shù)問題，本發(fā)明提出了一種槽型半導(dǎo)體功率器件，采用本發(fā)明，解決了常規(guī)LDMOSFET器件所存在的器件的導(dǎo)通電阻隨著漂移區(qū)的長度的增加而增大所導(dǎo)致芯片面積增大而不利于小型化和成本增加的技術(shù)問題，同時(shí)，也解決了閉鎖效應(yīng)和平面柵結(jié)構(gòu)不利于隔離、縮短器件尺寸以及其所帶來的JFET效應(yīng)，以及溝道長度受光刻工藝限制的技術(shù)問題；還解決了基于槽技術(shù)的SOI LDMOSFET器件、TLPM/S MOSFET和TLPM/D MOSFET所存在的工藝難度大的技術(shù)問題。本發(fā)明是通過采用下述方案實(shí)現(xiàn)的
一種槽型半導(dǎo)體功率器件，包括襯底層和有源層，所述有源層中形成有槽柵，槽柵由柵介質(zhì)和被包圍在柵介質(zhì)內(nèi)的導(dǎo)電材料構(gòu)成，導(dǎo)電材料的引出端為柵電極，其特征在于所述槽柵縱向至少伸入到有源層中，槽柵分別與體區(qū)和源區(qū)接觸，源區(qū)完全覆蓋在體區(qū)的上部，在槽柵一側(cè)的有源層表面順次設(shè)置源區(qū)、體接觸區(qū)和漏區(qū)；
所述源區(qū)與體接觸區(qū)接觸，所述體區(qū)縱向深度大于或等于所述體接觸區(qū)深度；槽柵縱向深度大于或等于體區(qū)縱向深度；
在體接觸區(qū)和漏區(qū)之間形成有階梯型的介質(zhì)槽，階梯型的介質(zhì)槽寬度較大的那一端更接近襯底層，介質(zhì)槽分別與漏區(qū)和體接觸區(qū)接觸；介質(zhì)槽中介質(zhì)的介電系數(shù)小于有源層材料的介電系數(shù)，介質(zhì)槽縱向深度小于有源層的厚度且大于所述體區(qū)的深度；
所述漏區(qū)引出端為漏電極，所述源區(qū)和體接觸區(qū)的共同引出端為源電極。本發(fā)明還包括設(shè)置在襯底層和有源層之間的介質(zhì)埋層，所述槽柵縱向穿過有源層直到介質(zhì)埋層。所述階梯介質(zhì)槽是通過刻蝕去除介質(zhì)槽中的部分介質(zhì)之后形成的，所述體接觸區(qū)通過淀積多晶硅填充階梯型槽形成的。所述階梯型的介質(zhì)槽的階梯數(shù)大于或等于I。所述漏區(qū)位于槽型半導(dǎo)體功率器件的中心，槽柵位于槽型半導(dǎo)體功率器件的外
圍。 所述槽柵縱向上呈上薄下厚的結(jié)構(gòu)。所述介質(zhì)埋層的橫向?qū)挾刃∮诨虻扔诓蹡诺铰﹨^(qū)的橫向?qū)挾?。槽型半?dǎo)體功率器件形成N溝道或P溝道的橫向MOS控制的半導(dǎo)體器件。所述階梯型的介質(zhì)槽為倒T型。與現(xiàn)有技術(shù)相比，本發(fā)明所達(dá)到的有益效果如下
一、本發(fā)明中，有源層中形成有槽柵，槽柵縱向至少伸入到有源層中，這樣的結(jié)構(gòu)方式，能夠調(diào)節(jié)電場的分布從而提高耐壓，擴(kuò)展了漂移區(qū)縱向有效導(dǎo)電區(qū)域，大大降低了導(dǎo)通電阻和功耗；與采用平面柵的現(xiàn)有技術(shù)相比，一方面可以增加封裝密度，從而提高溝道密度和電流密度，另一方面槽柵MOSFET的溝道的長度不受光刻工藝的限制，溝道可以做得較短，從而降低導(dǎo)通電阻，以上兩點(diǎn)均增加槽柵結(jié)構(gòu)的MOSFET電流承受能力，再者，槽柵MOSFET能夠避免JFET (Junction Field-Effect-Transistor,結(jié)型場效應(yīng)晶體管)效應(yīng)和閉鎖效應(yīng)。在體接觸區(qū)和漏區(qū)之間形成有階梯型的介質(zhì)槽，就能夠調(diào)節(jié)電場的分布從而提高耐壓；而階梯型的介質(zhì)槽寬度較大的那一端更接近襯底層，因而能在介質(zhì)槽階梯處形成大量電荷積累，進(jìn)一步提高器件的耐壓特性；采用這種介質(zhì)槽的形式，介質(zhì)槽使漂移區(qū)折疊以及在介質(zhì)槽階梯處的電荷積累區(qū)也是漏區(qū)或體接觸區(qū)，縮小了器件橫向尺寸，進(jìn)而降低比導(dǎo)通電阻和芯片成本，并增加開關(guān)速度。介質(zhì)槽內(nèi)介質(zhì)的介電系數(shù)低于有源層的介電系數(shù)，這降低了柵電極-漏電極間電容，提高了器件的開關(guān)頻率和輸出功率，特別有益于射頻領(lǐng)域的應(yīng)用。漏區(qū)引出端為漏電極，源區(qū)和體接觸區(qū)的共同引出端為源電極，源電極和柵電極無需做在介質(zhì)槽中，因此減小了工藝難度。二、本發(fā)明還包括設(shè)置在襯底層和有源層之間的介質(zhì)埋層，所述槽柵縱向穿過有源層直到介質(zhì)埋層，這樣的技術(shù)方案，高壓截止?fàn)顟B(tài)時(shí)，柵介質(zhì)將來自于器件中心的漏區(qū)的高電位終止于槽柵以內(nèi)，避免高電位對(duì)槽柵以外低壓電路的影響。因此，柵槽同時(shí)也作為介質(zhì)隔離槽，這不僅節(jié)省了介質(zhì)隔離槽的面積，而且不需要象常規(guī)高壓集成電路那樣，采用專門工藝流程制作介質(zhì)隔離槽，簡化了功率集成電路工藝，節(jié)約了成本。三、本發(fā)明中，所述階梯型的介質(zhì)槽的階梯數(shù)大于或等于1，采用多階梯優(yōu)化了電場分布，器件耐壓有一定提高，但導(dǎo)通電阻略有上升。四、本發(fā)明中，漏區(qū)位于槽型半導(dǎo)體功率器件的中心，槽柵位于槽型半導(dǎo)體功率器件的外圍，能進(jìn)一步提聞耐壓、更聞速、低功耗、低成本，以便實(shí)現(xiàn)集成電路中聞、低壓單兀隔離。五、本發(fā)明中，槽柵縱向上呈上薄下厚的結(jié)構(gòu)，這種槽柵結(jié)構(gòu)有利于提高器件的耐壓。六、本發(fā)明中，介質(zhì)埋層的橫向?qū)挾刃∮谝r底層的寬度時(shí)，使器件襯底層參與了耐壓，使器件的散熱性得到了明顯改善。七、本發(fā)明中，所述階梯型的介質(zhì)槽為倒T型是最佳的結(jié)構(gòu)方式，因?yàn)榈筎型的介質(zhì)槽的兩側(cè)的階梯處都形成大量電荷積累，進(jìn)一步提高了器件的耐壓特性。



圖I是常規(guī)SOI技術(shù)高壓集成電路剖面結(jié)構(gòu)示意圖。圖2是具有槽的SOI RESURF LDMOSFET器件結(jié)構(gòu)示意圖。圖3是TLPM/D MOSFET結(jié)構(gòu)示意圖。 圖4是TLPM/S MOSFET結(jié)構(gòu)示意圖。圖5是N溝道介質(zhì)槽刻蝕成倒T型的SOI橫向MOSFET元胞結(jié)構(gòu)剖視圖。圖6是N溝道介質(zhì)槽刻蝕成一個(gè)階梯型的SOI橫向MOSFET元胞結(jié)構(gòu)剖視圖。圖7是N溝道介質(zhì)槽刻蝕成兩個(gè)階梯型的SOI橫向MOSFET元胞結(jié)構(gòu)剖視圖。圖8是柵介質(zhì)上薄下厚的N溝道介質(zhì)槽刻蝕成一個(gè)階梯型的SOI橫向MOSFET器件元胞結(jié)構(gòu)剖視圖。圖9是P溝道SOI橫向MOSFET器件元胞結(jié)構(gòu)剖視圖。圖10是N溝道介質(zhì)槽刻蝕成倒T型的體硅橫向MOSFET元胞結(jié)構(gòu)剖視圖。圖11是具有面對(duì)稱結(jié)構(gòu)的一種介質(zhì)槽刻蝕成階梯型SOI橫向MOSFET器件元胞結(jié)構(gòu)示意圖(xz平面)；
AA'沿X方向，BB'沿z方向，縱向即為y方向；器件結(jié)構(gòu)以過BB'的yz平面對(duì)稱。圖12是具有軸對(duì)稱結(jié)構(gòu)的一種介質(zhì)槽刻蝕成階梯型SOI橫向MOSFET器件元胞結(jié)構(gòu)示意圖(xz平面)；
AA'沿X方向;縱向即為y方向；器件以過漏電極D中心的y軸為對(duì)稱軸。圖13是二維電流線分布比較示意圖(半個(gè)元胞)。圖14是二維等勢線分布比較示意圖(半個(gè)元胞)。圖15是本發(fā)明用于集成電路中，高壓SOI橫向MOSFET器件與低壓電路的隔離示意圖。附圖標(biāo)記
I、襯底層；2、介質(zhì)層；3、有源層；4、柵介質(zhì)；5、導(dǎo)電材料；61、介質(zhì)槽；6、介質(zhì)槽內(nèi)填充介質(zhì)；7、漏區(qū)；8、為柵槽；9、體區(qū)；10、體接觸區(qū)；11、源區(qū)；21、槽柵電極；30、介質(zhì)隔離槽；
31、氧化物槽；32、厚氧化物層；33、高壓電路區(qū)域；34、低壓電路區(qū)域；S、源電極；D、為漏電極；G、為柵電極。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。
本發(fā)明的技術(shù)方案，充分利用槽柵，介質(zhì)槽以及在介質(zhì)槽界面處引入大量電荷積累，達(dá)到對(duì)一種槽型半導(dǎo)體功率器件的電氣性能進(jìn)行了綜合改進(jìn)和提高。為了方便描述，本發(fā)明的一種槽型半導(dǎo)體功率器件有的地方也簡稱為器件。實(shí)施例I
圖5示出了 N溝道帶有一個(gè)倒T型介質(zhì)槽SOI槽型半導(dǎo)體功率器件元胞剖視圖。本例器件包括
縱向自下而上的半導(dǎo)體襯底層I、介質(zhì)埋層2和有源層3;
所述有源層中形成槽柵8，所述槽柵由柵介質(zhì)4及其包圍的導(dǎo)電材料5構(gòu)成，所述導(dǎo)電材料引出端為柵電極G ;其特征在于，所述槽柵縱向穿過半導(dǎo)體有源層3直到介質(zhì)埋層2 ；所述槽柵分別與體區(qū)9和源區(qū)11接觸，源區(qū)11完全覆蓋在體區(qū)9的上部；在槽柵一側(cè)的半導(dǎo)體有源層表面順次具有源區(qū)11、體接觸區(qū)10和漏區(qū)7 ;所述源區(qū)11與體接觸區(qū)10接觸， 所述體區(qū)9縱向深度大于或等于所述體接觸區(qū)10深度；槽柵縱向深度大于或等于體區(qū)9縱向深度；
所述體接觸區(qū)10和漏區(qū)7之間形成倒T型的介質(zhì)槽61，所述介質(zhì)槽61分別與漏區(qū)7和體接觸區(qū)10接觸；所述介質(zhì)槽61中介質(zhì)的介電系數(shù)小于有源層材料的介電系數(shù)，所述介質(zhì)槽61縱向深度小于半導(dǎo)體有源層3的厚度且大于所述體區(qū)9的深度；
所述漏區(qū)7引出端為漏電極D，所述源區(qū)11和體接觸區(qū)10的共同引出端為源電極S。槽柵結(jié)構(gòu)的引入增大了器件的有效縱向?qū)щ娒娣e，從而大大降低比導(dǎo)通電阻。介質(zhì)槽兩邊的接觸區(qū)處于不同電位，形成反型層有大量電荷積累增強(qiáng)了介質(zhì)內(nèi)的電場，同時(shí)介質(zhì)槽內(nèi)填充介電系數(shù)低于11. 9的介質(zhì)，也有利于提高臨界擊穿電場。引入介質(zhì)槽不僅提高了器件耐壓，而且減小了器件或芯片的橫向尺寸，從而降低導(dǎo)通電阻和功耗，并因此節(jié)約成本。圖5示出的是有一個(gè)階梯介質(zhì)槽61的N溝道SOI槽型半導(dǎo)體功率器件。這種結(jié)構(gòu)形狀的器件工藝更容易實(shí)現(xiàn)，器件具有最佳的對(duì)稱性。實(shí)施例2
與實(shí)施例I相比，本例器件是采用帶有一個(gè)階梯的介質(zhì)槽，其余結(jié)構(gòu)與實(shí)施例I相同，如圖6所示。與圖5所示結(jié)構(gòu)相比，本例中器件采用階梯型介質(zhì)槽，耐壓會(huì)有稍微下降。實(shí)施例3
與實(shí)施例2相比，本例器件是采用有兩個(gè)或兩個(gè)以上階梯的介質(zhì)槽，其余結(jié)構(gòu)與實(shí)施例2相同，如圖7所示。與圖6所示結(jié)構(gòu)相比，本例中器件采用多階梯優(yōu)化了電場分布，器件耐壓有一定提高，但導(dǎo)通電阻略有上升。實(shí)施例4
本例器件柵介質(zhì)4縱向成上薄下厚的結(jié)構(gòu)，如圖8所示。這種槽柵8的結(jié)構(gòu)有利于提高器件耐壓。實(shí)施例5
見圖9，本例器件為具有一個(gè)階梯介質(zhì)槽61的P溝道SOI槽型半導(dǎo)體功率器件。本例器件有源層3、源區(qū)11、漏區(qū)7、體區(qū)9和體接觸區(qū)10的材料導(dǎo)電類型與N溝道SOI槽型半導(dǎo)體功率器件(圖5 圖8所不)正好向反。實(shí)施例I-實(shí)施例4的結(jié)構(gòu)均適用于P溝道SOI槽型半導(dǎo)體功率器件。不過P溝道SOI槽型半導(dǎo)體功率器件有源層3、源區(qū)11、漏區(qū)7、體區(qū)9和體接觸區(qū)10的材料導(dǎo)電類型與N溝道SOI槽型半導(dǎo)體功率器件(圖5 圖8所示)正好向反。實(shí)施例6
圖10示出了 N溝道帶有一個(gè)倒T型介質(zhì)槽的體硅槽型半導(dǎo)體功率器件元胞剖視圖。本例器件包括
縱向自下而上的半導(dǎo)體襯底層I和有源層3;
所述有源層中形成槽柵8，所述槽柵由柵介質(zhì)4及其包圍的導(dǎo)電材料5構(gòu)成，所述導(dǎo)電材料引出端為柵電極G ;所述槽柵分別與體區(qū)9和源區(qū)11接觸，源區(qū)11完全覆蓋在體區(qū)9的上部；在槽柵一側(cè)的半導(dǎo)體有源層表面順次具有源區(qū)11、體接觸區(qū)10和漏區(qū)7 ;所述源區(qū)11與體接觸區(qū)10接觸，所述體區(qū)9縱向深度大于或等于所述體接觸區(qū)10深度；槽柵縱向深度大于或等于體區(qū)9縱向深度； 所述體接觸區(qū)10和漏區(qū)7之間形成倒T型的介質(zhì)槽61，所述介質(zhì)槽61分別與漏區(qū)7和體接觸區(qū)10接觸；所述介質(zhì)槽61中介質(zhì)的介電系數(shù)小于有源層材料的介電系數(shù)，所述介質(zhì)槽61縱向深度小于半導(dǎo)體有源層3的厚度且大于所述體區(qū)9的深度；
所述漏區(qū)7引出端為漏電極D，所述源區(qū)11和體接觸區(qū)10的共同引出端為源電極S。槽柵結(jié)構(gòu)的引入增大了器件的有效縱向?qū)щ娒娣e，從而大大降低比導(dǎo)通電阻。介質(zhì)槽兩邊的接觸區(qū)處于不同電位，形成反型層有大量電荷積累增強(qiáng)了介質(zhì)內(nèi)的電場，同時(shí)介質(zhì)槽內(nèi)填充介電系數(shù)低于11. 9的介質(zhì)，也有利于提高臨界擊穿電場。引入介質(zhì)槽不僅提高了器件耐壓，而且減小了器件或芯片的橫向尺寸，從而降低導(dǎo)通電阻和功耗，并因此節(jié)約成本。圖10示出的是有一個(gè)階梯介質(zhì)槽61的N溝道SOI槽型半導(dǎo)體功率器件。這種結(jié)構(gòu)形狀的器件工藝更容易實(shí)現(xiàn)，器件具有最佳的對(duì)稱性。實(shí)施例7
參見圖11所示，這是一種面對(duì)稱結(jié)構(gòu)的介質(zhì)槽為階梯型或倒T型的槽型半導(dǎo)體功率器件元胞版圖布局示意圖。該圖為xz平面圖，其中AA'沿X方向，BB'沿z方向，縱向即為y方向。該器件的對(duì)稱面為過BB'的yz平面。該圖包含介質(zhì)槽61和槽柵8的版圖，還有金屬電極的版圖槽柵電極21、柵電極G、源電極S和漏電極D。在該版圖布局上，電學(xué)起作用的源區(qū)、漏區(qū)，槽柵8，介質(zhì)槽61，等圖形均為條形，圖中漏電極D位于器件中心，漏電極D兩邊為介質(zhì)槽61，介質(zhì)槽61外側(cè)為源電極S，槽柵8位于器件最外側(cè)以便實(shí)現(xiàn)集成電路中高、低壓單元隔離。圖中槽柵8中的導(dǎo)電材料由槽柵電極21引出，引出端為器件的柵電極G。柵電極G和源電極S采用了慣用的叉指狀結(jié)構(gòu)。圖12示出了一種具有軸對(duì)稱結(jié)構(gòu)的介質(zhì)槽為階梯型或倒T型的槽型半導(dǎo)體功率器件元胞版圖布局圖，即xz平面圖，其中AA'沿X方向。該圖以圓形圖形為例描述軸對(duì)稱結(jié)構(gòu)。漏區(qū)D位于器件中心，與源區(qū)b被介質(zhì)槽61隔開。器件以過漏電極D中心的y軸為對(duì)稱軸。器件最外圍的槽柵8中的導(dǎo)電材料的引出端槽柵電極21，最終為器件的柵電極G。槽柵8位于器件最外側(cè)以便實(shí)現(xiàn)集成電路中高、低壓單元隔離。本發(fā)明的SOI槽型半導(dǎo)體功率器件最適合由于集成電路的有源器件，特別是用于功率集成電路和射頻功率集成電路。本發(fā)明的上述幾種實(shí)施例描述的器件，可以采用Si、SiC, SiGe, GaAs或GaN等作為源層3的材料制作器件或集成電路，這幾種材料技術(shù)成熟，取材方便。可以滿足不同器件或電路性能要求。
如果有源層材料采用Si，推薦的導(dǎo)電材料5和對(duì)刻蝕的介質(zhì)槽淀積填充材料為多晶娃。作為業(yè)界常用的介質(zhì)，介質(zhì)槽中介質(zhì)6為SiO2，或可以采用介電系數(shù)低于SiO2且臨界擊穿電場高于Si臨界擊穿電場3倍的介質(zhì)，如SiOFXDO或SiCOF等。由于SiO2相對(duì)介電系數(shù)3. 9低于Si相對(duì)介電系數(shù)11. 9，且在介質(zhì)槽界面處有大量電荷積累，所以增強(qiáng)了介質(zhì)槽內(nèi)介質(zhì)的電場，提高器件耐壓，選用相對(duì)介電系數(shù)低于SiO2且臨界擊穿電場高于Si臨界擊穿電場3倍的介質(zhì)更有利于提高耐壓。介質(zhì)槽61中介質(zhì)6的低介電系數(shù)，還有利于降低器件柵-漏電容，提高器件開關(guān)速度。柵介質(zhì)4的選擇，也可以采用SiO2，或介電系數(shù)高于SiO2且臨界擊穿電場與SiO2相當(dāng)或更高的介質(zhì)如Si3N4、AIN、Al2O3或HfO2等。柵介質(zhì)采用較高的介電系數(shù)，可以增強(qiáng)柵電壓對(duì)柵電荷的控制能力，增大跨導(dǎo)?；蛘咴谙嗤臇沤Y(jié)構(gòu)MIS(Metal-Insulator-Semiconductor,柵電極-柵介質(zhì)-柵介質(zhì)下的半導(dǎo)體形成MIS結(jié)構(gòu))電容下，可以將柵介質(zhì)做得更厚，減小隧道電流，避免隧穿效應(yīng)，增強(qiáng)器件或芯片的穩(wěn)定性 與可靠性。本發(fā)明的技術(shù)方案，對(duì)襯底材料幾乎沒有要求，可以是n型或p型半導(dǎo)體材料，甚至可以是絕緣介質(zhì)材料，或與介質(zhì)埋層為同一種介質(zhì)材料。圖13是二維電流線分布(2根相鄰電流線的電流強(qiáng)度差為5X10_7A/iim)。13a代表本發(fā)明公開的具有槽柵和倒T型介質(zhì)槽的SOI槽型半導(dǎo)體功率器件；13b代表具有平面柵和倒T型的介質(zhì)槽橫向MOSFET ；13c代表具有平面柵和不帶階梯型介質(zhì)槽的橫向MOSFET ; 13d代表常規(guī)平面柵LDMOSFET (無槽柵和介質(zhì)槽)。在圖13d的常規(guī)SOI LDMOSFET器件中，電流僅流經(jīng)器件表面薄層，有效的導(dǎo)電面積較小，同時(shí)無介質(zhì)槽對(duì)漂移區(qū)濃度優(yōu)化，比導(dǎo)通電阻比較大。對(duì)比圖13c和13d可知，介質(zhì)槽的引入提高了漂移區(qū)的濃度，從而大大降低比導(dǎo)通電阻。因此，器件的比導(dǎo)通電阻從圖13d的95mQ.cm2降低為IlmQ. cm2。對(duì)比圖13a和13b可知，盡管介質(zhì)槽61占據(jù)了漂移區(qū)中較大的導(dǎo)電區(qū)域，但優(yōu)化的漂移區(qū)濃度因此而增大；槽柵優(yōu)化了漂移區(qū)的濃度，拓展電流通道面積和刪除的JFET效應(yīng)，所以，本發(fā)明技術(shù)在相同的器件大小的情況下比導(dǎo)通電阻降低為2. ImQ. cm2。圖14是二維等勢線分布比較示意圖(半個(gè)元胞)。14a代表本發(fā)明公開的具有槽柵和倒T型介質(zhì)槽的SOI槽型半導(dǎo)體功率器件；14b代表具有平面柵和倒T型介質(zhì)槽的橫向MOSFET ；14c代表具有平面柵和不帶倒T型介質(zhì)槽的橫向MOSFET ；14d代表常規(guī)平面柵LDMOSFET(無槽柵和介質(zhì)槽)。圖中2根相鄰等勢線的電壓差為5V，三種結(jié)構(gòu)擊穿電壓分別為149V，132V，58V，19V。對(duì)比圖14a和14b可知，槽柵結(jié)構(gòu)的引入使耐壓從具有平面柵和倒T型介質(zhì)槽橫向MOSFET的132V提高到149V ;對(duì)比圖14b和14c可知，介質(zhì)槽中引入倒T型使耐壓58V提高到132V，提高了 I倍多。對(duì)比圖14c和14d可知，介質(zhì)槽使耐壓19V提高到58V，提高了接近3倍。綜上，本發(fā)明的技術(shù)一方面使器件耐壓大大提高并縮小器件橫向尺寸，起主要作用的是介質(zhì)槽61，在倒T型介質(zhì)槽兩側(cè)界面處有大量電荷積累以及槽柵8對(duì)電場的調(diào)制；另一方面，槽柵8增大了器件有效縱向?qū)щ娒娣e，大大降低比導(dǎo)通電阻；同時(shí)，介質(zhì)槽輔助耗盡漂移區(qū)，提高了漂移區(qū)的濃度，顯著降低比導(dǎo)通電阻，進(jìn)而降低功耗；再者，介質(zhì)槽降低了柵-漏電容，提高器件的頻率和輸出功率。
圖15是本發(fā)明用于集成電路中，高壓器件與電壓電路的隔離示意圖?？梢钥闯?，采用本發(fā)明的技術(shù)方案，高壓器件與低壓電路之間不需要形成專門的隔離槽(如圖I中的30)，本發(fā)明的槽柵本身就具有完善的隔離作用，該技術(shù)降低了集成電路的制造成本和工藝難度；在柵槽的周圍形成P+區(qū)域接地，作用相當(dāng)于一個(gè)旁路電容，避免了噪聲干擾。本實(shí)施例具有以下優(yōu)點(diǎn)第一、器件耐壓大大提高，其主要作用的是槽柵以及介質(zhì)槽和在介質(zhì)槽界面處積累的大量電荷；第二、槽柵增大了器件有效拓展縱向?qū)щ妳^(qū)域和介 質(zhì)槽輔助耗盡漂移區(qū)，使得比導(dǎo)通電阻降低，進(jìn)而降低功耗，同時(shí)柵槽也作為介質(zhì)隔離槽，節(jié)省了隔離槽的面積；第三、介質(zhì)槽折疊了漂移區(qū)以及在介質(zhì)槽界面處的電荷積累區(qū)也是漏區(qū)或體接觸區(qū)，大大縮小了器件尺寸。本發(fā)明的器件具有高壓、高速、低功耗，低成本和便與集成的優(yōu)點(diǎn)，特別適合用于功率集成電路和射頻集成電路。
權(quán)利要求
1.一種槽型半導(dǎo)體功率器件，包括襯底層和有源層，所述有源層中形成有槽柵，槽柵由柵介質(zhì)和被包圍在柵介質(zhì)內(nèi)的導(dǎo)電材料構(gòu)成，導(dǎo)電材料的引出端為柵電極；其特征在于 所述槽柵縱向至少伸入到有源層中，槽柵分別與體區(qū)和源區(qū)接觸，源區(qū)完全覆蓋在體區(qū)的上部；在槽柵一側(cè)的有源層表面順次設(shè)置源區(qū)、體接觸區(qū)和漏區(qū)；所述源區(qū)與體接觸區(qū)接觸，所述體區(qū)縱向深度大于或等于所述體接觸區(qū)深度；槽柵縱向深度大于或等于體區(qū)縱向深度； 在體接觸區(qū)和漏區(qū)之間形成有階梯型的介質(zhì)槽，階梯型的介質(zhì)槽寬度較大的那一端更接近襯底層，介質(zhì)槽分別與漏區(qū)和體接觸區(qū)接觸；介質(zhì)槽中介質(zhì)的介電系數(shù)小于有源層材料的介電系數(shù)；介質(zhì)槽縱向深度小于有源層的厚度且大于所述體區(qū)的深度； 所述漏區(qū)引出端為漏電極，所述源區(qū)和體接觸區(qū)的共同引出端為源電極。
2.根據(jù)權(quán)利要求I所述的一種槽型半導(dǎo)體功率器件，其特征在于還包括設(shè)置在襯底層和有源層之間的介質(zhì)埋層，所述槽柵縱向穿過有源層直到介質(zhì)埋層。
3.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件，其特征在于所述階梯型介質(zhì)槽是通過刻蝕去除介質(zhì)槽兩側(cè)的部分介質(zhì)之后形成的，所述體接觸區(qū)通過淀積多晶硅填充倒階梯型槽形成的。
4.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件，其特征在于所述階梯型的介質(zhì)槽的階梯數(shù)大于或等于I。
5.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件，其特征在于所述漏區(qū)位于槽型半導(dǎo)體功率器件的中心，槽柵位于槽型半導(dǎo)體功率器件的外圍。
6.根據(jù)權(quán)利要求5所述的一種槽型半導(dǎo)體功率器件，其特征在于所述槽柵縱向上呈上薄下厚的結(jié)構(gòu)。
7.根據(jù)權(quán)利要求I或2所述的一種槽型半導(dǎo)體功率器件，其特征在于所述介質(zhì)埋層的橫向?qū)挾刃∮诨虻扔诓蹡诺铰﹨^(qū)的橫向?qū)挾取?br> 8.根據(jù)權(quán)利要求I所述的一種槽型半導(dǎo)體功率器件，其特征在于槽型半導(dǎo)體功率器件形成N溝道或P溝道的橫向MOS控制的半導(dǎo)體器件。
9.根據(jù)權(quán)利要求I所述的一種槽型半導(dǎo)體功率器件，其特征在于述階梯型的介質(zhì)槽為倒T型。
全文摘要
本發(fā)明公開了一種槽型半導(dǎo)體功率器件，涉及槽型半導(dǎo)體功率器件技術(shù)領(lǐng)域，包括襯底層和有源層，所述有源層中形成有槽柵，槽柵縱向至少伸入到有源層中；在體接觸區(qū)和漏區(qū)之間形成有階梯型的介質(zhì)槽，階梯型的介質(zhì)槽寬度較大的那一端更接近襯底層，介質(zhì)槽分別與漏區(qū)和體接觸區(qū)接觸；介質(zhì)槽中介質(zhì)的介電系數(shù)小于有源層材料的介電系數(shù)；本發(fā)明具有以下優(yōu)點(diǎn)第一、器件耐壓大大提高；第二、槽柵增大了器件有效拓展縱向?qū)щ妳^(qū)域和介質(zhì)槽輔助耗盡漂移區(qū)，使得比導(dǎo)通電阻降低，進(jìn)而降低功耗，同時(shí)柵槽也作為介質(zhì)隔離槽，節(jié)省了隔離槽的面積；第三、介質(zhì)槽折疊了漂移區(qū)以及在介質(zhì)槽界面處的電荷積累區(qū)也是漏區(qū)或體接觸區(qū)，大大縮小了器件尺寸。
文檔編號(hào)H01L29/06GK102832237SQ20121022645
公開日2012年12月19日 申請(qǐng)日期2012年7月3日 優(yōu)先權(quán)日2012年7月3日
發(fā)明者羅小蓉, 王沛, 范葉, 蔡金勇, 王 琦, 蔣永恒, 周坤, 王驍瑋, 范遠(yuǎn)航, 魏杰, 羅尹春 申請(qǐng)人:電子科技大學(xué)