半導(dǎo)體集成器件及其制作方法
【專利摘要】本發(fā)明的實施例公開了一種半導(dǎo)體集成器件及其制作方法，該方法包括：提供半導(dǎo)體襯底，在襯底表面上形成第一柵介質(zhì)層；在第一柵介質(zhì)層表面上形成替代柵電極層和源/漏極、與替代柵電極層頂部齊平的層間介質(zhì)層；以層間介質(zhì)層為掩膜，去除替代柵電極層，形成第一溝槽和第二溝槽；覆蓋第一溝槽底部的第一柵介質(zhì)層，去除第二溝槽底部的第一柵介質(zhì)層材料；在第二溝槽底部形成第二柵介質(zhì)層，第二柵介質(zhì)層的厚度小于第一柵介質(zhì)層的厚度；形成金屬柵極。本發(fā)明在襯底表面得到了厚度較大的第一柵介質(zhì)層和厚度較小的第二柵介質(zhì)層，滿足了不同器件對柵介質(zhì)層厚度的要求，從而可將IO器件的制作工藝與核心器件的HKMG工藝集成。
【專利說明】半導(dǎo)體集成器件及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，尤其涉及一種半導(dǎo)體集成器件及其制作方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)節(jié)點的降低，傳統(tǒng)的二氧化硅柵介質(zhì)層和多晶硅柵電極層的MOS器件出現(xiàn)了漏電量增加和柵電極層損耗等問題，為解決該問題，現(xiàn)有技術(shù)中提出了采用高K材料代替二氧化硅制作柵介質(zhì)層，采用金屬材料代替多晶硅制作柵電極層(簡稱高K金屬柵，HKMG)。
[0003]下面以美國專利US6664195中提供的“后柵極”工藝形成金屬柵極的方法為例，說明HKMG的形成過程，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有替代柵結(jié)構(gòu)、及位于所述半導(dǎo)體襯底上覆蓋所述替代柵結(jié)構(gòu)的層間介質(zhì)層；以所述替代柵結(jié)構(gòu)作為停止層，對所述層間介質(zhì)層進行化學(xué)機械研磨工藝(CMP);除去所述替代柵結(jié)構(gòu)后形成溝槽；在溝槽底部形成界面層，在界面層表面上形成高K介質(zhì)層，所述界面層一般為氧化硅；再通過PVD方法在所述溝槽內(nèi)的高K介質(zhì)層上形成金屬層，且將金屬層填充滿溝槽，以形成柵金屬層；用化學(xué)機械研磨法研磨柵金屬層至露出層間介質(zhì)層，形成金屬柵極。
[0004]采用HKMG工藝解決了傳統(tǒng)MOS器件的漏電量高等問題，但是將HKMG工藝制作的半導(dǎo)體器件整合到整個芯片的制作工藝中時，就會出現(xiàn)各種問題，例如將核心器件區(qū)(coredevice)的HKMG工藝與位于芯片外圍的輸入輸出器件區(qū)(input/output device,簡稱IOdevice)的制作工藝的集成時，就會出現(xiàn)問題，最終使二者的制作工藝難以集成，因此，業(yè)界亟需一種方法將IO器件的制作工藝與核心器件的HKMG工藝集成。

【發(fā)明內(nèi)容】

[0005]為解決上述技術(shù)問題，本發(fā)明實施例提供了一種半導(dǎo)體集成器件及其制作方法，將IO器件的制作工藝與核心器件HKMG的“后柵極”工藝集成。
[0006]為解決上述問題，本發(fā)明實施例提供了如下技術(shù)方案:
[0007]—種半導(dǎo)體集成器件制作方法，包括:提供半導(dǎo)體襯底，在所述襯底表面內(nèi)形成第一有源區(qū)、第二有源區(qū)和隔離區(qū)，在所述襯底表面上形成第一柵介質(zhì)層；在所述第一柵介質(zhì)層表面上形成替代柵電極層；以替代柵電極層為掩膜，在襯底表面內(nèi)形成源/漏極；在襯底表面上形成層間介質(zhì)層，且所述層間介質(zhì)層表面與替代柵電極層頂部齊平；以所述層間介質(zhì)層為掩膜，去除所述替代柵電極層，形成溝槽，位于所述第一有源區(qū)上方的溝槽為第一溝槽，位于第二有源區(qū)上方的溝槽為第二溝槽；在所述第一溝槽上方形成第一阻擋層，以所述第一阻擋層為掩膜，去除第二溝槽底部的第一柵介質(zhì)層材料；在第二溝槽底部形成第二柵介質(zhì)層，所述第二柵介質(zhì)層的厚度小于所述第一柵介質(zhì)層的厚度；在所述第一溝槽和第二溝槽區(qū)域形成金屬柵極。
[0008]優(yōu)選的，所述第一有源區(qū)為IO器件的有源區(qū)，所述第二有源區(qū)為采用HKMG工藝制作的器件的有源區(qū)。[0009]優(yōu)選的,所述第一柵介質(zhì)層的厚度為lnm_6nm。
[0010]優(yōu)選的,所述第二柵介質(zhì)層的厚度為0.lnm-lnm。
[0011]優(yōu)選的，所述在所述襯底表面上形成第一柵介質(zhì)層的工藝為熱氧化工藝，所述在襯底表面上形成第二柵介質(zhì)層的工藝為熱氧化工藝、化學(xué)氧化工藝或ALD工藝。
[0012]優(yōu)選的，所述第一阻擋層材料為光刻膠。
[0013]優(yōu)選的，所述在襯底表面上形成第二柵介質(zhì)層之前，還包括:去除所述第一阻擋層。
[0014]優(yōu)選的，在去除所述第一阻擋層之后還包括:對所述襯底進行化學(xué)清洗。
[0015]優(yōu)選的，所述在襯底表面上形成層間介質(zhì)層之前，還包括:在所述襯底表面上形成
第二阻擋層。
[0016]優(yōu)選的，所述第二阻擋層材料為氮化硅。
[0017]優(yōu)選的，所述填充所述溝槽，形成金屬柵極的過程為:在所述溝槽的底部和側(cè)壁形成高K介質(zhì)層；在所述高K介質(zhì)層表面形成柵金屬層，所述柵金屬層填滿所述溝槽；去除所述層間介質(zhì)層表面上的柵金屬層材料和高K介質(zhì)層材料，使所述層間介質(zhì)層表面齊平，得到所述金屬柵極。
[0018]優(yōu)選的，所述高K介質(zhì)層材料為氧化鉿、氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭、和鈮酸鉛鋅中的至少一種。
[0019]優(yōu)選的，所述柵金屬層為單一覆層或多層堆疊結(jié)構(gòu)。
[0020]優(yōu)選的，所述柵金屬層為單一覆層時，所述柵金屬層材料為鋁、銅、銀、金、鉬、鎳、鈦、鈷、鉈、鉭、鎢、硅化鎢、鎢化鈦、氮化鈦、氮化鉈、碳化鉈、鎳鉬或氮硅化鉈。
[0021]優(yōu)選的，所述柵金屬層為多層堆疊結(jié)構(gòu)時，所述柵金屬層包括:位于所述柵介質(zhì)層表面上的功函數(shù)層；位于所述功函數(shù)層表面上的第二柵金屬層，所述第二柵金屬層材料可以為招、銅、銀、金、怕、鎮(zhèn)、欽、鉆、I它、組、鶴、娃化鶴、鶴化欽、氣化欽、氣化I它、碳化I它、鎮(zhèn)怕或氮硅化鉈。
[0022]優(yōu)選的，所述功函數(shù)層材料為鈦、氮化鈦、鉈、鈦鋁或氮化鉈。
[0023]本發(fā)明實施例還公開了一種采用上述方法制作的半導(dǎo)體集成器件，該半導(dǎo)體集成器件包括:半導(dǎo)體襯底，位于該半導(dǎo)體襯底表面內(nèi)的第一有源區(qū)、第二有源區(qū)和隔離區(qū)；位于所述第一有源區(qū)表面上的第一柵介質(zhì)層；位于所述第二有源區(qū)表面上的第二柵介質(zhì)層，所述第二柵介質(zhì)層的厚度小于所述第一柵介質(zhì)層的厚度；位于所述第一柵介質(zhì)層和第二柵介質(zhì)層上的金屬柵極；位于所述襯底表面上的層間介質(zhì)層，所述層間介質(zhì)層與所述金屬柵極頂部齊平。
[0024]優(yōu)選的，所述第一有源區(qū)為IO器件的有源區(qū)，所述第二有源區(qū)為HKMG結(jié)構(gòu)型器件的有源區(qū)，所述第一柵介質(zhì)層的厚度為lnm-6nm,所述第二柵介質(zhì)層的厚度為0.lnm-lnm。
[0025]優(yōu)選的，所述IO器件的柵介質(zhì)層為第一柵介質(zhì)和第二柵介質(zhì)層的疊層。
[0026]與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點:
[0027]本發(fā)明實施例所提供的技術(shù)方案，通過先形成較厚的第一柵介質(zhì)層，再形成源漏，避免了形成第一柵介質(zhì)層時較高的熱預(yù)算對源漏的影響，從而可采用熱氧化工藝形成較厚的第一柵介質(zhì)層，使第一柵介質(zhì)層的厚度滿足IO器件的要求，進而解決了采用化學(xué)氧化工藝形成的第一柵介質(zhì)層厚度不足的問題，之后再覆蓋第一溝槽底部的第一柵介質(zhì)層，去除第二溝槽底部的第一柵介質(zhì)層材料后，在第二有源區(qū)上形成較薄的第二柵介質(zhì)層，從而滿足了 HKMG結(jié)構(gòu)的核心器件對界面層(即第二柵介質(zhì)層)厚度的要求，即同時滿足了 IO器件對柵介質(zhì)層厚度的要求，以及HKMG結(jié)構(gòu)的核心器件對界面層厚度的要求。
[0028]并且，由于HKMG工藝中形成的高K介質(zhì)層和金屬柵極對高溫很敏感，因此，若在形成源漏之前形成高K介質(zhì)層，則形成源漏后退火過程的較高的熱預(yù)算會影響高K介質(zhì)層和金屬柵的性能，因此，本實施例在形成源漏后再形成高K介質(zhì)層和金屬柵極，即將IO器件的制作工藝與核心器件的HKMG工藝中的“后柵極”工藝集成，即可在確保能夠形成IO器件較厚的柵介質(zhì)層和核心器件中較薄的界面層的同時，保證高K介質(zhì)層和金屬柵極的質(zhì)量。
【專利附圖】

【附圖說明】
[0029]圖1-8為本發(fā)明實施例公開的半導(dǎo)體集成器件制作方法各步驟的剖面圖。
【具體實施方式】
[0030]正如【背景技術(shù)】部分所述，很難直接將IO器件區(qū)的制作工藝與核心器件區(qū)的HKMG工藝集成，出現(xiàn)這種問題的原因在于，在HKMG工藝中，為了保證由界面層和高K介質(zhì)層組成的疊層的介電常數(shù)符合器件要求，核心器件中位于高K介質(zhì)層和下層襯底之間的界面層要求很薄，而位于芯片外圍的IO器件區(qū)的柵介質(zhì)層的厚度則要求較厚，以開啟電壓為1.8V的器件為例，IO器件區(qū)的柵介質(zhì)層厚度約為2nm-4nm,開啟電壓為2.5V的器件，IO器件區(qū)的柵介質(zhì)層厚度甚至達到5nm,而核心器件界面層的厚度一般為0.lnm-lnm。
[0031]現(xiàn)有技術(shù)中制作核心器件界面層多采用熱氧化或化學(xué)氧化工藝，且一般是在去除替代柵后，在溝槽內(nèi)形成界面層，而在去除替代柵之前必然要先在襯底表面內(nèi)形成源和漏，若是在形成源漏之后，再采用熱氧化工藝形成IO器件區(qū)的柵介質(zhì)層，則因為生成IO器件區(qū)的柵介質(zhì)層所需的熱預(yù)算較高，而較高的熱預(yù)算又破壞了源和漏的原有結(jié)構(gòu)，導(dǎo)致最終產(chǎn)品不合格，而降低熱預(yù)算，又無法形成較厚的柵介質(zhì)層，因此，無法采用熱氧化工藝同時形成IO器件區(qū)柵介質(zhì)層和核心器件區(qū)的界面層。
[0032]若采用化學(xué)氧化工藝形成IO器件區(qū)柵介質(zhì)層，由于化學(xué)氧化本身存在飽和度的限制，即形成一定厚度的氧化層后，就不能繼續(xù)氧化，從而無法滿足IO器件區(qū)柵介質(zhì)層厚度的要求，因此，無法采用化學(xué)氧化工藝同時形成IO器件區(qū)柵介質(zhì)層和核心器件區(qū)的界面層。
[0033]基于以上描述，本發(fā)明實施例提供了一種半導(dǎo)體集成器件制作方法，其各步驟的剖面圖如圖1-圖5所示，下面結(jié)合各步驟的剖面圖對該制作方法進行詳細描述。
[0034]如圖1所示，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100表面內(nèi)形成隔離區(qū)101及位于隔離區(qū)101之間的有源區(qū)，其中，隔離區(qū)101可以是采用等離子體化學(xué)氣相沉積工藝(HDP)形成的淺溝槽隔離(STI)區(qū)，也可以是LOCOS隔離區(qū)，所述有源區(qū)包括第一有源區(qū)102a和第二有源區(qū)102b。
[0035]本實施例中的第一有源區(qū)102a和第二有源區(qū)102b分屬于不同類型的器件，位于第一有源區(qū)102a上方器件及位于第二有源區(qū)102b上方器件對柵介質(zhì)層厚度的要求不同，優(yōu)選的，本實施例中所述第一有源區(qū)102a為IO器件的有源區(qū)，所述第二有源區(qū)102b為采用HKMG工藝制作的器件的有源區(qū)，但第一有源區(qū)102a和第二有源區(qū)102b的摻雜類型可以相同，也可以不同，若為P型摻雜，則摻雜粒子為硼離子等三價元素離子，若為N型摻雜，則摻雜粒子為磷離子或砷離子等五價元素離子。
[0036]本實施例中的半導(dǎo)體襯底100中可以包括單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺(SiGe),也可以包括混合的半導(dǎo)體結(jié)構(gòu)，例如碳化娃(SiC)、鋪化銦、締化鉛、砷化銦、磷化銦、砷化鎵或銻化鎵、合金半導(dǎo)體或其組合；也可以是絕緣體上硅(SOI)。此外，半導(dǎo)體襯底還可以包括其它的材料，例如外延層或埋氧層的多層結(jié)構(gòu)。本實施例中僅以硅襯底為例進行說明。
[0037]繼續(xù)參考圖1，采用熱氧化工藝在該半導(dǎo)體襯底100表面上形成第一柵介質(zhì)層103，第一柵介質(zhì)層103覆蓋整個有源區(qū)表面，該第一柵介質(zhì)層103材料為氧化硅、氮氧化硅、氮化硅之一或任意組合，本實施例中優(yōu)選為氧化硅。在其它實施例中，還可采用化學(xué)氣相沉積(簡稱CVD)工藝或物理氣相淀積(PVD)工藝形成第一柵介質(zhì)層103。
[0038]該步驟是為了形成IO器件的柵介質(zhì)層，因此第一柵介質(zhì)層103較厚，優(yōu)選為lnm-6nm,對于開啟電壓為1.8V的IO器件,第一柵介質(zhì)層103的厚度優(yōu)選為lnm-4nm,包括兩端點數(shù)值，對于開啟電壓為2.5V的IO器件，第一柵介質(zhì)層103的厚度優(yōu)選為5nm左右，如4.5nm、5.5nm,甚至可以達到6nm。
[0039]本實施例中優(yōu)選采用熱氧化工藝形成第一柵介質(zhì)層103，由于熱氧化工藝本身可用于形成較厚的氧化層，因此可滿足IO器件對柵介質(zhì)層厚度的要求，并且，由于形成第一柵介質(zhì)層的步驟是在形成源漏之前，因此可以不必考慮形成較厚的第一柵介質(zhì)層時較高的熱預(yù)算對后續(xù)源漏的影響。
[0040]以上所述“半導(dǎo)體襯底100表面上”是指由半導(dǎo)體襯底100表面向上的區(qū)域，該區(qū)域不屬于半導(dǎo)體襯底100本身；所述“半導(dǎo)體襯底100表面內(nèi)”是指由半導(dǎo)體襯底100表面向下的區(qū)域，該區(qū)域?qū)儆诎雽?dǎo)體襯底100本身。
[0041 ] 如圖2所示，在第一柵介質(zhì)層103表面上形成替代柵電極層104，得到替代柵結(jié)構(gòu)，本實施例中在第一有源區(qū)上方和第二有源區(qū)上方均形成替代柵電極層104，其中，第一柵介質(zhì)層103充當(dāng)了替代柵結(jié)構(gòu)中位于替代柵電極層104下方的替代柵介質(zhì)層。
[0042]具體形成替代柵電極層的工藝為，在第一柵介質(zhì)層103表面上形成多晶硅層，在多晶硅層上旋涂光刻膠層，為了保證曝光精度，還可在光刻膠層和多晶硅層之間形成抗反射層，以減少不必要的反射；之后采用具有替代柵電極層圖形的掩膜版對光刻膠層進行曝光，在所述光刻膠層表面上形成替代柵電極層圖案，顯影之后得到具有替代柵電極層圖形的光刻膠層，以該具有替代柵電極層圖形的光刻膠層為掩膜，采用干法刻蝕或濕法刻蝕工藝，去除未被光刻膠層覆蓋的多晶硅層材料，得到替代柵電極層104。
[0043]本實施例中，所述多晶硅層可以采用化學(xué)氣相沉積工藝形成，其沉積厚度決定了替代柵電極層104的高度，即后續(xù)形成的金屬柵極的高度。
[0044]本實施例中采用二次側(cè)墻工藝進行淺摻雜漏LDD注入和源漏注入，具體的，先在襯底表面和替代柵電極層104周圍形成較薄的第一側(cè)墻氧化硅層(圖中未示出)，在該第一側(cè)墻氧化硅層上沉積第一側(cè)墻氮化硅層(圖中未示出)，之后采用回刻工藝刻蝕第一側(cè)墻氮化硅層，形成第一側(cè)墻106a (參見圖2)，在對第一側(cè)墻氮化硅層進行刻蝕后，在襯底表面上仍保留有第一側(cè)墻氧化硅層，即在替代柵電極層104的側(cè)壁保留了第一側(cè)墻氧化硅層材料和部分第一側(cè)墻氮化硅層材料，在替代柵電極層104的頂部保留第一側(cè)墻氧化硅層材料(圖中未示出)，換句話說，第一側(cè)墻106為替代柵電極層104側(cè)壁的第一側(cè)墻氧化硅層和第
一側(cè)墻氮化娃層的疊層。
[0045]繼續(xù)參見圖2，以替代柵電極層104和第一側(cè)墻106a為掩膜，對所述半導(dǎo)體襯底100進行淺摻雜區(qū)注入，形成輕摻雜漏極105，之后，對所述半導(dǎo)體襯底100進行熱處理，使輕摻雜漏極105中的注入離子發(fā)生縱向與橫向的均勻擴散。本實施例中，此步驟的熱處理工藝可與制作源/漏極完成后的退火工藝一起進行。
[0046]參考圖3，在半導(dǎo)體襯底100上形成第二側(cè)墻106b，具體形成過程如下:用化學(xué)氣相沉積工藝在半導(dǎo)體襯底上及第一側(cè)墻周圍形成第二側(cè)墻氧化硅層，在第二側(cè)墻氧化硅層上形成第二側(cè)墻氮化硅層，即第二側(cè)墻氧化硅層和第二側(cè)墻氮化硅層的疊層作為第二側(cè)墻介質(zhì)層；用回刻蝕工藝刻蝕第二側(cè)墻氮化硅層，保留第二側(cè)墻氧化硅層，形成第二側(cè)墻106b，第二側(cè)墻和第一側(cè)墻統(tǒng)稱為側(cè)墻，下同。形成側(cè)墻后，襯底表面的第一柵介質(zhì)層103仍完整保留。本實施例中，所述側(cè)墻的層次結(jié)構(gòu)由內(nèi)到外依次為第一側(cè)墻氧化硅層-第一側(cè)墻氮化硅層-第二側(cè)墻氧化硅層-第二側(cè)墻氮化硅層，在其他實施例中，所述側(cè)墻的形成工藝還可以為一次側(cè)墻工藝，即所述側(cè)墻可僅包括氮化硅層或氧化硅層。
[0047]再參考圖3，以替代柵極結(jié)構(gòu)和替代柵極結(jié)構(gòu)兩側(cè)的側(cè)墻為掩膜，向所述半導(dǎo)體襯底100進行重摻雜區(qū)注入，形成源極107a和漏極107b，所述源極和漏極的深度深于輕摻雜漏極105。在注入離子之后,對所述半導(dǎo)體襯底100進行熱處理,使源極107a和漏極107b中的注入離子發(fā)生縱向與橫向的均勻擴散。
[0048]本實施例在輕摻雜漏極注入和源極漏極注入過程中，在形成PMOS晶體管區(qū)域，向半導(dǎo)體襯底100中注入的是P型離子，如硼離子等。在形成NMOS晶體管區(qū)域，向半導(dǎo)體襯底100中注入的是η型離子，如磷離子或砷離子等。
[0049]如圖4所示，采用PVD或CVD工藝在半導(dǎo)體襯底100上形成第二阻擋層108，所述第二阻擋層108覆蓋替代柵電極層104表面，之后，再采用PVD或CVD工藝在第二阻擋層108上形成層間介質(zhì)層109 ;采用化學(xué)機械研磨(CMP)工藝研磨層間介質(zhì)層109和第二阻擋層108直至暴露出替代柵電極層104頂部，此時，通過CMP過程去除了側(cè)墻形成后保留在替代柵電極層頂部的第一側(cè)墻氧化硅層和第二側(cè)墻氧化硅層材料，使所述層間介質(zhì)層109表面與替代柵電極層104頂部齊平。本實施例中，所述第二阻擋層108材料為氮化硅，所述層間介質(zhì)層109材料為氧化硅或氮氧化硅等，這里的層間介質(zhì)層109為第零層間介質(zhì)層ILDO層。
[0050]本實施例中的第二阻擋層108的存在，可避免在后續(xù)CMP過程中過度損傷替代柵電極層104表面，以保證替代柵電極層104厚度的準確性，并且，該第二阻擋層108還可作為后續(xù)形成通孔和金屬互連時的應(yīng)力層，以保護襯底。具體的，在層間介質(zhì)層109和第二阻擋層108的CMP過程中，可先以較快的速率對層間介質(zhì)層109材料進行磨拋，當(dāng)磨拋到第二阻擋層108表面時，減小CMP的速度，即以較慢的速率磨拋第二阻擋層108表面，直至暴露出替代柵電極層104的表面。
[0051]為保證完全暴露替代柵電極層104表面，還可對第二阻擋層108進行過拋，由于此時的CMP速率已經(jīng)很慢了，因此過拋對替代柵電極層104表面的損傷很小。
[0052]在CMP過程中采用的研磨液可以是以氧化硅或者氧化鈰為主要成分的研磨液，所述研磨液對氧化硅與氮化硅的平坦化速率選擇比大于I。其中，所述氧化硅研磨液的顆粒尺寸為InnTlOOnm,采用氧化硅研磨液的優(yōu)點是:研磨顆粒分散性好、化學(xué)性質(zhì)活潑、后清洗過程容易；所述氧化鈰研磨液的顆粒尺寸為10nnT20nm，采用氧化鈰研磨液的優(yōu)點是:具有拋光速率高、材料的去除率高、對被拋光表面的損傷較小。選擇CMP的研磨液對氧化硅和氮化硅的選擇比大于I的工藝參數(shù)能夠保證高于替代柵電極層的氮化硅阻擋層與氧化硅ILDO層能一起被去除。
[0053]由于層間介質(zhì)層109的材料與替代柵電極層104的材料不同，因此，在本發(fā)明其它實施例中，還可不設(shè)置第二阻擋層108，此時，可根據(jù)CMP的時間，來控制CMP的磨拋速率，即在CMP前期，可以較快的速率進行ILDO層材料的磨拋，當(dāng)CMP時間超過一預(yù)設(shè)時間時，開始減小CMP磨拋速率，即以較慢的磨拋速率去除替代柵電極層表面剩余的ILDO層材料，為保證完全暴露替代柵電極層表面，還可對替代柵電極層表面上的ILDO層材料進行過拋，由于此時的CMP速率已經(jīng)很慢了，因此過拋對替代柵電極層表面的損傷也很小。并且，還可選擇對多晶娃和該ILDO層材料(如氧化娃)選擇比大于I的研磨液。
[0054]如圖5所示，以所述層間介質(zhì)層109為掩膜，去除圖4中的替代柵電極層104，形成溝槽，位于所述第一有源區(qū)102a上方的溝槽為第一溝槽110a，位于第二有源區(qū)102b上方的溝槽為第二溝槽110b。該過程僅去掉替代 柵電極層材料，但仍保留替代柵電極層下方的第一柵介質(zhì)層103。
[0055]本實施例中，優(yōu)選采用濕法刻蝕工藝去除替代柵電極層，所述濕法刻蝕過程可選用四甲基氫氧化銨溶液，質(zhì)量百分比濃度為2%~4%，溫度為50°C~90°C，刻蝕速率為100~3000埃/分鐘,刻蝕多晶娃與氧化娃的速率比大于100:1,從而可以在對第一柵介質(zhì)層材料損傷較小的情況下，完全去除替代柵電極層材料。采用濕法刻蝕的優(yōu)點是操作簡便、對設(shè)備要求低、易于大批量生產(chǎn)。
[0056]在另一實施例中，還可采用干法刻蝕工藝去除替代柵電極層，所述干法刻蝕法過程可采用反應(yīng)離子刻蝕法，采用的氣體可以選擇溴基氣體(如Br2或!?!.)，或者氯氣、氦氣或者氦氣和氧氣的混合物，以免損傷第一柵介質(zhì)層材料。采用干法刻蝕的優(yōu)點是，各向異性、刻蝕效率高，并對多晶硅與氧化硅、多晶硅與氮化硅的刻蝕選擇比很高，甚至大于100:1，刻蝕過程中溴基氣體的流量為50sccm-1000sccm，刻蝕偏壓為0V-250V，腔室壓力為ImTorr-1OOmTorr,刻蝕溫度為 20°C _100°C，刻蝕時間為 ls-100s。
[0057]如圖6所示，采用第一阻擋層111覆蓋第一溝槽IlOa底部的第一柵介質(zhì)層103，以第一阻擋層111為掩膜，去除第二溝槽IlOb底部的第一柵介質(zhì)層材料。
[0058]具體的，在所述第一溝槽IlOa上方形成第一阻擋層111，所述第一阻擋層111至少覆蓋所述第一溝槽IlOa底部，本實施例中優(yōu)選第一阻擋層111填滿第一溝槽110a，進一步的，因溝槽的關(guān)鍵尺寸CD很小，本實施例中為了減小工藝難度，所述第一阻擋層111同時覆蓋第一溝槽IlOa周邊的ILDO層材料，只要能夠完全暴露出第二溝槽IlOb即可。
[0059]為了減少工藝步驟和工藝成本，本實施例中所述第一阻擋層111材料優(yōu)選為光刻膠。該過程為，在襯底表面旋涂光刻膠層，以具有第一阻擋層111圖形的掩膜版對光刻膠層進行曝光，之后顯影得到第一阻擋層111。
[0060]之后，以所述第一阻擋層111為掩膜，去除所述第二溝槽IlOb底部的第一柵介質(zhì)層材料。本實施例中優(yōu)選采用濕法刻蝕工藝去除第二溝槽IlOb底部的第一柵介質(zhì)層材料，選擇的刻蝕溶液可以為HF與HCl的混合溶液、或HF與NH3的混合溶液、或HF溶液，該化學(xué)清洗過程采用的HF溶液優(yōu)選為稀HF溶液，其中H2O:HF的質(zhì)量比為50:1。
[0061]在其它實施例中，還可采用干法刻蝕工藝去除第二溝槽IlOb底部的第一柵介質(zhì)層材料，此時刻蝕氣體可以為氟碳的化合物或氟化的碳氫化合物，攜帶氣體可選擇氬氣或氦氣，當(dāng)采用氬氣作攜帶氣體時，其流量選擇比在氬氣:刻蝕氣體?I:1時，刻蝕結(jié)果比較好；當(dāng)選擇氦氣作攜帶氣體時，其流量選擇在氦氣:刻蝕氣體?2:1時，刻蝕結(jié)果較好。本實施例中更優(yōu)選為氬氣作為攜帶氣體?？涛g過程中刻蝕氣體的流量為lOsccm-lOOOsccm，攜帶氣體的流量為5sccm-1000sccm，刻蝕偏壓為0V-250V，腔室壓力為ImTorr-1OOmTorr,刻蝕溫度為20°C _100°C，刻蝕時間為ls-100s。
[0062]需要說明的是，采用干法刻蝕工藝去除第二溝槽IlOb底部的第一柵介質(zhì)層材料過程中，對氧化硅和光刻膠的刻蝕選擇比優(yōu)選為大于1:1，以避免完全去除掉第一柵介質(zhì)層材料之前過度損傷第一阻擋層111。并且由于第二阻擋層的存在，可避免刻蝕粒子損傷溝槽頂角，確保高K介質(zhì)層和金屬柵極質(zhì)量。
[0063]如圖7所示，去除圖6中的第一阻擋層111，本實施例中可采用等離子刻蝕工藝去除光刻膠阻擋層，并且為了去除刻蝕后的光刻膠殘留及位于第二溝槽IlOb底部的雜質(zhì)顆粒和自然氧化層，還可對去除第一阻擋層111之后的襯底表面進行化學(xué)清洗，以保證襯底表面的清潔，以保證后續(xù)形成的第二柵介質(zhì)層的質(zhì)量。其中，可采用灰化工藝去除殘留的光刻膠，再依次經(jīng)過采用稀HF、超純水或去離子水對襯底表面進行沖洗，用異丙醇溶液進行浸泡等步驟去除光刻膠殘留。當(dāng)然，在其它實施例中還可采用其它方式去除第一阻擋層111，本發(fā)明對此不做過多限定，只要能將第一阻擋層材料去除干凈即可。
[0064]繼續(xù)參照圖7，在第二溝槽底部形成第二柵介質(zhì)層112，所述第二柵介質(zhì)層的厚度小于所述第一柵介質(zhì)層的厚度，本實施例中的第二柵介質(zhì)層112即為HKMG結(jié)構(gòu)的器件(即核心器件)中高K介質(zhì)層和襯底之間的界面層，其材料可以為氧化硅、氮化硅、氮氧化硅中任一種或組合，所述第二柵介質(zhì)層的厚度為0.lnm-2nm,更優(yōu)選為0.lnm-lnm,更優(yōu)選為
0.5nm_L 5nm。
[0065]由于第二柵介質(zhì)層112的存在有助于保持界面態(tài)特性并形成良好電氣性質(zhì)的界面，且由于第二柵介質(zhì)層112與晶體管的溝道密切相連，因此，第二柵介質(zhì)層112的厚度和質(zhì)量會影響器件的性能。
[0066]以第二柵介質(zhì)層112材料為氧化硅為例，本實施例中優(yōu)選采用化學(xué)氧化工藝形成第二柵介質(zhì)層112，具體可將襯底置于具有氧化性溶液中進行氧化，該氧化性溶液包括硝酸溶液、過氯酸溶液、硫酸溶液、雙氧水、鹽酸與雙氧水的混合溶液、臭氧溶解水、硫酸與雙氧水的混合溶液、氨水與雙氧水的混合溶液、硫酸與硝酸的混合溶液、王水以及沸水等，以臭氧溶解水為例，具體的，可將襯底置于含有去離子水(DI水)和臭氧的水浴中氧化,從而形成較薄的氧化層，之后將襯底從水溶液中取出并干燥，如采用異丙醇和離心脫水的方式。其中，化學(xué)氧化過程中，臭氧的濃度為1%_70%，水浴時溫度在200°C以下，優(yōu)選為50°C -180°C。
[0067]由于第二柵介質(zhì)層112形成的位置主要是在溝槽底部，尤其是第二溝槽底部，采用化學(xué)氧化工藝可保證溝槽底部均勻且完整的接觸水浴液體，從而確保溝槽底部的任意角落都能夠形成氧化層，且形成的氧化層厚度均勻，并且，由于化學(xué)氧化工藝本身存在飽和度的限制，因此能夠確保形成的氧化層的厚度較薄，從而滿足第二柵介質(zhì)層對厚度的要求，并且，采用化學(xué)氧化工藝形成第二柵介質(zhì)層112，所采用的溫度很低，低于200°C，因此，該化學(xué)氧化過程對襯底表面內(nèi)的源極和漏極的結(jié)構(gòu)和質(zhì)量沒有任何影響。
[0068]在其它實施例中，還可采用原子層沉積(Atomic Layer Deposition, ALD)工藝形成第二柵介質(zhì)層112。
[0069]由于形成源極和漏極后，再進行高溫工藝會影響源極和漏極的質(zhì)量，因此，本實施例中形成第二柵介質(zhì)層的工藝選擇中，不能使用到高溫(一般為500°C以上)，即若采用ALD工藝形成第二柵介質(zhì)層，則反應(yīng)溫度不能超過500°C，也就是說，本實施例中更優(yōu)選采用化學(xué)氧化工藝形成第二柵介質(zhì)層。
[0070]由于在刻蝕替代柵電極層時很難確保完全不損傷第一溝槽底部的第一柵介質(zhì)層表面，因此，本實施例在去除第一阻擋層后再形成第二柵介質(zhì)層，即在第二溝槽底部形成第二柵介質(zhì)層的同時，在第一溝槽的第一柵介質(zhì)層上也會形成第二柵介質(zhì)層，以補償在刻蝕替代柵電極層時損傷的微量的第一柵介質(zhì)層材料，從而進一步保證了第一柵介質(zhì)層的厚度和質(zhì)量。
[0071]當(dāng)然，若刻蝕替代柵電極層時對第一柵介質(zhì)層的損傷很小，不足以影響器件的性能，在本發(fā)明其它實施例中，在形成第二柵介質(zhì)層時，還可保留第一阻擋層，只需在形成高K介質(zhì)層之前去除第一阻擋層即可。
[0072]如圖8所示，填充圖7中的第一溝槽IlOa和第二溝槽110b，形成金屬柵極。該過程具體為:先采用CVD或PVD等工藝在第一溝槽和第二溝槽的底部和側(cè)壁形成高K介質(zhì)層113，之后，采用CVD或PVD工藝在層間介質(zhì)層109上形成柵金屬層，所述柵金屬層填充滿第一溝槽IlOa和第二溝槽IlOb ;用化學(xué)機械研磨工藝平坦化柵金屬層和高K介質(zhì)層，直至暴露出層間介質(zhì)層109，即使所述層間介質(zhì)層109表面齊平，形成金屬柵極114。
[0073]本實施例中高K介質(zhì)層113的厚度為10人~30人,其中高K介質(zhì)層的材料包括氧化鉿、氧化鉿娃、氧化鑭、氧化鑭招、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭、和銀酸鉛鋅中的至少一種。
[0074]本實施例中的所述柵金屬層可以為單一覆層或多層堆疊結(jié)構(gòu)。
[0075]當(dāng)所述柵金屬層為單一覆層時，所述柵金屬層材料為鋁、銅、銀、金、鉬、鎳、鈦、鈷、鉈、鉭、鎢、硅化鎢、鎢化鈦、氮化鈦、氮化鉈、碳化鉈、鎳鉬或氮硅化鉈。
[0076]當(dāng)所述柵金屬層為多層堆疊結(jié)構(gòu)時，所述柵金屬層包括:位于柵介質(zhì)層表面上的功函數(shù)層和位于所述功函數(shù)層表面上的第二柵金屬層。其中，在IO器件區(qū)域，該柵介質(zhì)層包括第一柵介質(zhì)層和第二柵介質(zhì)層的疊層，在核心器件區(qū)域，該柵介質(zhì)層僅包括第二柵介質(zhì)層。
[0077]本實施例中所述功函數(shù)層材料可以為鈦、氮化鈦、鉈、鈦鋁或氮化鉈。所述第二柵金屬層材料可以為招、銅、銀、金、怕、鎮(zhèn)、欽、鉆、銘、組、鶴、娃化鶴、鶴化欽、氣化欽、氣化韋它、碳化鉈、鎳鉬或氮硅化鉈。
[0078]形成金屬柵極之后，即可繼續(xù)執(zhí)行后續(xù)的CMOS工藝步驟，如進行金屬互連的過程，這里不再贅述。
[0079]本實施例中先采用熱氧化工藝形成較厚的第一柵介質(zhì)層，再形成源漏，因此形成第一柵介質(zhì)層時較高的熱預(yù)算對后續(xù)源漏形成過程沒有任何影響，從而在不影響源漏質(zhì)量的前提下，使第一柵介質(zhì)層的厚度滿足IO器件的要求，同時，不需采用化學(xué)氧化工藝形成的第一柵介質(zhì)層，進而避免了采用化學(xué)氧化工藝帶來的第一柵介質(zhì)層厚度不足的問題；之后再去除第二溝槽底部的第一柵介質(zhì)層材料，在第二有源區(qū)上單獨形成較薄的第二柵介質(zhì)層，保證了 HKMG結(jié)構(gòu)的核心器件對界面層厚度和質(zhì)量，即同時滿足了 IO器件和HKMG結(jié)構(gòu)的核心器件對柵介質(zhì)層厚度的不同要求，從而可將IO器件的制作工藝與核心器件的HKMG工藝集成。
[0080]由于高溫(一般為500°C以上)能影響HKMG結(jié)構(gòu)中的高K介質(zhì)層和金屬柵極的質(zhì)量，因此在形成高K介質(zhì)層之后就不能再進行高溫工藝，如形成源漏時的退火工藝，因此，本實施例中將IO器件的制作工藝與“后柵極”工藝結(jié)合，既保證了高K介質(zhì)層和金屬柵極的質(zhì)量，又能夠?qū)⒖蓪O器件的制作工藝與核心器件的HKMG工藝集成。
[0081]與上述方法實施例相對應(yīng)，本發(fā)明另一實施例還公開了采用上述方法步驟形成的半導(dǎo)體集成器件，該半導(dǎo)體集成器件的結(jié)構(gòu)圖可參照圖8，包括:
[0082]半導(dǎo)體襯底100，該半導(dǎo)體襯底100表面內(nèi)形成有隔離區(qū)101及位于隔離區(qū)101之間的有源區(qū)，有源區(qū)包括第一有源區(qū)102a和第二有源區(qū)102b，第一有源區(qū)102a為IO器件的有源區(qū)，第二有源區(qū)102b為HKMG結(jié)構(gòu)型器件(即核心器件)的有源區(qū)；位于第一有源區(qū)102a表面上的第一柵介質(zhì)層103，位于第二有源區(qū)102b表面上的第二柵介質(zhì)層112，其中，第一柵介質(zhì)層的厚度為lnm-6nm,所述第二柵介質(zhì)層的厚度為0.1nm-1nm ;位于IO器件的柵介質(zhì)層及核心器件的第二柵介質(zhì)層上方由高K介質(zhì)層113和位于高K介質(zhì)層上的金屬柵極114組成的HKMG結(jié)構(gòu)；覆蓋除HKMG結(jié)構(gòu)外的襯底表面的第二阻擋層108，以及覆蓋第二阻擋層108的層間介質(zhì)層109,層間介質(zhì)層109表面與金屬柵極114頂部齊平。
[0083]本實施例中的IO器件的柵介質(zhì)層為第一柵介質(zhì)層和第二柵介質(zhì)層的疊層，進一步保證了 IO器件的柵介質(zhì)層厚度。
[0084]對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
【權(quán)利要求】
1.一種半導(dǎo)體集成器件制作方法，其特征在于，包括: 提供半導(dǎo)體襯底，在所述襯底表面內(nèi)形成第一有源區(qū)、第二有源區(qū)和隔離區(qū)，在所述襯底表面上形成第一柵介質(zhì)層； 在所述第一柵介質(zhì)層表面上形成替代柵電極層； 以替代柵電極層為掩膜，在襯底表面內(nèi)形成源/漏極； 在襯底表面上形成層間介質(zhì)層，且所述層間介質(zhì)層表面與替代柵電極層頂部齊平；以所述層間介質(zhì)層為掩膜，去除所述替代柵電極層，形成溝槽，位于所述第一有源區(qū)上方的溝槽為第一溝槽，位于第二有源區(qū)上方的溝槽為第二溝槽； 在所述第一溝槽上方形成第一阻擋層，以所述第一阻擋層為掩膜，去除第二溝槽底部的第一柵介質(zhì)層材料； 在第二溝槽底部形成第二柵介質(zhì)層，所述第二柵介質(zhì)層的厚度小于所述第一柵介質(zhì)層的厚度； 在所述第一溝槽和第二溝槽區(qū)域形成金屬柵極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成器件制作方法，其特征在于，所述第一有源區(qū)為IO器件的有源區(qū)，所述第二有源區(qū)為采用HKMG工藝制作的器件的有源區(qū)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成器件制作方法，其特征在于，所述第一柵介質(zhì)層的厚度為lnm-6nm。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成器件制作方法，其特征在于，所述第二柵介質(zhì)層的厚度為0.lnm-lnm。`
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成器件制作方法，其特征在于，所述在所述襯底表面上形成第一柵介質(zhì)層的工藝為熱氧化工藝，所述在襯底表面上形成第二柵介質(zhì)層的工藝為熱氧化工藝、化學(xué)氧化工藝或ALD工藝。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成器件制作方法，其特征在于，所述第一阻擋層材料為光刻膠。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成器件制作方法，其特征在于，所述在襯底表面上形成第二柵介質(zhì)層之前，還包括:去除所述第一阻擋層。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成器件制作方法，其特征在于，在去除所述第一阻擋層之后還包括:對所述襯底進行化學(xué)清洗。
9.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成器件制作方法，其特征在于，所述在襯底表面上形成層間介質(zhì)層之前，還包括:在所述襯底表面上形成第二阻擋層。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體集成器件制作方法，其特征在于，所述第二阻擋層材料為氮化硅。
11.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成器件制作方法，其特征在于，所述填充所述溝槽，形成金屬柵極的過程為: 在所述溝槽的底部和側(cè)壁形成高K介質(zhì)層； 在所述高K介質(zhì)層表面形成柵金屬層，所述柵金屬層填滿所述溝槽； 去除所述層間介質(zhì)層表面上的柵金屬層材料和高K介質(zhì)層材料，使所述層間介質(zhì)層表面齊平，得到所述金屬柵極。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成器件制作方法，其特征在于，所述高K介質(zhì)層材料為氧化鉿、氧化鉿娃、氧化鑭、氧化鑭招、氧化錯、氧化錯娃、氧化鉭、氧化鈦、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化釔、氧化招、氧化鉛鈧鉭、和銀酸鉛鋅中的至少一種。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體集成器件制作方法，其特征在于，所述柵金屬層為單一覆層或多層堆疊結(jié)構(gòu)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成器件制作方法，其特征在于，所述柵金屬層為單一覆層時，所述棚金屬層材料為招、銅、銀、金、怕、鎮(zhèn)、欽、鉆、銘、組、鶴、娃化鶴、鶴化欽、氮化鈦、氮化鉈、碳化鉈、鎳鉬或氮硅化鉈。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成器件制作方法，其特征在于，所述柵金屬層為多層堆疊結(jié)構(gòu)時，所述柵金屬層包括: 位于所述柵介質(zhì)層表面上的功函數(shù)層； 位于所述功函數(shù)層表面上的第二柵金屬層，所述第二柵金屬層材料可以為鋁、銅、銀、金、鉬、鎳、鈦、鈷、鉈、鉭、鎢、硅化鎢、鎢化鈦、氮化鈦、氮化鉈、碳化鉈、鎳鉬或氮硅化鉈。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體集成器件制作方法，其特征在于，所述功函數(shù)層材料為鈦、氮化鈦、鉈、鈦鋁或氮化鉈。
17.一種半導(dǎo)體集成 器件，其特征在于，包括: 半導(dǎo)體襯底，位于該半導(dǎo)體襯底表面內(nèi)的第一有源區(qū)、第二有源區(qū)和隔離區(qū)； 位于所述第一有源區(qū)表面上的第一柵介質(zhì)層； 位于所述第二有源區(qū)表面上的第二柵介質(zhì)層，所述第二柵介質(zhì)層的厚度小于所述第一柵介質(zhì)層的厚度； 位于所述第一柵介質(zhì)層和第二柵介質(zhì)層上的金屬柵極； 位于所述襯底表面上的層間介質(zhì)層，所述層間介質(zhì)層與所述金屬柵極頂部齊平。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成器件，其特征在于，所述第一有源區(qū)為IO器件的有源區(qū)，所述第二有源區(qū)為HKMG結(jié)構(gòu)型器件的有源區(qū)，所述第一柵介質(zhì)層的厚度為lnm-6nm,所述第二柵介質(zhì)層的厚度為0.lnm-lnm。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體集成器件，其特征在于，所述IO器件的柵介質(zhì)層為第一柵介質(zhì)和第二柵介質(zhì)層的疊層。
【文檔編號】H01L27/092GK103531453SQ201210226537
【公開日】2014年1月22日 申請日期:2012年7月2日 優(yōu)先權(quán)日:2012年7月2日
【發(fā)明者】王文博, 卜偉海 申請人:中芯國際集成電路制造(上海)有限公司