專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明 構(gòu)思的實(shí)施例涉及半導(dǎo)體器件及其制造方法。
背景技術(shù)：
在高度集成的半導(dǎo)體器件的制造過程中，正積極研究增加溝道區(qū)域內(nèi)載流子遷移率的方法以努力增強(qiáng)器件性能。在一個方法中，已經(jīng)確定通過在半導(dǎo)體器件中形成應(yīng)力層而向溝道區(qū)域施加拉應(yīng)力或壓應(yīng)力可獲得增加的載流子遷移率。具體地，通過形成拉應(yīng)力層能夠提高主要載流子是電子的η-溝道金屬氧化物半導(dǎo)體(NMOS)區(qū)域中的電子遷移率。同樣，通過形成壓應(yīng)力層能夠提高主要載流子是空穴的P-溝道金屬氧化物半導(dǎo)體(PMOS)區(qū)域中的空穴遷移率。為了進(jìn)一步增強(qiáng)所施加應(yīng)力的效果，源極區(qū)域和漏極區(qū)域的每個可以通過例如選擇性外延生長(SEG)工藝形成為拉應(yīng)力層或者壓應(yīng)力層。在通過SEG工藝形成的源極區(qū)域和漏極區(qū)域中，非均勻的晶體生長會導(dǎo)致諸如堆疊故障(stacking fault)的缺陷。這種缺陷會不利地影響所獲得的半導(dǎo)體器件的可靠性。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的方面提供性能被增強(qiáng)的半導(dǎo)體器件。本發(fā)明構(gòu)思的方面還提供性能被增強(qiáng)的半導(dǎo)體器件的制造方法。在一方面，半導(dǎo)體器件包括基板；第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域，在基板上且彼此間隔開；溝道區(qū)域，在基板上且位于第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域之間，該溝道區(qū)域是外延層，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加應(yīng)力；以及柵極電極，在溝道區(qū)域上。在一些實(shí)施例中，溝道區(qū)域采用下方的基板作為籽晶層而生長。在一些實(shí)施例中，溝道區(qū)域還采用第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域作為籽晶層而生長。在一些實(shí)施例中，溝道區(qū)域在第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域的應(yīng)力下生長。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加壓應(yīng)力。在一些實(shí)施例中,第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括SiGe。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中半導(dǎo)體器件包括PMOS晶體管。在一些實(shí)施例中，施加到溝道區(qū)域的壓應(yīng)力使溝道區(qū)域中空穴載流子的遷移率增加。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加拉應(yīng)力。
在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括SiC。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中半導(dǎo)體器件包括NMOS晶體管。在一些實(shí)施例中，施加到溝道區(qū)域的拉應(yīng)力使溝道區(qū)域中電子載流子的遷移率增加。在一些實(shí)施例中，半導(dǎo)體器件還包括柵極電極和溝道區(qū)域之間的柵極絕緣層。在一些實(shí)施例中，柵極絕緣層包括高k材料。 在一些實(shí)施例中，柵極絕緣層還沿著柵極電極的側(cè)壁延伸。 在一些實(shí)施例中，柵極電極包括金屬材料。在一些實(shí)施例中，金屬材料包括從Al、TiN、TaN和Ti構(gòu)成的組中選擇的至少一個。在一些實(shí)施例中，溝道區(qū)域具有相對于基板的上表面位于第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域的下邊界下面的下邊界。在一些實(shí)施例中，溝道區(qū)域設(shè)置在基板中的凹進(jìn)中，使得溝道區(qū)域的下邊界位于第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域的下邊界下面。在一些實(shí)施例中，溝道區(qū)域的上表面高于第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域的上表面。在一些實(shí)施例中，基板在水平方向上延伸，并且其中第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域在該水平方向上彼此間隔開。另一方面，一種半導(dǎo)體器件包括基板；第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域，在基板上且彼此間隔開；溝道區(qū)域，在基板上且位于第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域之間，該溝道區(qū)域是在第一生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域的應(yīng)力下生長的外延層；以及柵極電極，在溝道區(qū)域上。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加應(yīng)力。在一些實(shí)施例中，溝道區(qū)域采用下方的基板作為籽晶層而生長。在一些實(shí)施例中，溝道區(qū)域還采用第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域作為籽晶層而生長。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加壓應(yīng)力。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括SiGe。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中半導(dǎo)體器件包括PMOS晶體管。在一些實(shí)施例中，施加到溝道區(qū)域的壓應(yīng)力使溝道區(qū)域中空穴載流子的遷移率增加。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加拉應(yīng)力。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括SiC。在一些實(shí)施例中，第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中半導(dǎo)體器件包括NMOS晶體管。
在一些實(shí)施例中，施加到溝道區(qū)域的拉應(yīng)カ使溝道區(qū)域中電子載流子的遷移率增カロ。在一些實(shí)施例中，半導(dǎo)體器件還包括柵極電極和溝道區(qū)域之間的柵極絕緣層。在一些實(shí)施例中，柵極絕緣層包括高k材料。在一些實(shí)施例中，柵極絕緣層還沿著柵極電極的側(cè)壁延伸。在一些實(shí)施例中，柵極電極包括金屬材料。
在一些實(shí)施例中，金屬材料包括從Al、TiN、TaN和Ti構(gòu)成的組中選擇的至少ー個。在一些實(shí)施例中，溝道區(qū)域具有相對于基板的上表面位于第一應(yīng)カ生成外延區(qū)域和第二應(yīng)カ生成外延區(qū)域的下邊界下面的下邊界。在一些實(shí)施例中，溝道區(qū)域設(shè)置在基板中的凹進(jìn)中，使得溝道區(qū)域的下邊界位于第一應(yīng)カ生成外延區(qū)域和第二應(yīng)カ生成外延區(qū)域的下邊界下面。在一些實(shí)施例中，溝道區(qū)域的上表面高于第一應(yīng)カ生成外延區(qū)域和第二應(yīng)カ生成外延區(qū)域的上表面。在一些實(shí)施例中，基板在水平方向上延伸，并且其中第一應(yīng)カ生成外延區(qū)域和第ニ應(yīng)カ生成外延區(qū)域在該水平方向上彼此間隔開。另ー方面，一種半導(dǎo)體器件包括基板；源極區(qū)域和漏極區(qū)域，在基板上且彼此間隔開，該源極區(qū)域和漏極區(qū)域包括SiGe和SiC中的至少ー個；溝道區(qū)域，在基板上且在源極區(qū)域和漏極區(qū)域之間，該溝道區(qū)域是外延層；以及柵極電極，在溝道區(qū)域上。在一些實(shí)施例中，源極區(qū)域和漏極區(qū)域向溝道區(qū)域施加壓應(yīng)力。在一些實(shí)施例中，施加到溝道區(qū)域的壓應(yīng)カ使溝道區(qū)域中空穴載流子的遷移率增カロ。在一些實(shí)施例中，源極區(qū)域和漏極區(qū)域向溝道區(qū)域施加拉應(yīng)力。在一些實(shí)施例中，施加到溝道區(qū)域的拉應(yīng)カ使溝道區(qū)域中電子載流子的遷移率增カロ。在一些實(shí)施例中，溝道區(qū)域在源極區(qū)域和漏極區(qū)域的應(yīng)カ下生長。在一些實(shí)施例中，源極區(qū)域和漏極區(qū)域包括外延層。在一些實(shí)施例中，源極區(qū)域和漏極區(qū)域被摻雜η型雜質(zhì)。在一些實(shí)施例中，源極區(qū)域和漏極區(qū)域被摻雜P型雜質(zhì)。另ー方面，一種半導(dǎo)體器件包括基板，包括第一區(qū)域和第二區(qū)域；第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域，在基板上且在基板的第一區(qū)域中彼此間隔開；第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域，在基板上且在基板的第二區(qū)域中彼此間隔開；第一溝道區(qū)域，在基板上且位于第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域之間，該第一溝道區(qū)域是外延層，第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域向第一溝道區(qū)域施加壓應(yīng)カ；第二溝道區(qū)域，在基板上且位于第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域之間，該第二溝道區(qū)域是外延層，第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域向第二溝道區(qū)域施加拉應(yīng)カ；以及第ー柵極電極，在第一溝道區(qū)域上，第二柵極電極，在第二溝道區(qū)域上。在一些實(shí)施例中，第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域、第一溝道區(qū)域和第一柵極電極構(gòu)成PMOS晶體管，第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域、第二溝道區(qū)域和第二柵極電極構(gòu)成匪OS晶體管。在一些實(shí)施例中，第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域被摻雜P型雜質(zhì)，第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域被摻雜η型雜質(zhì)。在一些實(shí)施例中，半導(dǎo)體器件還包括在基板中第一區(qū)域和第二區(qū)域之間的隔離區(qū)域。在一些實(shí)施例中，半導(dǎo)體器件還包括在第一柵電極和第二柵電極的側(cè)壁處、第一區(qū)域中的第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域上以及第ニ區(qū)域中的第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域上的絕緣層。在一些實(shí)施例中，半導(dǎo)體器件還包括第一電極和第二電極的側(cè)壁處的絕緣間隔物。
在一些實(shí)施例中，半導(dǎo)體器件還包括第一柵電極和第二柵電極與相應(yīng)的第一溝道區(qū)域和第二溝道區(qū)域之間的柵極絕緣層。在一些實(shí)施例中，柵極絕緣層還沿著第一柵電極和第二柵電極的側(cè)壁延伸。在一些實(shí)施例中，第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域包括SiGe0在一些實(shí)施例中，第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域包括SiC。在一些實(shí)施例中，施加到第一溝道區(qū)域的壓應(yīng)カ使第一溝道區(qū)域中空穴載流子的遷移率増加。在一些實(shí)施例中，施加到第二溝道區(qū)域的拉應(yīng)カ使第二溝道區(qū)域中電子載流子的遷移率増加。另ー方面，一種半導(dǎo)體器件的形成方法，包括在基板上外延形成第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域，且該第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域彼此間隔開；在第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域之間外延形成溝道區(qū)域；以及在溝道區(qū)域上提供電極。在一些實(shí)施例中，外延形成第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域包括采用下方的基板作為籽晶層外延形成第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域。在一些實(shí)施例中，外延形成溝道區(qū)域包括采用第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域作為籽晶層外延形成溝道區(qū)域。在一些實(shí)施例中，外延形成溝道區(qū)域包括在第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域的應(yīng)カ下外延形成溝道區(qū)域。在一些實(shí)施例中，第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域向溝道區(qū)域施加壓應(yīng)力。在一些實(shí)施例中，第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域包括SiGe。在一些實(shí)施例中，第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中半導(dǎo)體器件包括PMOS晶體管。在一些實(shí)施例中，施加到溝道區(qū)域的壓應(yīng)カ使溝道區(qū)域中空穴載流子的遷移率增カロ。在一些實(shí)施例中，第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域向溝道區(qū)域施加拉應(yīng)力。在一些實(shí)施例中，第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域包括SiC。
在一些實(shí)施例中，第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中半導(dǎo)體器件包括NMOS晶體管。在一些實(shí)施例中，施加到溝道區(qū)域的拉應(yīng)カ使溝道區(qū)域中電子載流子的遷移率增カロ。在一些實(shí)施例中，該方法還包括在提供電極之前在溝道區(qū)域上形成柵極絕緣層。在一些實(shí)施例中，柵極絕緣層包括高k材料。 在一些實(shí)施例中，形成柵極包括采用金屬材料形成柵極電極。在一些實(shí)施例中，金屬材料包括從Al、TiN、TaN和Ti構(gòu)成的組中選擇的至少ー個。在一些實(shí)施例中，該方法還包括在外延形成溝道區(qū)域之前，在第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域之間于基板中形成凹槽；以及在凹槽中外延形成溝道區(qū)域。在一些實(shí)施例中，外延形成溝道區(qū)域提供了上表面高于第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域的上表面的溝道區(qū)域。在一些實(shí)施例中，基板沿水平方向延伸，并且第一應(yīng)カ生成區(qū)域和第二應(yīng)カ生成區(qū)域在該水平方向上彼此間隔開。另ー方面，一種半導(dǎo)體器件的形成方法包括提供包括第一區(qū)域和第二區(qū)域的基板；在基板上提供彼此間隔開的第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域，且該第一壓應(yīng)カ生成外延區(qū)域和該第二壓應(yīng)カ生成外延區(qū)域位于基板的第一區(qū)域中；在基板上提供彼此間隔開的第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域，該第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域位于基板的第二區(qū)域中；在第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域之間外延形成第一溝道區(qū)域，第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)カ生成外延區(qū)域向第一溝道區(qū)域施加壓應(yīng)カ；在第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域之間外延形成第二溝道區(qū)域，第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)カ生成外延區(qū)域向第二溝道區(qū)域施加拉應(yīng)カ；以及在第一溝道區(qū)域上提供第一柵極電極，在第二溝道區(qū)域上提供第二柵極電極。在一些實(shí)施例中，在基板的第一區(qū)域中提供第一壓應(yīng)カ生成外延區(qū)域和第二壓應(yīng)力生成外延區(qū)域包括在基板的第一區(qū)域中外延生長SiGe層。在一些實(shí)施例中，在基板的第二區(qū)域中提供第一拉應(yīng)カ生成外延區(qū)域和第二拉應(yīng)力生成外延區(qū)域包括在基板的第二區(qū)域中外延生長SiC層。在一些實(shí)施例中，提供第一柵電極和第二柵電極還包括在第一區(qū)域中的SiGe層上以及在第二區(qū)域中的SiC層上分別提供第一柵極電極偽圖案和第二柵極電極偽圖案；在第一柵極電極偽圖案和第二柵極電極偽圖案上提供層間絕緣層；平坦化該層間絕緣層，以暴露第一柵極電極偽圖案和第二柵極電極偽圖案的上部分；去除柵極電極偽圖案；采用層間絕緣層作為掩模去除SiGe層和SiC層的通過去除偽圖案而暴露的部分，以暴露下方的基板；在暴露的基板上外延形成第一溝道區(qū)域和第二溝道區(qū)域；在第一溝道區(qū)域和第二溝道區(qū)域上提供柵極絕緣層；在第一區(qū)域和第二區(qū)域中的柵極絕緣層上及層間絕緣層上形成柵極電極層；以及平坦化柵極電極層以暴露層間絕緣層，由此提供第一溝道區(qū)域上的第一柵極電極和第二溝道區(qū)域上的第二柵極電扱。在一些實(shí)施例中，該方法還包括在提供層間絕緣層之前在第一柵極電極偽圖案和第二柵極電極偽圖案的側(cè)壁處提供絕緣間隔物。
另ー方面，一種半導(dǎo)體器件的形成方法，包括在基板的第一區(qū)域中外延生長SiGe層；在基板的第二區(qū)域中外延生長SiC層；在第一區(qū)域中的SiGe層上以及在第二區(qū)域中的SiC層上分別提供第一柵極電極偽圖案和第二柵極電極偽圖案；在第一柵極電極偽圖案和第二柵極電極偽圖案上提供層間絕緣層；平坦化該層間絕緣層，以暴露第一柵極電極偽圖案和第二柵極電極偽圖案的上部分；去除柵極電極偽圖案；采用層間絕緣層作為掩模去除SiGe層和SiC層通過去除偽圖案而暴露的部分，以暴露下方的基板，從而在基板的第一區(qū)域中形成間隔開的SiGe層的源極區(qū)域和漏極區(qū)域且在基板的第二區(qū)域中形成間隔開的SiC層的源極區(qū)域和漏極區(qū)域；在基板的第一區(qū)域中在源極區(qū)域和漏極區(qū)域之間的暴露的基板上外延形成第一溝道區(qū)域，在基板的第二區(qū)域中在源極區(qū)域和漏極區(qū)域之間的暴露的基板上外延形成第二溝道區(qū)域；在第一溝道區(qū)域和第二溝道區(qū)域上提供柵極絕緣層；分別在第一區(qū)域和第二區(qū)域中在柵極絕緣層和層間絕緣層上形成第一柵極電極層和第二柵極電極層；以及平坦化第一柵極電極層和第二柵極電極層以暴露層間絕緣層，由此提供第ー溝道區(qū)域上的第一柵極電極以及第ニ溝道區(qū)域上的第二 柵極電扱。在一些實(shí)施例中間隔開的SiGe層的源極區(qū)域和漏極區(qū)域向第一溝道區(qū)域施加壓應(yīng)力，間隔開的SiC層的源極區(qū)域和漏極區(qū)域向第二溝道區(qū)域施加拉應(yīng)力。在一些實(shí)施例中，該方法還包括在提供層間絕緣層之前在第一柵極電極偽圖案和第二柵極電極偽圖案的側(cè)壁處提供絕緣間隔物。另ー方面，ー種存儲系統(tǒng)包括存儲器控制器，產(chǎn)生指令和地址信號；以及存儲器模塊，包括多個存儲器，該存儲器模塊接收指令和地址信號且響應(yīng)地向至少ー個存儲器存儲數(shù)據(jù)且從至少ー個存儲器接收數(shù)據(jù)，其中每個存儲器包括基板；第一應(yīng)カ生成外延區(qū)域和第二應(yīng)カ生成外延區(qū)域，在基板上且彼此間隔開；溝道區(qū)域，在基板上且位于第一應(yīng)カ生成外延區(qū)域和第二應(yīng)カ生成外延區(qū)域之間，該溝道區(qū)域是外延層，第一應(yīng)カ生成外延區(qū)域和第二應(yīng)カ生成外延區(qū)域向溝道區(qū)域施加應(yīng)カ；以及柵極電極，在溝道區(qū)域上。


包括附圖以提供對本發(fā)明構(gòu)思的進(jìn)ー步理解，并且附圖被并入該說明書且構(gòu)成該說明書的一部分。附圖示出了本發(fā)明構(gòu)思的示例性實(shí)施例，并且與描述一起用于說明本發(fā)明構(gòu)思的原理。附圖中圖I是根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件的截面圖；圖2到7是示出圖I所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖；圖8是根據(jù)本發(fā)明構(gòu)思另ー示例性實(shí)施例的半導(dǎo)體器件的截面圖；圖9是示出圖8所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖；圖10是根據(jù)本發(fā)明構(gòu)思另ー示例性實(shí)施例的半導(dǎo)體器件的截面圖；圖11到18是示出圖10所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖；圖19是根據(jù)本發(fā)明構(gòu)思另ー示例性實(shí)施例的半導(dǎo)體器件的截面圖；圖20是示出圖19所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖；圖21是根據(jù)本發(fā)明構(gòu)思另ー示例性實(shí)施例的半導(dǎo)體器件的截面圖；以及圖22是圖21所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖；圖23A和23B是示出包括根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件的電子裝置的示意方塊圖。
具體實(shí)施例方式以下將參考附圖更全面地描述本發(fā)明構(gòu)思的實(shí)施例，在附圖中實(shí)施例被示出。然而，本發(fā)明可以實(shí)施為不同的形式且不應(yīng)該被解釋為限于這里給出的實(shí)施例。通篇說明書中相同的附圖標(biāo)記指示相同的元件。應(yīng)該理解的是，盡管這里采用詞語“第一”、“第二”等描述各種元件，但這些元件不應(yīng)該受限于這些詞語。這些詞語用來區(qū)分ー個元件和另一元件。例如，“第一”元件可以被稱為“第二，，元件，相似地，“第二，，元件可以被稱為“第一”元件，而不背離本發(fā)明構(gòu)思的范圍。如這里所采用的，詞語“和/或”包括一個或多個相關(guān)所列項(xiàng)目的任意及所有組合。應(yīng)該理解的是，當(dāng)元件被稱為在另一元件“上”、“連接到”或“耦接到”另一元件時，其可以直接在另一元件上、直接連接到另一元件或直接耦接到另一元件，或者可以存在 中間元件。相反，當(dāng)元件被稱為直接地在另一元件“上”、“直接連接”或“直接耦接”到另ー元件時，則不存在中間元件。用于描述元件之間的關(guān)系的其他詞語(例如，“之間”與“直接在...之間”，“相鄰”與“直接相鄰”等)應(yīng)該以相同的方式被解釋。當(dāng)元件在這里被描述為在另一元件“上方”時，其可以在另一元件上方或者下方，可以直接耦接到另一元件或可以存在中間元件，或者這些元件可以以一空隙或間隙被分隔開。這里采用的術(shù)語是為了描述特定的實(shí)施例，而不g在限制本發(fā)明。如這里所采用的，単數(shù)形式“一”和“該”也g在包括復(fù)數(shù)形式，除非上下文另有清楚的指示。此外，應(yīng)理解的是，當(dāng)詞語"包括"在這里被采用時，其指示所述特征、整體、步驟、操作、元件和/或部件的存在，但不排除存在或添加一個或更多其他特征、整體、步驟、操作、元件、組分和/或其組。在說明書中，應(yīng)該理解的是，當(dāng)層(或者膜)被稱為在另一層或者基板“上”時，其可以直接在另ー層或者基板上，或者可以存在中間層。附圖中，層和區(qū)域的尺寸為了圖示的清楚被夸大。而且，盡管詞語第一、第二和第三在本發(fā)明的各種實(shí)施例中被用于描述各種區(qū)域和層，但這些區(qū)域和層并不局限于這些詞語。這些詞語僅用于區(qū)別ー個區(qū)域或?qū)优c另一區(qū)域或?qū)?。因此，在一個實(shí)施例中被稱為第一層的層在另ー實(shí)施例中可以被稱為第二層。這里描述和示例的實(shí)施例包括其互補(bǔ)實(shí)施例。如這里所采用的，詞語‘和/或，包括一個或多個相關(guān)所列項(xiàng)目的任意及所有組合。通篇相同的附圖標(biāo)記指示相同的元件。在本發(fā)明構(gòu)思的實(shí)施例中，通過源極區(qū)域和漏極區(qū)域施加到溝道區(qū)域的應(yīng)カ的量被優(yōu)化。在一些實(shí)施例中，源極區(qū)域和漏極區(qū)域中的每個與溝道區(qū)域之間的接觸表面的面積被最大化。這樣，所得到的器件的性能被增強(qiáng)。圖I是根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件的截面圖。參考圖I，半導(dǎo)體器件包括半導(dǎo)體基板100、溝道外延層120、源極外延層112、漏極外延層114、柵極電極130、柵極絕緣層125和層間絕緣膜150。半導(dǎo)體基板100可以包括，例如，體硅基板、絕緣體上硅(SOI)基板、鍺基板、絕緣體上鍺(GOI)基板、硅-鍺基板、通過選擇性外延生長(SEG)形成的外延薄膜基板或者適合于形成半導(dǎo)體基板的其它材料。溝道外延層120可以形成在半導(dǎo)體基板100的溝道區(qū)域C上。在一個實(shí)施例中，溝道外延層120可以通過SEG形成。源極外延層112和漏極外延層114可以分別形成在溝道外延層120的兩側(cè)。在一些實(shí)施例中，源極外延層112和漏極外延層114可以面接觸溝道外延層120。具體地，源極外延層112可以在第一接觸表面J面接觸溝道外延層120，漏極外延層114可以在第二接觸表面K面接觸溝道外延層120。這里，在實(shí)施例中，源極外延層112和漏極外延層114可以包括含雜質(zhì)的Si外延層,溝道外延層120可以包括Si外延層。具體地,例如,源極外延層112和漏極外延層114可以包括含Ge和C中的至少ー種的Si外延層，溝道外延層120可以包括不含雜質(zhì)的Si外延層。在一些實(shí)施例中，溝道層的上部可以在離子注入エ藝中摻入雜質(zhì)，以形成η型或者P型溝道區(qū)域。η型溝道區(qū)域可以通過采用例如小于約50KeV的低離子注入能量對該區(qū)域摻雜P型摻雜劑，例如，BF2+而形成。P型溝道區(qū)域可以通過采用例如小于約50KeV的低離子注入能量對該區(qū)域摻雜η型摻雜劑，例如，As+，而形成。在其中源極外延層112和漏極外延層114包括SiGe外延層的實(shí)施例中，溝道外延層120會承受通過相鄰的源極外延層112和漏極外延層114施加到溝道外延層120的壓應(yīng)力。在這種情況下，假設(shè)溝道外延層120的主要載流子是空穴，則載流子的遷移率可以通過暴露到壓應(yīng)カ而提尚。具體地，在當(dāng)前示例性實(shí)施例中，因?yàn)樵礃O外延層112和漏極外延層114接觸溝道外延層120的整個側(cè)面，所以壓應(yīng)カ可以均勻地施加在溝道外延層120的整個側(cè)面。因此，與源極外延層112和漏極外延層114點(diǎn)接觸溝道外延層120的構(gòu)造相比或者與源極外延層112和漏極外延層114僅面接觸溝道外延層120的一部分側(cè)面的構(gòu)造相比，該構(gòu)造中載流子的遷移率可以被顯著地提高。所得到的増加的載流子遷移率極大地提升了半導(dǎo)體器件的性倉^:。在其中源極外延層112和漏極外延層114包括SiC外延層的實(shí)施例中，溝道外延層120會承受通過相鄰的源極外延層112和漏極外延層114施加到溝道外延層120的拉應(yīng)力。例如，參見圖10所示實(shí)施例的區(qū)域II。在這種情況下，假設(shè)溝道外延層120的主要載流子是電子，則載流子的遷移率可以通過暴露到拉應(yīng)カ而提高。而且，在該構(gòu)造中，因?yàn)槔瓚?yīng)カ可以均勻地施加在溝道外延層120的整個側(cè)面，所以與上面示出的壓應(yīng)カ的情況ー樣，溝道外延層120內(nèi)的載流子遷移率可以被顯著地提升。形成根據(jù)當(dāng)前示例性實(shí)施例的源極外延層112和漏極外延層114的晶體可以均勻地沿一方向生長。具體地，在一些實(shí)施例中，形成源極外延層112和漏極外延層114的晶體可以沿一方向(例如，Y方向)均勻地生長，該方向垂直于半導(dǎo)體基板100所延伸的水平方向。這可能是因?yàn)樵礃O外延層112和漏極外延層114沿例如Y方向外延生長在半導(dǎo)體基板100 上。在圖I中，源極外延層112形成在溝道外延層120的左側(cè)，漏極外延層114形成在溝道外延層120的右側(cè)。然而，本發(fā)明并不局限于此。在一些構(gòu)造中，源極外延層112和漏極外延層114的位置可以互換。柵極電極130可以形成在溝道外延層120上。具體地，在當(dāng)前示例性實(shí)施例中，柵極電極130可以包括例如金屬柵極電扱?？梢杂糜跂艠O電極130的金屬材料的示例可以包括，但不限于，Cu、Al、W、TiN及其合金中的至少ー種。柵極絕緣層125可以定位在溝道外延層120和柵極電極130之間。
層間絕緣膜150可以形成在源極外延層112和漏極外延層114上。層間絕緣膜150可以包括，例如，SiNx或者SiOx，但是并不局限于此，而是可以采用任何適當(dāng)?shù)慕^緣層。以下，將描述圖I所示的半導(dǎo)體器件的示例性制造方法。圖2到5是示出圖I所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖。參考圖2，預(yù)外延層110通過外延生長形成在半導(dǎo)體基板100上。在一實(shí)施例中，預(yù)外延層110可以包括含諸如Ge或者C的雜質(zhì)的Si外延層。參考圖3，偽柵極140和層間絕緣膜150形成在預(yù)外延層110上。偽柵極140可以采用常規(guī)制造方法形成。例如，包括例如多晶硅的導(dǎo)電層(未示出)可以設(shè)置在預(yù)外延層110上，然后被圖案化，由此形成偽柵極140。偽柵極140可以包括諸如多晶硅的導(dǎo)電材料。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。 層間絕緣膜150可以采用常規(guī)制造方法形成。例如，在偽柵極140形成之后，絕緣材料(未示出)可以形成在預(yù)外延層110和偽柵極140上。然后，絕緣材料(未示出)可以被平坦化，直到暴露偽柵極140的頂面，由此形成層間絕緣膜150。參考圖4，源極外延層112和漏極外延層114通過去除偽柵極140 (見圖3)和偽柵極140下方的預(yù)外延層110而形成。源極外延層112和漏極外延層114在水平方向上彼此間隔開。去除偽柵極140和在偽柵極140下方的預(yù)外延層110的エ藝可以包括蝕刻偽柵極140和在偽柵極140下方的預(yù)外延層110直到半導(dǎo)體基板100的頂面被暴露。在這種情況下，在偽柵極140下方的預(yù)外延層110可以被蝕刻足夠的時間，直到半導(dǎo)體基板100的頂面被暴露。參考圖5，溝道外延層120可以通過選擇性外延生長(SEG)形成在源極外延層112和漏極外延層114之間。在一個實(shí)施例中，溝道外延層120可以包括通過SEG形成的Si外延層。在一些實(shí)施例中，溝道外延層120形成在半導(dǎo)體基板100被暴露的頂面上，但是不形成在層間絕緣膜150上。當(dāng)源極外延層112和漏極外延層114包括SiGe外延層時，溝道外延層120可以在壓應(yīng)カ施加到其兩個側(cè)面的條件下沿Y方向外延生長。盡管圖中未示出，但當(dāng)源極外延層112和漏極外延層114是SiC外延層時，溝道外延層120可以在拉應(yīng)カ施加到兩個側(cè)面的條件下沿例如Y方向外延生長。在當(dāng)前示例性實(shí)施例中，如上所述,溝道外延層120在壓應(yīng)カ或者拉應(yīng)カ施加到其整個兩個側(cè)面的條件下生長。因此，應(yīng)カ在盡可能最寬的接觸表面上均勻地施加到溝道外延層120。另外，在當(dāng)前示例性實(shí)施例中，預(yù)外延層110通過沿一方向(例如，Y方向)的外延生長形成在半導(dǎo)體基板100上，然后被圖案化而形成源極外延層112和漏極外延層114。因此，形成源極外延層112和漏極外延層114的晶體在一方向(例如Y方向)上均勻地生長。如果溝槽(未示出)形成在半導(dǎo)體100中且如果源極外延層112和漏極外延層114形成在溝槽中，則晶體可以沿著溝槽(未示出)形狀在各個方向上生長，由此形成源極外延層112和漏極外延層114。在這種情況下，在每個方向上生長的晶體會在ー確定區(qū)域中彼此相交，而彼此相交的晶體的晶格結(jié)構(gòu)之間的差異會引起堆疊故障。然而，在當(dāng)前示例性實(shí)施例中，因?yàn)樾纬稍礃O外延層112和漏極外延層114的晶體在相同的方向(例如Y方向)上均勻地生長，所以可以預(yù)先減輕或防止堆疊故障。結(jié)果，可以改善半導(dǎo)體器件的可靠性，而且通過擴(kuò)展，可以增強(qiáng)半導(dǎo)體器件的性能。返回參考圖1，柵極絕緣層125形成在溝道外延層120上，而柵極電極130形成在柵極絕緣層125上。柵極電極130可以通過用金屬或其他電極材料填充在層間絕緣膜150中且在溝道外延層120上的孔，然后平坦化該金屬而形成，下面將更詳細(xì)地描述該エ藝。.根據(jù)圖I所示的示例性實(shí)施例的半導(dǎo)體器件還可以采用與以上制造方法不同的方法而制造。以下，將描述圖I所示的半導(dǎo)體器件的另ー示例性制造方法。圖6和7是示出圖I所示的半導(dǎo)體器件的另ー制造方法中的中間エ藝的截面圖。參考圖6，偽柵極141在形成外延層之前形成在半導(dǎo)體基板100上。偽柵極141可 以通過在半導(dǎo)體基板100上形成絕緣層(未示出)且圖案化該絕緣層而形成。參考圖7，源極外延層112和漏極外延層114通過外延生長形成在半導(dǎo)體基板100上。這里，具體地，源極外延層112和漏極外延層114可以通過SEG形成在偽柵極141的兩偵れ例如，如果在圖6的包括偽柵極141的結(jié)構(gòu)上實(shí)施SEGエ藝，且假設(shè)偽柵極141包括諸如SiNx或者SiOx的絕緣材料,則沒有外延層形成在偽柵極141上,且外延生長僅發(fā)生在半導(dǎo)體基板100的暴露部分上。這樣，如圖所不，源極外延層112和漏極外延層114可以選擇性地形成在偽柵極141的兩側(cè)。在圖7中，源極外延層112和漏極外延層114通過SEGエ藝選擇性地形成在偽柵極141的兩側(cè)。然而，本發(fā)明的實(shí)施例并不局限于此。如將在后面描述的，因?yàn)樵谛纬稍礃O外延層112和漏極外延層114之后偽柵極141被去除，所以外延層是否形成在偽柵極141上是無關(guān)緊要的。層間絕緣膜150形成在源極外延層112和漏極外延層114上,而且半導(dǎo)體基板100的至少一部分頂面(例如，溝道區(qū)域C)通過去除偽柵極141 (見圖7)而如圖4所示被暴露。然后，如圖5所示，溝道外延層120通過SEG形成在半導(dǎo)體基板100的暴露頂面上，且柵極絕緣層125和柵極電極130 (見圖I)形成在溝道外延層120上。所得到的半導(dǎo)體器件在圖I中被示出。以下，將參考圖8和9描述根據(jù)另ー示例性實(shí)施例的半導(dǎo)體器件及其制造方法。為了簡明起見，將省略對于與在先實(shí)施例的元件基本相同的元件的描述，且主要描述當(dāng)前實(shí)施例和在先實(shí)施例之間的差別。圖8是根據(jù)本發(fā)明另一示例性實(shí)施例的半導(dǎo)體器件的截面圖。圖9是示出圖8所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖。參考圖8，半導(dǎo)體器件的溝道外延層121形成于半導(dǎo)體基板100的溝道區(qū)域C。這里，溝道外延層121可以形成在溝道溝槽105內(nèi)或者形成在形成于半導(dǎo)體基板100之中的凹槽中。也就是說，溝道外延層121的底面可以相對于基板的上表面低于源極外延層112和漏極外延層114的底面。在本示例性實(shí)施例中，如此形成的溝道外延層121的上部區(qū)域受到從源極外延層112和漏極外延層114施加到該上部區(qū)域的整個側(cè)面的壓應(yīng)カ(或者拉應(yīng)力)。因此，可以有效地提升溝道外延層121內(nèi)的載流子遷移率。根據(jù)當(dāng)前示例性實(shí)施例的半導(dǎo)體器件可以采用各種常規(guī)制造方法形成。例如，溝道溝槽105可以如圖9所示通過過蝕刻在偽柵極140下方的預(yù)外延層110 (見圖3)或過蝕刻偽柵極141 (見圖7)而形成在半導(dǎo)體基板100中。然后，溝道外延層121 (見圖8)可以外延生長在所得到的溝道溝槽105中，由此形成根據(jù)當(dāng)前示例性實(shí)施例的半導(dǎo)體器件。以下，將參考圖10描述根據(jù)另ー示例性實(shí)施例的半導(dǎo)體器件。以下描述將主要集中在當(dāng)前實(shí)施例和在先實(shí)施例之間的差別上。圖10是根據(jù)另ー示例性實(shí)施例的半導(dǎo)體器件的截面圖。參考圖10，半導(dǎo)體器件包括半導(dǎo)體基板200、第一溝道外延層272和第二溝道外延層274、第一源極外延層212A和第二源極外延層214A、第一漏極外延層212B和第二漏極外延層214B、第一柵電極292和第二柵電極294以及層間絕緣膜250。半導(dǎo)體基板200可以包括第一區(qū)域I和第二區(qū)域II。在當(dāng)前示例性實(shí)施例中，第一區(qū)域I可以是其上形成有P-溝道金屬氧化物半導(dǎo)體(PMOS)元件的區(qū)域，第二區(qū)域II可以是其上形成有η-溝道金屬氧化物半導(dǎo)體(NMOS)元件的區(qū)域。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此，而是形成在第一區(qū)域I和第二區(qū)域II上的元件可以按照需要而交換。也就是說，盡管圖中未示出，但NMOS元件可以形成在第一區(qū)域I上，PMOS元件可以形成在第ニ區(qū)域II上。備選地，NMOS元件或者PMOS元件可以形成在第一區(qū)域I和第二區(qū)域II兩者上。元件隔離膜202可以形成在半導(dǎo)體基板200中。元件隔離膜202可以是，但并不局限于，填充形成在半導(dǎo)體基板200中的每個溝槽以提供元件隔離的淺溝槽隔離(STI)膜。在圖10中，元件隔離膜202的頂面與半導(dǎo)體基板200的頂面處于相同的高度處。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。必要時，元件隔離膜202的頂面可以高于或低于半導(dǎo)體基板200的頂面。
第一溝道外延層272和第二溝道外延層274可以形成于半導(dǎo)體基板200的溝道區(qū)域C。具體地，第一溝道外延層272可以形成在半導(dǎo)體基板200的第一區(qū)域I的溝道區(qū)域C上，第二溝道外延層274可以形成在半導(dǎo)體基板200的第二區(qū)域II的溝道區(qū)域C上。第一源極外延層212Α和第一漏極外延層212Β可以形成在第一溝道外延層272的兩側(cè)，第二源極外延層214Α和第二漏極外延層214Β可以形成在第二溝道外延層274的兩偵れ第一源極外延層212Α和第二源極外延層214Α以及第ー漏極外延層212Β和第二漏極外延層214Β可以分別在第一溝道外延層272和第二溝道外延層274的兩側(cè)形成在半導(dǎo)體基板200上。具體地，第一源極外延層212Α和第二源極外延層214Α以及第一漏極外延層212Β和第二漏極外延層214Β可以形成在半導(dǎo)體基板200上，但不形成在元件隔離膜202 上。第一柵極絕緣膜282和第二柵極絕緣膜284可以分別形成在第一溝道外延層272和第二溝道外延層274上。第一柵極絕緣膜282和第二柵極絕緣膜284可以可選地分別沿著第一柵極間隔物242和第二柵極間隔物244的全部側(cè)壁或部分側(cè)壁延伸。雖然未詳細(xì)示出，但根據(jù)當(dāng)前示例性實(shí)施例的第一柵極絕緣膜282和第二柵極絕緣膜284可以具有由界面氧化層(未示出)和高k層(未示出)構(gòu)成的雙層結(jié)構(gòu)。界面氧化層可以包括例如SiO2,高k層可以包括例如Hf02、A1203、ZrO2或Ta02。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。第一柵電極292和第二柵電極294可以分別形成在第一柵極絕緣膜282和第二柵極絕緣膜284上。在當(dāng)前示例性實(shí)施例中，第一柵電極292和第二柵電極294可以包括金屬柵電極。第一柵極間隔物242和第二柵極間隔物244可以形成在第一柵電極292和第二柵電極294的兩側(cè)(或者第一柵極絕緣膜282和第二柵極絕緣膜284的兩側(cè))。第一柵極間隔物242和第二柵極間隔物244可以包括諸如SiNx或者SiOx的絕緣材料。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。層間絕緣膜250可以形成在半導(dǎo)體基板200和元件隔離膜202上。層間絕緣膜250可以包括諸如SiNx的絕緣材料。然而，本發(fā)明 構(gòu)思的實(shí)施例并不局限于此。在根據(jù)當(dāng)前示例性實(shí)施例的半導(dǎo)體器件中，壓應(yīng)カ均勻地施加到其上形成有PMOS元件(例如，PMOS晶體管)的第一區(qū)域I的第一溝道外延層272的整個兩個側(cè)面。因此，可以提升作為第一溝道外延層272的主要載流子的空穴的遷移率。另外，拉應(yīng)カ均勻地施加到其上形成有NMOS元件(例如，NMOS晶體管)的第二區(qū)域II的第二溝道外延層274的整個兩個側(cè)面。因此，可以提升作為第二溝道外延層274的主要載流子的電子的遷移率。以下，將描述圖10所示的半導(dǎo)體器件的示例性制造方法。圖11到16是示出圖10所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖。參考圖11，元件隔離膜202形成在半導(dǎo)體基板200中。具體地，溝槽形成在半導(dǎo)體基板200的第一區(qū)域I和第二區(qū)域II的每個中且被填充有絕緣膜，由此形成元件隔離膜202。填充溝槽的絕緣膜的頂面可以高于或低于半導(dǎo)體基板200的頂面。參考圖12，第一預(yù)外延層212和第二預(yù)外延層214形成在半導(dǎo)體基板200上。具體地，在遮蓋第二區(qū)域II的同時第一預(yù)外延層212通過外延生長形成在半導(dǎo)體基板200的第一區(qū)域I上，而在遮蓋第一區(qū)域I的同時第二預(yù)外延層214通過外延生長形成在第二區(qū)域II上。這里，第一預(yù)外延層212和第二預(yù)外延層214可以通過SEG形成。具體地，晶體沿一方向(例如，Y方向)生長在半導(dǎo)體基板200上，以形成第一預(yù)外延層212和第二預(yù)外延層214。在一些實(shí)施例中，在半導(dǎo)體基板200上采用暴露的基板作為籽晶層而進(jìn)行晶體生長。然而，在元件隔離膜202上不發(fā)生晶體生長，因?yàn)楦綦x膜不用作用于晶體生長的籽晶。因此，第一預(yù)外延層212和第二預(yù)外延層214不形成在元件隔離膜202上。第一預(yù)外延層212可以包括含第一雜質(zhì)的Si外延層，第二預(yù)外延層214可以包括含第二雜質(zhì)的Si外延層，其中第二雜質(zhì)與第一雜質(zhì)不同。具體地，第一預(yù)外延層212可以包括，例如SiGe外延層，第二預(yù)外延層214可以包括，例如SiC外延層?？梢圆捎酶郊庸に噥硇纬深A(yù)外延層，以最終變成源扱/漏極區(qū)域。例如，對于第一區(qū)域I中的PMOS器件，源極/漏極區(qū)域可以被附加地?fù)接信?。對于第二區(qū)域II中的NMOS器件，源扱/漏極區(qū)域可以附加地?fù)接辛?。參考圖13，第一緩沖氧化膜圖案222和第二緩沖氧化膜圖案224以及第一偽柵極232和第二偽柵極234分別形成在第一預(yù)外延層212和第二預(yù)外延層214上。第一緩沖氧化膜圖案222和第二緩沖氧化膜圖案224以及第一偽柵極232和第二偽柵極234可以采用各種常規(guī)制造方法形成。例如，緩沖氧化膜(未示出)和導(dǎo)電層(未示出)可以順次地堆疊在第一預(yù)外延層212和第二預(yù)外延層214上，然后被圖案化，以形成第一緩沖氧化膜圖案222和第二緩沖氧化膜圖案224以及第一偽柵極232和第二偽柵極234。這里，第一緩沖氧化膜圖案222和第二緩沖氧化膜圖案224以及第一偽柵極232和第二偽柵極234可以形成在半導(dǎo)體基板200的溝道區(qū)域C (見圖10)上。參考圖14，第一柵極間隔物242和第二柵極間隔物244形成在第一緩沖氧化膜圖案222和第二緩沖氧化膜圖案224以及第一偽柵極232和第二偽柵極234的兩側(cè)。第一柵極間隔物242和第二柵極間隔物244可以包括諸如SiNx或者SiOx的絕緣材料。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。圖中，第一柵極間隔物242和第二柵極間隔物244成形為沿垂直于半導(dǎo)體基板200的方向延伸的柱形。然而，第一間隔物242和第二間隔物244的形狀可以按照需要被修改，例如，它們可以形成為‘し’形狀或者其他形狀。在形成第一柵極間隔物242和第二柵極間隔物244之后，層間絕緣膜250形成在半導(dǎo)體基板200上。層間絕緣膜250可以通過在半導(dǎo)體基板200上形成諸如SiNx的絕緣材料且平坦化該絕緣材料直到第一偽柵極232和第二偽柵極234的頂面被暴露而形成。
參考圖15，暴露半導(dǎo)體基板200的頂面的第一溝槽262和第二溝槽264通過去除第一偽柵極232和第二偽柵極234 (見圖14)以及在第一偽柵極232和第二偽柵極234下方的第一預(yù)外延層212和第二預(yù)外延層214 (見圖14)而形成。具體地，在第一柵極間隔物242和第二柵極間隔物244之間的第一偽柵極232和第二偽柵極234、第一緩沖氧化膜圖案222和第二緩沖氧化膜圖案224以及第ー預(yù)外延層212和第二預(yù)外延層214被蝕刻足夠長的時間，以形成暴露半導(dǎo)體基板200的頂面的第一溝槽262和第二溝槽264。通過如上所述形成第一溝槽262和第二溝槽264，第一源極外延層212A和第一漏極外延層212B形成在第一溝槽262的兩側(cè)，第二源極外延層214A和第二漏極外延層214B形成在第二溝槽264的兩側(cè)。參考圖16，第一溝道外延層272和第二溝道外延層274通過SEG由Si分別形成在第一溝槽262和第二溝槽264 (見圖15)中。當(dāng)?shù)谝粶系劳庋訉?72和第二溝道外延層274通過SEG形成吋，晶體生長不發(fā)生在層間絕緣膜250以及第ー柵極間隔物242和第二柵極間隔物244上，但是發(fā)生在暴露的半導(dǎo)體基板200上。因此，第一溝道外延層272可以在承受從第一源極外延層212A和第一漏極外延層212B施加的壓應(yīng)カ的條件下形成在半導(dǎo)體基板200上，第二溝道外延層274可以在承受從第二源極外延層214A和第二漏極外延層214B施加的拉應(yīng)カ的條件下形成在半導(dǎo)體基板200上。當(dāng)其生長時，壓應(yīng)力或拉應(yīng)カ從源扱/漏極區(qū)域(在它們的邊界區(qū)域)施加到溝道區(qū)域。這樣，溝道區(qū)域可以被認(rèn)為在相鄰源極/漏極區(qū)域的應(yīng)カ下生長。通常，應(yīng)カ分布為使得在第一溝道外延層272和第二溝道外延層274的鄰接相鄰的源扱/漏極區(qū)域的部分處的應(yīng)力相對較強(qiáng)，而在中心部分最弱。當(dāng)電壓施加到所得到的器件時，第一溝道外延層272和第二溝道外延層274的頂部，例如，最接近柵電極292和294的部分，作為所得到器件的有效溝道區(qū)域。返回參考圖10，第一柵極絕緣膜282和第二柵極絕緣膜284分別在第一柵極間隔物242和第二柵極間隔物244之間形成在第一溝道外延層272和第二溝道外延層274上。這里，第一柵極絕緣膜282和第二柵極絕緣膜284可以沿著第一柵極間隔物242和第二柵極間隔物244的側(cè)壁延伸。雖然未詳細(xì)示出，但根據(jù)當(dāng)前示例性實(shí)施例的第一柵極絕緣膜282和第二柵極絕緣膜284可以具有由界面氧化層(未示出)和高k層(未示出)構(gòu)成的雙層結(jié)構(gòu)。界面氧化層可以包括例如SiO2,高k層可以包括例如Hf02、A1203、ZrO2或Ta02。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。再次參考圖10，第一柵極絕緣膜282和第二柵極絕緣膜284上的開ロ被填充柵極電極層，例如被填充諸如Al、Cu、W、Ti、TaN或者TiN的金屬，然后該層被平坦化，以形成第一柵電極292和第二柵電極294。在當(dāng)前示例性實(shí)施例中，第一柵電極292和第二柵電極294包括金屬。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。在采用該方法制造的半導(dǎo)體器件中，壓應(yīng)カ均勻地施加到第一溝道外延層272的整個兩個側(cè)面，拉應(yīng)カ均勻地施加到第二溝道外延層274的整個兩個側(cè)面。因此，作為第一溝道外延層272的主要載流子的空穴的遷移率和作為第二溝道外延層274的主要載流子的電子的遷移率可以被顯著提高。
在當(dāng)前示例性實(shí)施例中，第一源極外延層212A和第一漏極外延層212B以及第二源極外延層214A和第二漏極外延層214B直接外延生長在半導(dǎo)體基板200上。因此，形成第一源極外延層212A和第一漏極外延層212B以及第ニ源極外延層214A和第二漏極外延層214B的晶體沿一方向(例如，Y方向)均勻地生長。因此，第一源極外延層212A和第一漏極外延層212B以及第ニ源極外延層214A和第二漏極外延層214B中發(fā)生堆疊故障的可能性被降低。在當(dāng)前示例性實(shí)施例中，已經(jīng)描述了 PMOS元件和NMOS元件同時形成在半導(dǎo)體基板200的第一區(qū)域I和第二區(qū)域II上的情況。然而，本發(fā)明構(gòu)思的實(shí)施例并不局限于此。形成元件的順序可以按照需要而改變。例如，PMOS元件可以形成在半導(dǎo)體基板200的第一區(qū)域I上，然后NMOS元件可以形成在第二區(qū)域II上。相反地，NMOS元件可以形成在半導(dǎo)體基板200的第二區(qū)域II上，然后PMOS元件可以形成在第一區(qū)域I上。另外，與當(dāng)前示例性實(shí)施例相反， OS元件可以形成在半導(dǎo)體基板200的第一區(qū)域I上，PMOS元件可以形成在第二區(qū)域II上。盡管以上已經(jīng)描述了圖10所示的半導(dǎo)體器件的示例性制造方法，但其可以按照需要被修改。以下，將描述圖10所示的半導(dǎo)體器件的另ー示例性制造方法。圖17和18是示出圖10所示的半導(dǎo)體器件的另ー制造方法中的中間エ藝的截面圖。參考圖17，第一預(yù)外延層211和第二預(yù)外延層213形成在半導(dǎo)體基板200上。具體地，在遮蓋第二區(qū)域II的同時第一預(yù)外延層211通過外延生長形成在半導(dǎo)體基板200的第一區(qū)域I的整個表面上，而在遮蓋第一區(qū)域I的同時第二預(yù)外延層213通過外延生長形成在半導(dǎo)體基板200的第二區(qū)域II的整個表面上。第一預(yù)外延層211可以是含第一雜質(zhì)的Si外延層，第二預(yù)外延層213可以是含第ニ雜質(zhì)的Si外延層，其中第二雜質(zhì)與第一雜質(zhì)不同。具體地，第一預(yù)外延層211可以包括，例如SiGe外延層，第二預(yù)外延層213可以包括，例如SiC外延層。參考圖18，第一預(yù)外延層211和第二預(yù)外延層213 (見圖17)以及半導(dǎo)體基板200被圖案化，以在半導(dǎo)體基板200中形成元件隔離溝槽(未示出)。每個元件隔離溝槽(未示出)被填充絕緣膜，由此形成元件隔離膜202。然后，進(jìn)行與圖16所示的在先實(shí)施例的エ藝類似的エ藝來制造圖10中示出的半導(dǎo)體器件。以下，將參考圖19和20描述根據(jù)另ー示例性實(shí)施例的半導(dǎo)體器件及其制造方法。以下描述將也集中在當(dāng)前實(shí)施例和在先實(shí)施例之間的差別上。圖19是根據(jù)本發(fā)明另一示例性實(shí)施例的半導(dǎo)體器件的截面圖。圖20是示出圖19所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖。參考圖19，形成于半導(dǎo)體基板200的第一區(qū)域I的第一溝道外延層273還可以形成在半導(dǎo)體基板200中形成的溝道溝槽205 (見圖20)中。因此，形成于半導(dǎo)體基板200的第一區(qū)域I的第一溝道外延層273的底面A可以低于形成于半導(dǎo)體基板200的第二區(qū)域II的第二溝道外延層274的底面B。該半導(dǎo)體器件可以采用各種常規(guī)制造方法形成。例如，參考圖20，在第一區(qū)域I上 形成在第一柵極間隔物242之間的第一預(yù)外延層212 (見圖14)被過蝕刻，以形成半導(dǎo)體基板200中的溝道溝槽205。然后，第一溝道外延層273通過SEG形成在溝道溝槽205中。結(jié)果，第一溝道外延層273的底面A低于第二溝道外延層274的底面B。在本實(shí)施例中，盡管在圖19中第一溝道外延層273的底面A低于第二溝道外延層274的底面B，但本發(fā)明構(gòu)思的實(shí)施例并不局限于此。當(dāng)必要時，第二溝道外延層274的底面B可以形成為低于第一溝道外延層273的底面A。以下，將參考圖21和22描述根據(jù)另ー示例性實(shí)施例的半導(dǎo)體器件及其制造方法。以下描述將也集中在當(dāng)前實(shí)施例和在先實(shí)施例之間的差別上。圖21是根據(jù)本發(fā)明另一示例性實(shí)施例的半導(dǎo)體器件的截面圖。圖22是圖21所示的半導(dǎo)體器件的制造方法中的中間エ藝的截面圖；參考圖21，形成于半導(dǎo)體基板200的第一區(qū)域I的第一溝道外延層275的頂面P可以高于相鄰第一源極外延層212A和第一漏極外延層212B的頂面。另外，形成于半導(dǎo)體基板200的第一區(qū)域I的第一溝道外延層275的頂面P可以高于形成于半導(dǎo)體基板200的第二區(qū)域II的第二溝道外延層274的頂面Q。該半導(dǎo)體器件可以采用各種常規(guī)制造方法形成。例如，參考圖22，第一溝道外延層275和第二溝道外延層274分別通過SEG形成在第一溝槽262和第二溝槽264(見圖20)中，使得第一溝道外延層275的頂面P高于相鄰第一源極外延層212A和第一漏極外延層212B的頂面或者高于第二溝道外延層274的頂面Q，由此制造圖21所示的半導(dǎo)體器件。盡管圖21中第一溝道外延層275的頂面P高于相鄰第一源極外延層212A和第一漏極外延層212B的頂面，但本發(fā)明構(gòu)思的實(shí)施例并不局限于此。在其他實(shí)施例中，第二溝道外延層274的頂面Q可以形成為高于相鄰第二源極外延層214A和第二漏極外延層214B的頂面。另外，盡管圖21中第一溝道外延層275的頂面P高于第二溝道外延層274的頂面Q，但第二溝道外延層274的頂面Q也可以形成為高于第一溝道外延層275的頂面P。也就是說，可以進(jìn)行各種未圖示實(shí)施例的組合。圖23A和23B是示出包括根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件的電子裝置的方塊示意圖。參考圖23A，將描述包括根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件的電子裝置1300。電子裝置1300可以用于以下之一中個人數(shù)字助理(PDA)、便攜式計算機(jī)、移動計算機(jī)、上網(wǎng)本、無線電話、移動電話、數(shù)字音樂播放器、有線或者無線電子裝置或者包括以上至少兩種的復(fù)雜電子裝置。電子裝置1300可以包括通過總線1350而彼此結(jié)合的控制器1310、輸入/輸出裝置1320 (諸如鍵區(qū)(keypad)、鍵盤、顯示器)、存儲器1330以及無線接ロ 1340?？刂破?310可以包括例如至少ー個微處理器、數(shù)字信號處理器、微型控制器等。存儲器1330可以構(gòu)造為存儲用戶數(shù)據(jù)或者控制器1310采用的指令碼。存儲器1330可以包括根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件。電子裝置1300可以使用無線接ロ1340，該無線接ロ 1340被構(gòu)造為采用RF信號向無線通信網(wǎng)絡(luò)傳輸數(shù)據(jù)或者從無線通信網(wǎng)絡(luò)接收數(shù)據(jù)。無線接ロ 1340可以包括例如天線、無線收發(fā)器等。電子系統(tǒng)1300可以采用諸如 CDMA、GSM、NADC、E-TDMA、WCDMA、CDMA2000、Wi-Fi、Muni Wi_Fi、藍(lán)牙、DECT、無線 USB、Flash-OFDM、IEEE802. 20、GPRS、iBurst、WiBro, WiMAX、WiMAX-Advanced, UMTS-TDD, HSPA,EVDO, LTE-Advanced、MMDS等的通信系統(tǒng)的通信接ロ協(xié)議。參考圖23B，將描述包括根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件的存儲系統(tǒng)。存儲系統(tǒng)1400可以包括用于存儲大量數(shù)據(jù)的存儲器1410和存儲器控制器1420。存儲器控制器1420控制存儲器1410，以便響應(yīng)于主機(jī)1430的讀/寫要求而讀取存儲在存儲器1410中的數(shù)據(jù)或者向存儲器1410寫入數(shù)據(jù)。存儲器控制器1420可以包括地址映射表，用于將由主機(jī)1430 (例如，移動裝置或者計算機(jī)系統(tǒng))提供的地址映射成存儲器1410的物理地址。存儲器1410可以是根據(jù)本發(fā)明構(gòu)思示例性實(shí)施例的半導(dǎo)體器件。
盡管已經(jīng)參考本發(fā)明的優(yōu)選實(shí)施例特別地示出和描述了本發(fā)明的實(shí)施例，但本領(lǐng)域的技術(shù)人員應(yīng)該明白的是，這里可以進(jìn)行各種形式和細(xì)節(jié)上的改變而不背離由權(quán)利要求定義的本發(fā)明的精神和范圍。本申請要求于2011年7月I日提交韓國專利局的第10-2011-0065545號韓國專利申請的優(yōu)先權(quán)，其內(nèi)容通過引用整體合并于此。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 基板； 第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域，在所述基板上且彼此間隔開； 溝道區(qū)域，在所述基板上且位于所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域之間，所述溝道區(qū)域是外延層，所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域向所述溝道區(qū)域施加應(yīng)力；以及 柵極電極，在所述溝道區(qū)域上。
2.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述溝道區(qū)域采用下方的所述基板作為籽晶層而生長。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其中所述溝道區(qū)域還采用所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域作為籽晶層而生長。
4.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述溝道區(qū)域在所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域的應(yīng)力下生長。
5.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域向所述溝道區(qū)域施加壓應(yīng)力。
6.如權(quán)利要求5所述的半導(dǎo)體器件，其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域包括SiGe。
7.如權(quán)利要求5所述的半導(dǎo)體器件，其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中所述半導(dǎo)體器件包括PMOS晶體管。
8.如權(quán)利要求5所述的半導(dǎo)體器件，其中施加到所述溝道區(qū)域的壓應(yīng)力使所述溝道區(qū)域中空穴載流子的遷移率增加。
9.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域向所述溝道區(qū)域施加拉應(yīng)力。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域包括SiC。
11.如權(quán)利要求9所述的半導(dǎo)體器件，其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域包括源極區(qū)域和漏極區(qū)域，并且其中所述半導(dǎo)體器件包括NMOS晶體管。
12.如權(quán)利要求9所述的半導(dǎo)體器件，其中施加到所述溝道區(qū)域的拉應(yīng)力使所述溝道區(qū)域中的電子載流子的遷移率增加。
13.如權(quán)利要求I所述的半導(dǎo)體器件，還包括所述柵極電極和所述溝道區(qū)域之間的柵極絕緣層。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其中所述柵極絕緣層包括高k材料。
15.如權(quán)利要求13所述的半導(dǎo)體器件，其中所述柵極絕緣層還沿著所述柵極電極的側(cè)壁延伸。
16.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述柵極電極包括金屬材料。
17.如權(quán)利要求16所述的半導(dǎo)體器件，其中所述金屬材料包括從Al、TiN、TaN和Ti構(gòu)成的組中選擇的至少一個。
18.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述溝道區(qū)域具有相對于所述基板的上表面位于所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域的下邊界下方的下邊界。
19.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述溝道區(qū)域設(shè)置在所述基板中的凹槽中，使得所述溝道區(qū)域的下邊界位于所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域的下邊界下方。
20.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述溝道區(qū)域的上表面高于所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域的上表面。
21.如權(quán)利要求I所述的半導(dǎo)體器件，其中所述基板在水平方向上延伸，并且其中所述第一應(yīng)力生成外延區(qū)域和所述第二應(yīng)力生成外延區(qū)域在所述水平方向上彼此間隔開。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件，該半導(dǎo)體器件包括基板和在該基板上且彼此間隔開的第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域。溝道區(qū)域在該基板上且位于第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域之間。柵極電極位于溝道區(qū)域上。溝道區(qū)域是外延層，且第一應(yīng)力生成外延區(qū)域和第二應(yīng)力生成外延區(qū)域向溝道區(qū)域施加應(yīng)力。
文檔編號H01L29/78GK102856383SQ201210226910
公開日2013年1月2日 申請日期2012年6月29日 優(yōu)先權(quán)日2011年7月1日
發(fā)明者樸興圭, 金男奎, 宋宇彬, 鄭秀珍, 金永弼, 李炳讃, 李善佶 申請人:三星電子株式會社