專(zhuān)利名稱(chēng)：在半導(dǎo)體襯底中形成接地硅通孔的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體器件的制造，更具體地來(lái)說(shuō)，涉及在半導(dǎo)體襯底中形成接地硅通孔的方法。
背景技術(shù)：
中介層用于集成電路封裝，通常用于空間轉(zhuǎn)換，將該中介層用于在半導(dǎo)體管芯和封裝組件之間的布線連接。圖I示出了中介層10的一部分的橫截面圖。通常，中介層10包括襯底30，該中介層通常由有機(jī)材料或陶瓷形成。為了進(jìn)行來(lái)自ー個(gè)或多個(gè)半導(dǎo)體管芯和/或封裝元件(未示出)的電連接，在襯底30中形成ー個(gè)或多個(gè)硅通孔(TSV) 50。隨著集成電路的規(guī)?？s小不斷増加和電路功能不斷増加，對(duì)于逐漸更小的中介層線寬的要求不斷増加。當(dāng)線寬縮小吋，由于來(lái)自管芯/管芯封裝電阻、電感、電容的負(fù)載，RC傳輸線效應(yīng)增加。而且，當(dāng)襯底30不接地時(shí)，在相鄰TSV之間的交叉耦合或串?dāng)_也增加。由于在TSV之間的這種交叉耦合，沿相對(duì)較長(zhǎng)的互連傳輸?shù)男盘?hào)具有延遲和其他形式的失真。結(jié)果，這些信號(hào)可能被損壞，集成電路運(yùn)行緩慢，或者甚至導(dǎo)致故障。當(dāng)工作頻率增加時(shí)，這些影響可能更顯著。

發(fā)明內(nèi)容
為解決上述問(wèn)題，本發(fā)明提供了ー種形成半導(dǎo)體器件的方法，包括提供半導(dǎo)體襯底，半導(dǎo)體襯底具有第一面和與第一面相對(duì)的第二面；形成硅通孔TSV開(kāi)ロ，硅通孔開(kāi)ロ從半導(dǎo)體襯底的第一面延伸到半導(dǎo)體襯底中；在半導(dǎo)體襯底的第一面上并沿著TSV開(kāi)ロ的側(cè)壁和底部形成襯墊層；在位于開(kāi)口中的襯墊層上方沉積第一導(dǎo)電材料層，從而形成TSV ;在半導(dǎo)體襯底的第一面的上方形成層間介電ILD層；形成通孔開(kāi)ロ，通孔開(kāi)ロ從ILD層延伸到半導(dǎo)體襯底的一部分中；在ILD層中形成溝道開(kāi)ロ，從而暴露TSV的一部分；以及在通孔和溝道開(kāi)ロ中沉積第二導(dǎo)電材料層，從而形成互連結(jié)構(gòu)，互連結(jié)構(gòu)將TSV與半導(dǎo)體襯底電連接。其中，形成半導(dǎo)體器件包括形成中介層。該方法進(jìn)ー步包括在形成TSV的步驟以后，平整化半導(dǎo)體襯底的第一面。該方法進(jìn)ー步包括在襯墊層和TSV之間形成第一阻擋層。該方法進(jìn)ー步包括在第一阻擋層和TSV之間形成第一種子層。該方法進(jìn)ー步包括在半導(dǎo)體襯底的第一面的上方形成ILD層的步驟以前，形成蝕刻停止層。該方法進(jìn)ー步包括在通孔和溝道開(kāi)ロ的上方形成第二阻擋層。該方法進(jìn)ー步包括在第二阻擋層的上方形成第二種子層。其中，通過(guò)電化學(xué)電鍍形成互連結(jié)構(gòu)。其中，形成TSV和互連結(jié)構(gòu)包括形成由銅或銅合金所制成的結(jié)構(gòu)。該方法進(jìn)ー步包括在形成互連結(jié)構(gòu)的步驟以后，平整化半導(dǎo)體襯底的第一面。
此外，還提供了ー種形成中介層的方法，包括提供半導(dǎo)體襯底，半導(dǎo)體襯底具有正面和與正面相対的背面；形成ー個(gè)或多個(gè)硅通孔TSV，硅通孔從正面延伸到半導(dǎo)體襯底中；形成層間介電ILD層，層間介電層覆蓋半導(dǎo)體襯底的正面和ー個(gè)或多個(gè)硅通孔；以及形成具有第一隔離件和第二隔離件的互連結(jié)構(gòu)，第一隔離件形成在ILD層中并且第二隔離件形成在半導(dǎo)體襯底的一部分中，其中，互連結(jié)構(gòu)將半導(dǎo)體襯底電連接至ー個(gè)或多個(gè)TSV。該方法進(jìn)ー步包括在至少ー個(gè)或多個(gè)TSV和半導(dǎo)體襯底之間形成襯墊層。該方法進(jìn)ー步包括在ー個(gè)或多個(gè)TSV和襯墊層之間形成阻擋層和/或種子層。該方法進(jìn)ー步包括在至少互連結(jié)構(gòu)、ILD層與半導(dǎo)體襯底的正面之間形成阻擋層和/或種子層。此外，還提供了ー種集成電路結(jié)構(gòu)，包括半導(dǎo)體襯底，具有正面和與正面相對(duì) 的背面；硅通孔TSV，從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在層間介電ILD層中形成，ILD層覆蓋半導(dǎo)體襯底的正面，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)將半導(dǎo)體襯底電連接至TSV。其中，集成電路結(jié)構(gòu)為中介層。其中，中介層包括無(wú)源器件。其中，中介層包括有源器件。該集成電路結(jié)構(gòu)進(jìn)ー步包括襯底層，至少在TSV和半導(dǎo)體襯底之間形成。該集成電路結(jié)構(gòu)進(jìn)一歩包括阻擋層，在TSV和襯墊層之間形成；以及種子層，在TSV和阻擋層之間形成。其中，互連結(jié)構(gòu)和TSV由相同的導(dǎo)電材料形成。此外，還提供了ー種中介層，包括半導(dǎo)體襯底，具有正面和與正面相対的背面；硅通孔TSV，形成為從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；襯墊層，至少在TSV和半導(dǎo)體襯底之間形成；層間介電ILD層，在半導(dǎo)體襯底的正面的上方形成；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD層中形成，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)將TSV電連接至半導(dǎo)體襯底。該中介層進(jìn)一歩包括阻擋層，在TSV和襯墊層之間形成。該中介層進(jìn)一歩包括種子層，在TSV和阻擋層之間形成。其中，互連結(jié)構(gòu)和TSV由相同的導(dǎo)電材料形成。該中介層進(jìn)一歩包括無(wú)源器件。該中介層進(jìn)一歩包括有源器件。此外，還提供了一種半導(dǎo)體封裝結(jié)構(gòu)，包括中介層具有半導(dǎo)體襯底，具有正面和與正面相対的背面；硅通孔TSV，形成為從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；襯墊層，至少在TSV和半導(dǎo)體襯底之間形成；層間介電ILD層，在半導(dǎo)體襯底的正面的上方形成；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD層中形成，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)將TSV電連接至半導(dǎo)體襯底；第一半導(dǎo)體芯片；以及多個(gè)接合焊盤(pán)，將第一半導(dǎo)體芯片接合至中介層。該半導(dǎo)體封裝結(jié)構(gòu)進(jìn)一歩包括第二半導(dǎo)體芯片，接合在第一半導(dǎo)體芯片上。其中，中介層包括無(wú)源器件。
其中，中介層進(jìn)一歩包括有源器件。此外，還提供了一種半導(dǎo)體封裝結(jié)構(gòu)，包括中介層具有半導(dǎo)體襯底，具有正面和與正面相対的背面；硅通孔TSV，形成為從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；襯墊層，至少在TSV和半導(dǎo)體襯底之間形成；層間介電ILD層，在半導(dǎo)體襯底的正面的上方形成；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD層中形成，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)將TSV電連接至半導(dǎo)體襯底；多芯片半導(dǎo)體結(jié)構(gòu)，至少具有第一芯片和第二芯片；以及多個(gè)接合焊盤(pán)，將多芯片半導(dǎo)體結(jié)構(gòu)接合至中介層。其中，中介層包括無(wú)源器件。其中，中介層進(jìn)一歩包括有源器件。



從以下詳細(xì)描述，所附權(quán)利要求和附圖中，本發(fā)明的特征、方面、以及優(yōu)點(diǎn)更完整地顯現(xiàn)，其中圖I為示出由TSV至TSV連接所導(dǎo)致的低信號(hào)完整性問(wèn)題的中介層的一部分的橫截面圖。圖2至圖6為根據(jù)本發(fā)明的示例性實(shí)施例在各個(gè)制造階段的中介層的一部分的橫截面圖。
具體實(shí)施例方式在以下描述中，闡述了許多特定的細(xì)節(jié)從而提供了本公開(kāi)的實(shí)施例的完全理解。然而，本領(lǐng)域的普通技術(shù)人員之一應(yīng)意識(shí)到?jīng)]有這些特定的細(xì)節(jié)也可實(shí)施本公開(kāi)的實(shí)施例。在一些例子中，沒(méi)有詳細(xì)描述公知的結(jié)構(gòu)和エ藝從而避免了本公開(kāi)的不必要的模糊的實(shí)施例。整個(gè)本說(shuō)明書(shū)中引用“一個(gè)實(shí)施例”或“某個(gè)實(shí)施例”意味著本公開(kāi)的至少ー個(gè)實(shí)施例包括關(guān)于實(shí)施例而描述的特定部件、結(jié)構(gòu)或特征。因此在本說(shuō)明書(shū)的各個(gè)位置出現(xiàn)的短語(yǔ)“在ー個(gè)實(shí)施中”或“在某個(gè)實(shí)施例中”均不一定指同一個(gè)實(shí)施例。而且，在一個(gè)或多個(gè)實(shí)施例中可以以任何合適的方式組合特定部件、結(jié)構(gòu)或特征。應(yīng)理解，以下附圖沒(méi)有按比例繪制；而這些附圖只是為了闡明。圖2至圖6為根據(jù)本發(fā)明的示例性實(shí)施例在各個(gè)制造階段的中介層20的一部分的橫截面圖。應(yīng)該理解，為了更好地理解本發(fā)明的發(fā)明概念，已經(jīng)簡(jiǎn)化了圖2至圖6。參考圖2，中介層20包括襯底30，該襯底具有正面32a和與正面32a相対的背面32b。襯底30由硅形成，但是還可以使用包括III族、IV族、V族元素和硅鍺的其他半導(dǎo)體材料。在可選實(shí)施例中，襯底30包括通用材料，例如，無(wú)機(jī)材料和有機(jī)材料、陶瓷、和/或其多層。在形成TSV開(kāi)ロ的實(shí)施例中，該TSV開(kāi)ロ從正面32a延伸到襯底30的一部分中，在襯底30的正面32a的上方旋涂光刻膠層(未示出)。然后，通過(guò)曝光、烘焙、顯影、和/或其他光刻エ藝圖案化光刻膠層，使用圖案化的光刻膠層作為掩模元件，從而形成穿過(guò)襯底30的一部分的TSV。在一些實(shí)施例中，可以使用諸如等離子體蝕刻、化學(xué)濕蝕刻、激光鉆孔、和/或其他適當(dāng)エ藝的任何適當(dāng)?shù)奈g刻方法蝕刻TSV開(kāi)ロ。在實(shí)施例中，蝕刻エ藝包括深反應(yīng)離子蝕刻(RIE)エ藝，從而蝕刻襯底30。蝕刻エ藝可能導(dǎo)致開(kāi)ロ具有垂直側(cè)壁剖面或者錐形側(cè)壁剖面。在形成開(kāi)ロ的另ー個(gè)實(shí)施例中，該開(kāi)ロ為T(mén)SV開(kāi)ロ，可以在硬掩模層(未示出)上方形成光刻膠層(未示出)。通過(guò)曝光、烘焙、顯影、和/或其他光刻エ藝圖案化光刻膠層，從而提供暴露硬掩模層的開(kāi)ロ。然后，通過(guò)濕蝕刻或干蝕刻エ藝蝕刻曝光的硬掩模層，使用圖案化的光刻膠作為掩模元件，從而提供開(kāi)ロ。使用硬掩模層和圖案化的光刻膠作用掩模元件，實(shí)施蝕刻エ藝，從而蝕刻曝光的襯底30，以形成TSV開(kāi)ロ。此后，在襯底30上方形成襯墊層40。為了防止任何導(dǎo)電材料浸入(leach into)襯底30中，在襯底30的正面32a上并沿著TSV開(kāi)ロ的側(cè)壁和底部共形沉積襯底層40。在一些實(shí)施例中，襯墊層40可以由氧化硅、TEOS(正硅酸こ酷)氧化物、氮化硅、聚酰亞胺、或者其組合等形成。可以使用各種技術(shù)中的任意一種實(shí)施該沉積，各種技術(shù)包括熱氧化、LPCVD (低壓化學(xué)汽相沉積)、APCVD (常壓化學(xué)汽相沉積)、PECVD (等離子增強(qiáng)化學(xué)汽相沉 積)、以及其他適當(dāng)沉積程序。例如，可以采用通過(guò)TEOS和O3的LPCVD或PECVDエ藝，從而形成TEOS氧化膜。還參考圖2，然后，在襯墊層40的上方形成阻擋層45a，加襯里于TSV開(kāi)ロ。阻擋層45a用作防止金屬擴(kuò)散的擴(kuò)散阻擋并且用作金屬和電介質(zhì)之間的粘合層。在一些實(shí)施例中，難熔金屬、難熔金屬氮化物、難熔金屬硅氮化物、或者其組合通常用于阻擋層45a。例如，可以使用TaN、Ta、Ti、TiN、TiSiN、WN、或者其組合。在實(shí)施例中，阻擋層45a包括TaN層和Ta層。在另ー個(gè)實(shí)施例中，阻擋層45a為T(mén)iN層。在又一個(gè)實(shí)施例中，阻擋層45a為T(mén)i層?？梢允褂肞VD(物理汽相沉積)或者濺射等形成阻擋層45a。隨后，在阻擋層45a的上方形成金屬種子層(未示出)。在實(shí)施例中，金屬種子層為銅種子層，可以通過(guò)PVD(物理汽相沉積)、濺射、電鍍、或者化學(xué)鍍形成該銅種子層。在一些實(shí)施例中，使用諸如CVD (化學(xué)汽相沉積)的用于形成銅種子層的其他方法。接下來(lái)，在中介層20上方沉積導(dǎo)電材料層，以填充TSV開(kāi)ロ，從而形成導(dǎo)體塞55。在通篇描述中，將導(dǎo)體塞55稱(chēng)作硅通孔(TSV)。導(dǎo)電材料層可以包括選自導(dǎo)電材料組的低電阻率導(dǎo)電材料，該導(dǎo)電材料組包括但不限于銅和銅基合金。在一些實(shí)施例中，導(dǎo)電材料層可以包括各種材料，例如，鎢、鋁、金、銀、或者鈦等。形成方法包括濺射、印刷、電鍍、化學(xué)鍍、和/或化學(xué)汽相沉積(CVD)方法。隨后，通過(guò)蝕刻或者化學(xué)機(jī)械拋光(CMP)等去除位于TSV開(kāi)ロ外部的導(dǎo)電材料層的多余部分，以具有基本上與襯墊層40共平面的導(dǎo)體塞55的上表面。任選地，在中介層20的上方形成一個(gè)或多個(gè)蝕刻停止層60。通常，當(dāng)形成通孔和/或接觸時(shí)，蝕刻停止層提供機(jī)械裝置從而停止蝕刻エ藝。在一些實(shí)施例中，蝕刻停止層60由介電材料形成，該介電材料具有與諸如下襯墊層40、襯底30、以及上ILD層70的相鄰層不同的蝕刻選擇性。在實(shí)施例中，通過(guò)CVD或者PECVD技術(shù)所沉積的蝕刻停止層60可以由SiN, SiON, 0N、或者其組合等形成。還參考圖2，可以在襯底30的前表面32a在襯墊層40和蝕刻停止層60的上方形成層間介電(ILD)層70。ILD層70將TSV 55與隨后形成的互連結(jié)構(gòu)隔離。ILD層70可以為單層或多層結(jié)構(gòu)。在一些實(shí)施例中，ILD層70可以為含硅氧化物層，通過(guò)熱CVDエ藝或高密度等離子(HDP)エ藝由摻雜或未摻雜硅氧化物形成含硅氧化物層，例如，該摻雜或未摻雜含硅氧化物為未摻雜硅玻璃(USG)、摻磷硅玻璃(PSG)、或者硼磷硅玻璃(BPSG)。在一些可選實(shí)施例中，ILD層70可以由摻雜或摻P旋涂玻璃(SOG)、磷硅酸鹽TEOS(PTEOS)、或者硼磷酸鹽TEOS(BPTEOS)形成?，F(xiàn)在，將參考圖3至圖6描述電連接進(jìn)入襯底30之中的TSV的互連結(jié)構(gòu)。參考圖3，形成的通孔開(kāi)ロ 80從ILD層70延伸到襯底30的一部分中。在一些實(shí)施例中，可以通過(guò)首先在ILD層70上涂覆光刻膠層(未示出)形成通孔開(kāi)ロ 80。然后，通過(guò)曝光、烘焙、顯影、和/或光刻エ藝圖案化光刻膠層，使用圖案化光刻膠層作為掩模元件，從而形成通孔開(kāi)ロ。在一些實(shí)施例中，通孔開(kāi)ロ 80可以使用例如包括等離子體蝕刻、化學(xué)濕蝕刻、激光鉆孔、和/或其他エ藝的任何適當(dāng)蝕刻方法蝕刻通孔開(kāi)ロ 80。蝕刻エ藝生成開(kāi)ロ，該開(kāi)ロ具有垂直側(cè)壁剖面或錐形側(cè)壁剖面。在形成開(kāi)ロ的另ー個(gè)實(shí)施例中，該開(kāi)ロ為通孔開(kāi)ロ，在硬掩模層(未示出)上形成光刻膠層(未示出)。通過(guò)曝光、烘焙、顯影、和/或其他光刻エ藝圖案化光刻膠層，從而提供暴露硬掩模層的開(kāi)ロ。然后，使用圖案化的光刻膠層作為掩模元件通過(guò)濕蝕刻或干蝕刻來(lái)蝕刻暴露的硬掩模層，從而提供開(kāi)ロ。使用硬掩模層和圖案化光刻膠層作為掩模元件，實(shí)施蝕刻エ藝，從而蝕刻暴露襯底30，以形成通孔開(kāi)ロ。如圖4所示，然后，以與形成以上通孔開(kāi)ロ 80類(lèi)似的方式在ILD層70中形成溝道開(kāi)ロ 90，因此，本文中沒(méi)有重復(fù)該エ藝。溝道開(kāi)ロ 90暴露TSV55的一部分，從而使得在隨后的エ藝中，在中介層20上沉積導(dǎo)電材料層，該導(dǎo)電材料形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)連接進(jìn)入襯底30之中的TSV55。在中介層20上方，在通孔開(kāi)ロ 80和溝道開(kāi)ロ 90中形成阻擋層45b。隨后，可以在阻擋層45b上方形成種子層(未示出)。先前，以上參考圖2已經(jīng)描述了用于形成阻擋層45b和種子層的材料和エ藝，因此，沒(méi)有再描述。參考圖5，將中介層20轉(zhuǎn)移到電鍍工具，例如，電化學(xué)鍍(ECP)工具，并且通過(guò)電鍍エ藝在中介層20上電鍍導(dǎo)電材料層，以填充通孔開(kāi)ロ 80和溝道開(kāi)ロ 90，從而形成互連結(jié)構(gòu)100。雖然本文中已經(jīng)描述了 ECPエ藝，但是實(shí)施例不僅限于ECP沉積的金屬。導(dǎo)電材料層可以包括選自導(dǎo)電材料組的低電阻率導(dǎo)電材料，該導(dǎo)電材料組包括但不限于銅和銅基合金。在一些實(shí)施例中，導(dǎo)電材料層80可以包括各種材料,例如,鶴、招、金、或者銀。電鍍エ藝形成無(wú)空隙金屬化結(jié)構(gòu)，從而提供可靠溶液。還可以預(yù)期在通孔開(kāi)ロ 80和溝道開(kāi)ロ90中沉積導(dǎo)電材料層的其他方法。在沉積導(dǎo)電材料層以后，中介層20的上表面經(jīng)受平整化步驟。通過(guò)蝕刻、或者化學(xué)機(jī)械拋光(CMP)等去除位于通孔和溝道開(kāi)ロ的外部的導(dǎo)電材料層的多余部分，以具有基本上與ILD層70的上表面共形的互連結(jié)構(gòu)100的上表面。優(yōu)選地，為了適應(yīng)不同要求，可以容易地定制中介層20。在示例性實(shí)施例中，將有源器件或無(wú)源器件(未示出)內(nèi)嵌在中介層20中，其中，有源或無(wú)源器件可以包括電容器和電感器等。應(yīng)該理解，可以實(shí)施額外的エ藝，以完成中介層20的制造，從而形成在半導(dǎo)體封裝結(jié)構(gòu)中實(shí)施的各種部件。隨后的制造エ藝可以進(jìn)一歩形成諸如金屬線、連接通孔、介電層、接合焊盤(pán)、或者焊料凸塊的部件，將這些部件配置成將中介層20的各個(gè)部件或結(jié)構(gòu)連接至一個(gè)或多個(gè)半導(dǎo)體芯片。在示例性實(shí)施例中，可以通過(guò)多個(gè)接合焊盤(pán)將半導(dǎo)體芯片接合在中介層20上。本領(lǐng)域技術(shù)人員之一可以識(shí)別出相應(yīng)的接合エ藝步驟。在另ー示例性實(shí)施例中，將具有至少兩個(gè)半導(dǎo)體芯片的多芯片結(jié)構(gòu)接合在中介層20上。根據(jù)ー個(gè)實(shí)施例，在將至少兩個(gè)芯片接合在中介層20上以前，將至少兩個(gè)芯片接合在一起?？蛇x地，首先，將第一芯片接合在中介層20上，然后，將第二芯片接合在第一芯片上。根據(jù)ー個(gè)實(shí)施例，形成半導(dǎo)體器件的方法包括提供半導(dǎo)體襯底，該半導(dǎo)體襯底具有第一面和與第一面相對(duì)的第二面；形成硅通孔(TSV)開(kāi)ロ，該硅通孔開(kāi)ロ從半導(dǎo)體襯底的第一面延伸到半導(dǎo)體襯底中；在半導(dǎo)體襯底的第一面并沿著TSV開(kāi)ロ的側(cè)壁和底部形成襯墊層；在位于開(kāi)口中的襯墊層的上方沉積第一導(dǎo)電材料層，從而形成TSV ;在半導(dǎo)體襯底的第一面上方形成層間介電(ILD)層；在半導(dǎo)體襯底的一部分中形成層間介電(ILD)層；形成通孔開(kāi)ロ，該通孔開(kāi)ロ從ILD層延伸到半導(dǎo)體襯底的一部分中；在ILD層中形成溝道開(kāi)ロ，從而暴露TSV的一部分；以及在通孔和溝道開(kāi)口中沉積第二導(dǎo)電材料層，從而形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)電連接進(jìn)入半導(dǎo)體襯底之中的TSV。根據(jù)另ー個(gè)實(shí)施例，形成中介層的方法包括提供半導(dǎo)體襯底，該半導(dǎo)體襯底具有 正面和與正面相対的背面；形成ー個(gè)或多個(gè)硅通孔(TSV)，該硅通孔從正面延伸到半導(dǎo)體襯底中；形成層間介電(ILD)層，該層間介電層覆蓋半導(dǎo)體襯底的正面和ー個(gè)或多個(gè)TSV;以及形成互連結(jié)構(gòu)，該互連結(jié)構(gòu)具有第一隔離件和第二隔離件，第一隔離件在ILD層中形成并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)電連接半導(dǎo)體襯底的一個(gè)或多個(gè)TSV。根據(jù)又ー個(gè)實(shí)施例，集成電路結(jié)構(gòu)包括半導(dǎo)體襯底，該半導(dǎo)體襯底具有正面和與正面相対的背面；所形成的TSV從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD中形成，ILD層覆蓋半導(dǎo)體襯底的正面，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)電連接半導(dǎo)體襯底的TSV。根據(jù)又ー個(gè)實(shí)施例，中介層包括半導(dǎo)體襯底，該半導(dǎo)體襯底具有正面和與正面相對(duì)的背面；TSV，所形成的TSV從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；襯墊，該襯墊層至少在TSV和半導(dǎo)體襯底之間形成；ILD層，該ILD層至少在半導(dǎo)體襯底的正面的上方形成；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD層中形成，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)電連接半導(dǎo)體襯底的TSV。仍根據(jù)又一個(gè)實(shí)施例，半導(dǎo)體封裝結(jié)構(gòu)包括中介層，具有半導(dǎo)體襯底，該半導(dǎo)體襯底具有正面和與正面相対的背面；TSV，所形成的TSV從本導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；襯底層，至少在TSV和半導(dǎo)體襯底之間形成該襯底層；ILD層，在半導(dǎo)體襯底的正面的上方形成；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD中形成，并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)電連接半導(dǎo)體襯底的TSV。封裝結(jié)構(gòu)進(jìn)一歩包括半導(dǎo)體芯片；和多個(gè)接合焊盤(pán)，將半導(dǎo)體芯片接合至中介層。根據(jù)又ー實(shí)施例，半導(dǎo)體封裝結(jié)構(gòu)包括中介層，具有半導(dǎo)體襯底，該半導(dǎo)體襯底具有正面和與正面相対的背面；TSV，所形成的TSV從半導(dǎo)體襯底的正面延伸到半導(dǎo)體襯底中；襯墊層，該襯底層至少在TSV和半導(dǎo)體襯底之間形成；ILD層，在半導(dǎo)體襯底的正面的上方形成該ILD層；以及互連結(jié)構(gòu)，具有第一隔離件和第二隔離件，第一隔離件在ILD層中形成并且第二隔離件在半導(dǎo)體襯底的一部分中形成，其中，互連結(jié)構(gòu)電連接半導(dǎo)體襯底的TSV0封裝結(jié)構(gòu)進(jìn)一歩包括多芯片半導(dǎo)體襯底，至少具有第一芯片和第二芯片；和多個(gè)接合焊盤(pán)，將半導(dǎo)體襯底接合至中介層。上述一個(gè)或多個(gè)本發(fā)明的實(shí)施例具有優(yōu)于現(xiàn)有方法的優(yōu)點(diǎn)。然而，應(yīng)該理解，其他實(shí)施例可以具有不同優(yōu)點(diǎn)，并且沒(méi)有特定優(yōu)點(diǎn)是所有實(shí)施例都具備的。優(yōu)點(diǎn)之ー是，當(dāng)TSV55接地(例如，TSV55電連接至襯底30)時(shí)，可以最小化相鄰TSV之間的交叉耦合和串?dāng)_。通過(guò)具有接地的TSV，最小化阻礙微電子集成電路的速度的進(jìn)一步增長(zhǎng)的阻容延遲并且從而改善了信號(hào)完整性。此外，作為附加優(yōu)點(diǎn)，尤其是在具有越來(lái)越小的特征尺寸的微電子IC中，接地的TSV提供了更好的熱耗散。作為接地TSV的其他優(yōu)點(diǎn)，防止來(lái)自ESD事件的靜電放電(ESD)感測(cè)集成電路的內(nèi)建電荷，因此降低了對(duì)集成電路的損害。在以上詳細(xì)描述中，已經(jīng)描述了特定的示例性實(shí)施例。然而很明顯在不背離本公開(kāi)的寬泛主g和范圍的情況下，可以做各種更改、結(jié)構(gòu)、エ藝和改變。因此，說(shuō)明書(shū)和附圖是為了說(shuō)明而不用于限定。據(jù)了解本公開(kāi)的實(shí)施例可以使用各種其它組合和環(huán)境且可以在本 權(quán)利要求的范圍內(nèi)改變和更改。
權(quán)利要求
1.ー種形成半導(dǎo)體器件的方法，包括 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底具有第一面和與所述第一面相對(duì)的第二面； 形成硅通孔TSV開(kāi)ロ，所述硅通孔開(kāi)ロ從所述半導(dǎo)體襯底的所述第一面延伸到所述半導(dǎo)體襯底中； 在所述半導(dǎo)體襯底的所述第一面上并沿著所述TSV開(kāi)ロ的側(cè)壁和底部形成襯墊層； 在位于所述開(kāi)口中的所述襯墊層上方沉積第一導(dǎo)電材料層，從而形成TSV ； 在所述半導(dǎo)體襯底的所述第一面的上方形成層間介電ILD層； 形成通孔開(kāi)ロ，所述通孔開(kāi)ロ從所述ILD層延伸到所述半導(dǎo)體襯底的一部分中； 在所述ILD層中形成溝道開(kāi)ロ，從而暴露所述TSV的一部分；以及在所述通孔和所述溝道開(kāi)ロ中沉積第二導(dǎo)電材料層，從而形成互連結(jié)構(gòu)，所述互連結(jié)構(gòu)將所述TSV與所述半導(dǎo)體襯底電連接。
2.根據(jù)權(quán)利要求I所述的方法，其中，形成半導(dǎo)體器件包括形成中介層。
3.根據(jù)權(quán)利要求I所述的方法，進(jìn)ー步包括在形成所述TSV的步驟以后，平整化所述半導(dǎo)體襯底的所述第一面。
4.根據(jù)權(quán)利要求I所述的方法，進(jìn)ー步包括在所述襯墊層和所述TSV之間形成第一阻擋層。
5.根據(jù)權(quán)利要求4所述的方法，進(jìn)ー步包括在所述第一阻擋層和所述TSV之間形成第一種子層。
6.根據(jù)權(quán)利要求I所述的方法，進(jìn)ー步包括在所述半導(dǎo)體襯底的所述第一面的上方形成所述ILD層的步驟以前，形成蝕刻停止層。
7.根據(jù)權(quán)利要求I所述的方法，進(jìn)ー步包括在所述通孔和所述溝道開(kāi)ロ的上方形成第二阻擋層。
8.根據(jù)權(quán)利要求7所述的方法，進(jìn)ー步包括在所述第二阻擋層的上方形成第二種子層。
9.根據(jù)權(quán)利要求I所述的方法，其中，通過(guò)電化學(xué)電鍍形成所述互連結(jié)構(gòu)。
10.根據(jù)權(quán)利要求I所述的方法，其中，形成所述TSV和所述互連結(jié)構(gòu)包括形成由銅或銅合金所制成的結(jié)構(gòu)。
全文摘要
一種形成中介層的方法包括提供半導(dǎo)體襯底，半導(dǎo)體襯底具有正面和與正面相對(duì)的背面；形成一個(gè)或多個(gè)硅通孔(TSV)，該一個(gè)或多個(gè)硅通孔從所述前表面延伸到所述半導(dǎo)體襯底中；形成層間介電(ILD)層，該層間介電層覆蓋半導(dǎo)體襯底的正面和一個(gè)或多個(gè)TSV；以及在ILD層中形成互連結(jié)構(gòu)，互連結(jié)構(gòu)電連接半導(dǎo)體襯底的一個(gè)或多個(gè)TSV。
文檔編號(hào)H01L21/768GK102867777SQ20121023298
公開(kāi)日2013年1月9日 申請(qǐng)日期2012年7月5日 優(yōu)先權(quán)日2011年7月7日
發(fā)明者謝棋君, 吳偉誠(chéng), 顏孝璁, 胡憲斌, 侯上勇, 鄭心圃 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司