專利名稱：裂縫檢測(cè)線器件和方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體器件的制作并且更具體地涉及用于半導(dǎo)體器件的測(cè)試結(jié)構(gòu)和方法。
背景技術(shù)：
一般通過(guò)切割工藝從晶片單一化芯片。切割工藝可能在單一化的芯片中產(chǎn)生或者引起管芯裂縫或者碎屑。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實(shí)施例，公開(kāi)一種半導(dǎo)體器件。該半導(dǎo)體器件包括在芯片內(nèi)的裂縫·檢測(cè)線，裂縫檢測(cè)線包圍芯片的內(nèi)區(qū)域，其中裂縫檢測(cè)線包括第一端子和第二端子。該半導(dǎo)體器件還包括測(cè)試電路，連接到第一端子和第二端子，測(cè)試電路被配置成在裂縫檢測(cè)線之上測(cè)量信號(hào)；以及輸出端子，輸出端子連接到測(cè)試電路并且配置成提供測(cè)量的信號(hào)。根據(jù)本發(fā)明的實(shí)施例，公開(kāi)一種制造半導(dǎo)體器件的方法。該方法包括形成包圍集成電路的裂縫檢測(cè)線；在集成電路中形成測(cè)試電路，測(cè)試電路連接到裂縫檢測(cè)線；并且形成輸出端子，輸出端子連接到測(cè)試電路。根據(jù)本發(fā)明的實(shí)施例，公開(kāi)一種用于測(cè)試半導(dǎo)體器件的方法。該方法包括提供具有裂縫檢測(cè)線的半導(dǎo)體芯片；在裂縫檢測(cè)線之上測(cè)量模擬信號(hào)；并且從輸出端子讀取模擬信號(hào)。根據(jù)本發(fā)明的實(shí)施例，公開(kāi)一種半導(dǎo)體器件，該半導(dǎo)體器件包括在芯片內(nèi)的裂縫檢測(cè)線，其中裂縫檢測(cè)線布置于包圍芯片的內(nèi)區(qū)域的裂縫停止屏障(barrier)旁邊，并且其中裂縫檢測(cè)線包括在互連結(jié)構(gòu)中的至少一個(gè)傳導(dǎo)段和在襯底中的至少一個(gè)襯底傳導(dǎo)段。


為了更完整理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參照與附圖結(jié)合進(jìn)行的下文描述，在所述附圖中
圖I示出了具有多個(gè)芯片的半導(dǎo)體晶片的俯視 圖2示出了半導(dǎo)體晶片中的單個(gè)芯片的具體視 圖3a示出了裂縫檢測(cè)線的實(shí)施例的橫截面 圖3b示出了裂縫檢測(cè)線的實(shí)施例的橫截面 圖3c示出了裂縫檢測(cè)線的實(shí)施例的橫截面 圖3d示出了裂縫檢測(cè)線的實(shí)施例的橫截面 圖4示出了用于制造裂縫檢測(cè)線的方法的流程 圖5a示出了測(cè)試電路的實(shí)施例；
圖5b示出了測(cè)試電路的實(shí)施例；并且
圖6示出了用于設(shè)置裂縫可靠性測(cè)試程序中的參考值的流程圖。
具體實(shí)施例方式下文具體討論當(dāng)前優(yōu)選實(shí)施例的實(shí)現(xiàn)和使用。然而應(yīng)當(dāng)理解，本發(fā)明提供可以在廣泛多種具體背景中實(shí)現(xiàn)的許多適用發(fā)明概念。討論的具體實(shí)施例僅舉例說(shuō)明用于實(shí)現(xiàn)和使用本發(fā)明的具體方式而未限制本發(fā)明的范圍。通常在加工半導(dǎo)體晶片之后將晶片單一化成個(gè)別芯片。單一化芯片包括半導(dǎo)體襯底和其上的互連結(jié)構(gòu)?；ミB結(jié)構(gòu)是在隔離材料中嵌入的傳導(dǎo)線和塞/通路的網(wǎng)狀物。隔離材料通常由低介電常數(shù)的材料或者超低介電常數(shù)的材料(低k材料)制成。低k材料具有比二氧化硅的k值更小的k值。低k材料往往具有低機(jī)械強(qiáng)度和弱粘合性質(zhì)。芯片切分工藝可能在低k材料內(nèi)產(chǎn)生裂縫或者分層。裂縫可能穿透芯片并且引起芯片失效。另外，裂縫可能不僅損壞互連結(jié)構(gòu)而且可能還向下層半導(dǎo)體襯底中傳播。經(jīng)常未借助評(píng)估工具就可以看見(jiàn)裂縫或者碎屑，因?yàn)樗鼈冊(cè)谛酒谋砻嫔峡梢?jiàn)。然而一些裂縫(例如比如發(fā)絲裂縫)可能損壞芯片而不可見(jiàn)。另外，一些裂縫可能向芯片中傳播而未在切割芯片時(shí)引起損壞。相反，這些裂縫隨時(shí)間穿透芯片的內(nèi)部，從而芯片可能在數(shù)月或者數(shù)年操作之后失效。如果例如在救生應(yīng)用(比如氣囊)中使用芯片，則這些潛在芯片裂縫特別有害。將在具體背景(即用于半導(dǎo)體芯片的裂縫檢測(cè)線)中關(guān)于實(shí)施例描述本發(fā)明。然而本發(fā)明的實(shí)施例也可以應(yīng)用于將從裂縫檢測(cè)線受益的其它應(yīng)用。本發(fā)明的實(shí)施例提供一種包括襯底傳導(dǎo)段和金屬傳導(dǎo)段的裂縫檢測(cè)線。本發(fā)明的實(shí)施例提供配置成模擬測(cè)試裂縫檢測(cè)線的測(cè)試電路。測(cè)試電路被配置成電測(cè)試裂縫或者碎屑是否部分損壞芯片。本發(fā)明實(shí)施例的優(yōu)點(diǎn)是檢測(cè)芯片的半導(dǎo)體襯底中的裂縫或者碎屑。又一優(yōu)點(diǎn)是檢測(cè)對(duì)芯片的潛在損壞?，F(xiàn)在參照?qǐng)D1，示出了根據(jù)本發(fā)明實(shí)施例的包括多個(gè)芯片或者管芯110的半導(dǎo)體晶片100的俯視圖。芯片110可以是方形或者矩形形狀。每個(gè)芯片110包括集成電路或者獨(dú)立器件。在加工半導(dǎo)體晶片100之后，芯片110在設(shè)置于芯片110之間的劃分線120彼此分離。劃分線120位于芯片110的周界。沿著劃分線120通過(guò)鋸切或者激光切割工藝單一化芯片110。圖2是圖I中所示的晶片100的部分的更具體視圖，該視示了根據(jù)本發(fā)明實(shí)施例的包括裂縫檢測(cè)線130的圖I的芯片110的俯視圖。裂縫檢測(cè)線130形成于至少一個(gè)傳導(dǎo)材料層和襯底中?？梢耘c可選裂縫停止屏障或者裂縫防止結(jié)構(gòu)140鄰近形成裂縫檢測(cè)線130。在一個(gè)實(shí)施例中，裂縫檢測(cè)線130形成于芯片110的邊緣115與芯片110 (例如集成電路)的內(nèi)部區(qū)域116之間。在另一實(shí)施例中，裂縫檢測(cè)線110形成于裂縫停止屏障140與集成電路110的內(nèi)部區(qū)域116之間。裂縫防止結(jié)構(gòu)140包括形成于芯片110的一個(gè)或者多個(gè)金屬化層中的金屬結(jié)構(gòu)。裂縫防止結(jié)構(gòu)140有高機(jī)械強(qiáng)度。裂縫檢測(cè)線在一些實(shí)施例中包括在裂縫防止結(jié)構(gòu)140旁邊設(shè)置于整個(gè)芯片110周圍的堆疊通路鏈。裂縫檢測(cè)線130包括傳導(dǎo)結(jié)構(gòu)并且與芯片110的內(nèi)部區(qū)域116的周界鄰近設(shè)置。裂縫檢測(cè)線130包括與集成電路116的周界鄰近設(shè)置的傳導(dǎo)結(jié)構(gòu)。傳導(dǎo)結(jié)構(gòu)可以包括圍繞周界的環(huán)形形狀。傳導(dǎo)結(jié)構(gòu)可以包圍芯片的除了在第一端子112a與第二端子112b之間的線中的少量不連續(xù)之外的內(nèi)區(qū)域。然而傳導(dǎo)結(jié)構(gòu)可以包括任何形狀，只要該形狀能夠檢測(cè)穿透芯片110的內(nèi)部分116的裂縫或者碎屑。裂縫檢測(cè)線130包括形成于一個(gè)或者多個(gè)材料層和襯底中的多個(gè)傳導(dǎo)段。裂縫檢測(cè)線130可以例如形成于裂縫防止結(jié)構(gòu)140形成于其中的相同材料層中。裂縫檢測(cè)線130可以用來(lái)檢測(cè)可能在芯片110從晶片100分離時(shí)形成的裂縫。為了測(cè)試芯片Iio的裂縫，向檢測(cè)線130的第一端子112a和第二端子112b施加電壓。電流在向兩個(gè)端子112a/112b施加電壓期間流動(dòng)。如果在裂縫檢測(cè)線130之上無(wú)(或者幾乎無(wú))電壓降，則檢測(cè)線130完整并且裂縫未中斷或者斷裂。如果在裂縫檢測(cè)線130之上有一定電壓降，則檢測(cè)線可能部分?jǐn)嗔眩绻诹芽p檢測(cè)線130之上有完全或者幾乎完全的電壓降，則可能切割或者嚴(yán)重?fù)p壞裂縫檢測(cè)線。圖3a示出了裂縫檢測(cè)線130的實(shí)施例的橫截面圖。裂縫檢測(cè)線130形成于半導(dǎo) 體襯底200和互連結(jié)構(gòu)300中。半導(dǎo)體襯底200可以包括體硅或者絕緣體上硅(SOI)。備選地，半導(dǎo)體襯底200可以包括化合物半導(dǎo)體(比如GaAs、InP、Si/Ge或者SiC)。比如晶體管、二極管、存儲(chǔ)器器件、MEMS等的半導(dǎo)體部件可以形成于襯底200中。襯底傳導(dǎo)段210形成于襯底200中?？梢匝刂r底200的頂表面205設(shè)置或者可以在襯底200中嵌入(即在與頂表面205相距一段距離處設(shè)置)襯底傳導(dǎo)段210。可以在襯底200中注入其它注入物之時(shí)形成襯底傳導(dǎo)段210。例如可以在形成晶體管的源極和漏極之時(shí)形成襯底傳導(dǎo)段210。備選地，可以在單獨(dú)的注入工藝步驟中形成襯底傳導(dǎo)段210。襯底傳導(dǎo)段210可以包括摻雜硅層或者嵌入金屬層。該嵌入金屬層可以例如包括鎢、鋁或者銅。備選地，襯底傳導(dǎo)段210可以例如包括其它傳導(dǎo)材料，比如硅化物。襯底傳導(dǎo)段210在第一端211連接到第一 M1傳導(dǎo)段310而在第二端212連接到第二 M1傳導(dǎo)段310。襯底傳導(dǎo)段210經(jīng)由接觸305連接到M1傳導(dǎo)段310。M1傳導(dǎo)段310嵌入于高k或者超高k材料中。M1傳導(dǎo)段310可以包括銅、鋁或者另一金屬。M1傳導(dǎo)段310設(shè)置于M1互連級(jí)中。M1傳導(dǎo)段310經(jīng)由接觸305電連接到襯底傳導(dǎo)段210。接觸305布置于接觸層級(jí)中。接觸305可以例如包括鎢或者銅。M2傳導(dǎo)段320嵌入于低k材料中。M2傳導(dǎo)段320可以包括銅、招或者另一金屬。M2傳導(dǎo)段320設(shè)置于M2互連級(jí)中。M2傳導(dǎo)段320通過(guò)通路/塞315電連接到M1傳導(dǎo)段310。通路/塞315布置于V1通路層級(jí)中。通路/塞315可以包括鎢、鋁或者銅或者備選地包括另一類型的金屬。通路/塞315可以包括與M2傳導(dǎo)段320和/或M1傳導(dǎo)段310相同的材料。M1傳導(dǎo)段310可以包括如下長(zhǎng)度，該長(zhǎng)度包括尺度屯。M2傳導(dǎo)段320可以包括如下長(zhǎng)度，該長(zhǎng)度包括尺度d2。傳導(dǎo)襯底段210可以包括如下長(zhǎng)度，該長(zhǎng)度包括尺度d3。尺度Cl1, d2和d3可以相同或者備選地可以不同。例如尺度屯、d2和d3可以在一些實(shí)施例中包括約2，OOOnm或者更小,或者可以在其它實(shí)施例中例如包括大于約2，OOOnm。備選地,尺度屯、d2和d3可以包括其它值。圖3b不出了裂縫檢測(cè)線130的實(shí)施例的橫截面圖。用于M1傳導(dǎo)段310、M2傳導(dǎo)段320和傳導(dǎo)襯底段210的參考標(biāo)號(hào)與圖3a中相同。另外，用于接觸305和/或塞/通路315的參考標(biāo)號(hào)也與圖3a中相同。然而不同于圖3a的實(shí)施例中，襯底傳導(dǎo)段210經(jīng)由接觸/塞306直接電連接到M2傳導(dǎo)段320。圖3c示出了裂縫檢測(cè)線130的實(shí)施例的橫截面圖。裂縫檢測(cè)線130可以用于如下芯片，這些芯片具有多于兩個(gè)金屬層的互連結(jié)構(gòu)。類似于圖3a，襯底傳導(dǎo)段210布置于襯底200中。襯底傳導(dǎo)段210的第一端211連接到在X金屬級(jí)中的第一 Mx傳導(dǎo)段410，其中x=l-n并且n是設(shè)置于芯片中的金屬層數(shù)。襯底傳導(dǎo)段210的第二端212連接到在x金屬級(jí)中的第二 Mx傳導(dǎo)段410。第一 Mx傳導(dǎo)段410連接到在y金屬級(jí)中的第一 My傳導(dǎo)段420，其中y=l_n并且其中y不等于X。第二 Mx傳導(dǎo)段410連接到第二 My傳導(dǎo)段420。注意x可以是高于或者低于y的金屬級(jí)。層間連接405可以包括接觸406和/或塞/通路407?？梢酝ㄟ^(guò)設(shè)置于一個(gè)或者多個(gè)金屬層級(jí)中的小連接425來(lái)連接接觸406和塞/通路407。層間連接415也可以是接觸406和/或塞/通路407。可以通過(guò)設(shè)置于一個(gè)或者多個(gè)金屬層級(jí)中的小連接425來(lái)連接接觸406和塞/通路407。
圖3d示出了裂縫檢測(cè)線130的實(shí)施例的橫截面圖。類似于圖3b，襯底傳導(dǎo)段210的第一端211連接到第一 Mx傳導(dǎo)段410,而襯底傳導(dǎo)段210的第二端212連接到第一 My傳導(dǎo)段420。第一層間連接409連接襯底傳導(dǎo)段210與第一 Mx傳導(dǎo)段410。第二層間連接408連接襯底傳導(dǎo)段210與第一 My傳導(dǎo)段420。層間連接415連接Mx傳導(dǎo)段410與My傳導(dǎo)段420。再次，層間連接408、409和415可以包括接觸406和/或塞/通路407和小連接425。在一個(gè)實(shí)施例中，My傳導(dǎo)段連接到在z金屬級(jí)中的Mz傳導(dǎo)段，其中z=l-n并且其中z既不等于y也不等于x。Mz傳導(dǎo)段可以連接到襯底傳導(dǎo)段、Mx傳導(dǎo)段或者M(jìn)y傳導(dǎo)段。再次注意，z可以是高于或者低于X和/或y的金屬級(jí)?？梢酝ㄟ^(guò)接觸406和/或塞/通路407和連接425來(lái)連接Mx、My、Mz傳導(dǎo)段。注意圖3a_3d的實(shí)施例可以用于具有多于兩個(gè)金屬層的芯片。金屬層的傳導(dǎo)段可以布置于相鄰金屬層中或者彼此進(jìn)一步隔開(kāi)的金屬層中。例如裂縫檢測(cè)線130可以僅包括傳導(dǎo)襯底段(在第四金屬層M4中的傳導(dǎo)段和在第八金屬層M8中的傳導(dǎo)段)。在一個(gè)實(shí)施例中，裂縫檢測(cè)線130可以在襯底中和在金屬層Mh的每個(gè)單級(jí)上至最高金屬層級(jí)中具有傳導(dǎo)段。圖4示出了制造裂縫檢測(cè)線的方法450。在第一步驟460中，在襯底中形成傳導(dǎo)襯底段。傳導(dǎo)襯底段可以形成于襯底的頂表面或者可以嵌入于襯底中。在第二步驟465中，可以在襯底上沉積接觸層。接觸層可以是隔離層。例如接觸層可以是氧化硅或者低k材料。在第三步驟470中，在接觸層中形成接觸。可以形成接觸，使得第一接觸連接到傳導(dǎo)襯底段的第一端并且第二接觸連接到傳導(dǎo)襯底段的第二端。在第四步驟475中，可以在第一金屬層中設(shè)置第一傳導(dǎo)段。第一傳導(dǎo)段的第一端可以連接到接觸層中的接觸之一。例如通過(guò)在接觸層之上沉積隔離層、圖案化和蝕刻隔離層并且用金屬(比如銅或者鋁)填充隔離層的開(kāi)口來(lái)形成第一傳導(dǎo)段。在第五步驟480中，在第一傳導(dǎo)段的第二端之上的第一通路層中形成通路。例如用金屬(比如銅或者鋁)填充通路以形成塞。在又一步驟485中，第二傳導(dǎo)段在第二金屬層中。第二傳導(dǎo)段的第一端連接到塞。第二傳導(dǎo)段的第二端可以連接到第一通路層中的又一塞。備選地，第二傳導(dǎo)段的第二端可以連接到第二金屬層上方的第二通路層中的塞。可以設(shè)計(jì)該工藝用于在所有金屬層級(jí)和通路層級(jí)中制造傳導(dǎo)段和塞?？梢哉{(diào)整工藝400使得僅在一些或者選擇的金屬層級(jí)中形成傳導(dǎo)段?？梢灾貜?fù)若干單鑲嵌工藝以例如形成通路層Vx和金屬化層Mx。備選地，可以使用雙鑲嵌工藝來(lái)形成通路Vx和金屬化層Mx。在雙鑲嵌技術(shù)中，通過(guò)使用兩個(gè)光刻掩模和工藝圖案化一個(gè)絕緣材料層、然后用傳導(dǎo)材料填充圖案化的絕緣材料層來(lái)同時(shí)形成通路層和金屬化層。作為實(shí)例，雙鑲嵌工藝可以是通路優(yōu)先，其中在圖案化傳導(dǎo)線層(比如Mx)之前圖案化通路級(jí)(比如Vx);或者通路最后，其中在圖案化通路級(jí)(比如Vx)之前圖案化傳導(dǎo)線層(比如MxX備選地，可以通過(guò)在襯底之上依次沉積傳導(dǎo)材料層并且圖案化傳導(dǎo)材料層以形成第一段、第二段和第三段、然后在圖案化的傳導(dǎo)材料之間形成絕緣材料，使用減法蝕刻工藝來(lái)圖案化通路/塞和傳導(dǎo)段。再次參照?qǐng)D2，公開(kāi)了在裂縫檢測(cè)線130的第一端設(shè)置的第一端子112a和在裂縫 檢測(cè)線130的第二端設(shè)置的第二端子112b。第一端子112a和第二端子112b可以例如包括接觸或者鍵合焊盤。備選地，第一端子112a和第二端子112b可以包括其它類型的電連接。第一端子112a和第二端子112b可以在一些實(shí)施例中例如包括接線鍵合焊盤或者倒裝芯片焊盤。圖5a示出了測(cè)試電路的實(shí)施例。測(cè)試電路500可以實(shí)施于芯片110上，例如實(shí)施于芯片110的內(nèi)部分116中。裂縫檢測(cè)線的第一端子112a電連接到放大器AMP 550的第一輸入，而第二端子112b電連接到放大器AMP 550的第二輸入。電壓源510可以向測(cè)試電路500提供電壓和電流。放大器AMP 550可以放大在裂縫檢測(cè)線130之上的電壓降。放大器AMP 550放大電壓降，并且可以在輸出AO 570測(cè)量放大的電壓降。在輸出AO 570的低電壓可以指示裂縫檢測(cè)線130未受損，在輸出AO 570的高電壓可以指示裂縫檢測(cè)線130受損，而在輸出AO 570的中等電壓電平可以指示裂縫檢測(cè)線130部分受損。測(cè)試電路500提供單一化工藝是否損壞單一化的芯片的信息。如果未損壞或者切割裂縫檢測(cè)線，則無(wú)(或者幾乎無(wú))沿著裂縫檢測(cè)線130的電阻和在電阻器R 540之上的電壓降。在放大器AMP 550和輸出AO 570的電壓差最小。如果切割裂縫檢測(cè)線130，則在裂縫檢測(cè)線130中的電阻為高并且完全電壓在裂縫檢測(cè)線130之上下降。在電阻器R 540未測(cè)量到電壓降。在AMP 550和輸出A 580的電壓差為高。如果損壞但是未切割裂縫檢測(cè)線，則有沿著裂縫檢測(cè)線130的一定電阻。電壓可能在裂縫檢測(cè)線130之上下降并且電壓可能在電阻器R 540之上下降。在放大器AM 550的檢測(cè)到的電壓差可以指示裂縫檢測(cè)線多么嚴(yán)重地受損?？蛇x電阻器R 540可以提供重置參考電壓。重置參考電壓可以用來(lái)如果裂縫檢測(cè)線斷裂或者嚴(yán)重受損則通過(guò)將芯片置于重置模式來(lái)禁用芯片的功能。圖5b示出了測(cè)試電路505的另一實(shí)施例。測(cè)試電路505可以提供用于與其它測(cè)試功能一起測(cè)試裂縫檢測(cè)線的布置。例如測(cè)試電路505可以被配置成也測(cè)試氣囊線圈的電阻。在測(cè)試電路505的實(shí)施例中，裂縫檢測(cè)線112a的第一端子112a經(jīng)由MUX 534電連接到放大器AMP 550的第一輸入，而裂縫檢測(cè)線130的第二端子112a經(jīng)由MUX 532電連接到放大器AMP 540的第二輸入。可以經(jīng)由輸出緩沖器560從輸出AP 570緩沖放大器AMP 550。
圖6示出了用于設(shè)置裂縫可靠性測(cè)試程序中的參考值并且用裂縫可靠性測(cè)試程序測(cè)試多個(gè)芯片的流程圖600。在一個(gè)實(shí)施例中確定閾值電壓，其中閾值電壓為如下電壓，芯片在該電壓以下通過(guò)裂縫可靠性測(cè)試而芯片在該電壓以上沒(méi)有通過(guò)裂縫可靠性測(cè)試。在第一步驟610中，例如針對(duì)多個(gè)(n個(gè))芯片測(cè)試裂縫檢測(cè)線的電阻并且測(cè)量電壓。在第二步驟620中，評(píng)估測(cè)試的芯片并且基于評(píng)估的芯片確定閾值或者參考電壓。例如評(píng)估芯片可以造成設(shè)置閾值電壓。閾值電壓為如下電壓，芯片在該電壓以下視為可靠而芯片在該電壓以上未視為可靠。閾值電壓可以包括安全裕度。備選地，可以統(tǒng)計(jì)發(fā)現(xiàn)參考電壓。在第三步驟630中，設(shè)置閾值電壓作為裂縫可靠性測(cè)試程序中的參考電壓。在最后步驟640中，用裂縫可靠性測(cè)試程序測(cè)試每個(gè)芯片并且基于這一測(cè)試來(lái)判決芯片是否可靠。如果測(cè)量的電壓在參考電壓以下則芯片通過(guò)可靠性測(cè)試，而如果測(cè)量的電壓在參考電壓以上則沒(méi)有通過(guò)。當(dāng)然，可以重新布置測(cè)試電路，使得芯片在測(cè)試電壓在參考電壓以上時(shí)通過(guò)而在測(cè)試電壓在參考電壓以下時(shí)沒(méi)有通過(guò)。雖然已經(jīng)具體描述本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)當(dāng)理解這里可以做出各種改變、替換和變更而未脫離如所附權(quán)利要求限定的本發(fā)明的精神和范圍?！ち硗?，本申請(qǐng)的范圍并非旨在于限于在說(shuō)明書中描述的工藝、機(jī)器、制造品、物質(zhì)組成、裝置、方法和步驟的具體實(shí)施例。如本領(lǐng)域普通技術(shù)人員將根據(jù)本發(fā)明的公開(kāi)內(nèi)容容易理解的那樣，可以根據(jù)本發(fā)明利用執(zhí)行與這里描述的對(duì)應(yīng)實(shí)施例基本上相同功能或者實(shí)現(xiàn)基本上相同結(jié)果的當(dāng)前存在或者以后待開(kāi)發(fā)的工藝、機(jī)器、制造品、物質(zhì)組成、裝置、方法或者步驟。因而所附權(quán)利要求旨在于在它們的范圍內(nèi)包括這樣的工藝、機(jī)器、制造品、物質(zhì)組成、裝置、方法或者步驟。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 在芯片內(nèi)的裂縫檢測(cè)線，所述裂縫檢測(cè)線包圍所述芯片的內(nèi)區(qū)域，其中所述裂縫檢測(cè)線包括第一端子和第二端子； 測(cè)試電路，連接到所述第一端子和所述第二端子，所述測(cè)試電路被配置成在所述裂縫檢測(cè)線之上測(cè)量信號(hào)；以及 輸出端子，所述輸出端子連接到所述測(cè)試電路并且配置成提供測(cè)量的信號(hào)。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述裂縫檢測(cè)線布置于包圍所述芯片的所述內(nèi)區(qū)域的裂縫停止屏障旁邊。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述內(nèi)區(qū)域包括集成電路。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中所述裂縫檢測(cè)線包括在互連結(jié)構(gòu)中的至少一個(gè)傳導(dǎo)段和在襯底中的至少一個(gè)襯底傳導(dǎo)段。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述裂縫檢測(cè)線包括在第一金屬化層中的第一傳導(dǎo)段、在第二金屬化層中的第二傳導(dǎo)段和在所述襯底中的襯底傳導(dǎo)段。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述襯底傳導(dǎo)段包括在所述襯底中的高摻雜線。
7.—種制造半導(dǎo)體器件的方法，所述方法包括 形成包圍集成電路的裂縫檢測(cè)線； 在所述集成電路中形成測(cè)試電路，所述測(cè)試電路連接到所述裂縫檢測(cè)線；并且 形成輸出端子，所述輸出端子連接到所述測(cè)試電路。
8.根據(jù)權(quán)利要求7所述的方法，其中形成所述裂縫檢測(cè)線包括在襯底中形成襯底傳導(dǎo)段并且在第一金屬化層中形成第一傳導(dǎo)段。
9.根據(jù)權(quán)利要求8所述的方法，還包括在第二金屬化層中形成第二傳導(dǎo)段。
10.根據(jù)權(quán)利要求8所述的方法，其中所述襯底傳導(dǎo)段包括多個(gè)襯底傳導(dǎo)段，其中所述第一傳導(dǎo)段包括多個(gè)傳導(dǎo)段，并且其中通過(guò)塞/通路和/或接觸來(lái)電連接所述多個(gè)襯底傳導(dǎo)段和所述多個(gè)傳導(dǎo)段。
11.根據(jù)權(quán)利要求8所述的方法，其中形成所述襯底傳導(dǎo)段包括在所述襯底中形成高摻雜線。
12.一種用于測(cè)試半導(dǎo)體器件的方法，所述方法包括 提供具有裂縫檢測(cè)線的半導(dǎo)體芯片； 在所述裂縫檢測(cè)線之上測(cè)量模擬信號(hào)；并且 從輸出端子讀取所述模擬信號(hào)。
13.根據(jù)權(quán)利要求12所述的方法，其中測(cè)量所述模擬信號(hào)包括測(cè)量電阻。
14.根據(jù)權(quán)利要求12所述的方法，還包括確定所述模擬信號(hào)的值是在預(yù)定參考值以上 是以下。
15.根據(jù)權(quán)利要求12所述的方法，其中裂縫檢測(cè)線部分位于所述半導(dǎo)體芯片的半導(dǎo)體襯底中。
16.一種用于為半導(dǎo)體器件的模擬信號(hào)設(shè)置參考值的方法，所述方法包括 測(cè)試n個(gè)根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，所述測(cè)試提供n個(gè)測(cè)試結(jié)果； 評(píng)估所述n個(gè)測(cè)試結(jié)果；并且為所述半導(dǎo)體器件的所述模擬信號(hào)統(tǒng)計(jì)地確定所述參考值。
17.一種半導(dǎo)體器件，包括 在芯片內(nèi)的裂縫檢測(cè)線，其中所述裂縫檢測(cè)線布置于包圍所述芯片的內(nèi)區(qū)域的裂縫停止屏障旁邊，并且其中所述裂縫檢測(cè)線包括在互連結(jié)構(gòu)中的至少一個(gè)傳導(dǎo)段和在襯底中的至少一個(gè)襯底傳導(dǎo)段。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述裂縫檢測(cè)線包括在所述互連結(jié)構(gòu)的第一金屬化層中的第一傳導(dǎo)段、在所述互連結(jié)構(gòu)的第二金屬化層中的第二傳導(dǎo)段和在所述襯底中的襯底傳導(dǎo)段。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述襯底傳導(dǎo)段包括在所述襯底中的高摻雜線。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件，其中所述裂縫檢測(cè)線布置于所述裂縫停止屏障與所述內(nèi)區(qū)域之間。
全文摘要
公開(kāi)一種裂縫檢測(cè)線器件和方法。實(shí)施例包括一種半導(dǎo)體器件，該半導(dǎo)體器件包括在芯片內(nèi)的裂縫檢測(cè)線，裂縫檢測(cè)線包圍芯片的內(nèi)區(qū)域，其中裂縫檢測(cè)線包括第一端子和第二端子。該半導(dǎo)體器件還包括測(cè)試電路，連接到第一端子和第二端子，測(cè)試電路被配置成在裂縫檢測(cè)線之上測(cè)量信號(hào)；以及輸出端子，輸出端子連接到測(cè)試電路并且配置成提供測(cè)量的信號(hào)。
文檔編號(hào)H01L21/66GK102867812SQ201210233160
公開(kāi)日2013年1月9日 申請(qǐng)日期2012年7月6日 優(yōu)先權(quán)日2011年7月7日
發(fā)明者E.富格, B.高赫, A.邁耶 申請(qǐng)人:英飛凌科技股份有限公司