隔離型n型ldmos器件及其制造方法
【專利摘要】本發(fā)明公開了一種隔離型N型LDMOS器件，包括：SOI襯底，包括底層硅、埋氧化層和頂層硅；溝道區(qū)形成于頂層硅中，溝道區(qū)的底部和底層硅通過埋氧化層隔離；漂移區(qū)形成于頂層硅和埋氧化層去除后形成的硅外延層中，漂移區(qū)的底部和底層硅相接觸。本發(fā)明還公開了一種隔離型N型LDMOS器件的制造方法。本發(fā)明能徹底消除溝道區(qū)與P型襯底之間的穿通問題，能減少N型漂移區(qū)的結深、提高N型漂移區(qū)的摻雜濃度以及降低器件的導通電阻，還能減小器件的尺寸和寄生電容、提高器件開關速度，并能防止熱聚集現(xiàn)象。
【專利說明】隔離型N型LDMOS器件及其制造方法
【技術領域】
[0001]本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種隔離型N型LDMOS器件，本發(fā)明還涉及一種隔離型N型LDMOS器件的制造方法。
【背景技術】
[0002]高壓隔離型(Isolated) N型LDMOS器件由于具有設計靈活，比導通電阻(Rdson)低，響應速度快等優(yōu)點，大量的應用在電源管理芯片設計中。Isolated N型LDMOS器件與普通N型LDMOS器件即現(xiàn)有非隔離型N型LDMOS器件相比，在Isolated N型LDMOS器件的P型講即P型溝道區(qū)(P body)的區(qū)域下會進行深N型講(Deep N well, DNW)注入，以作為隔離用途。如圖1所示，是現(xiàn)有高壓隔離型N型LDMOS器件的結構示意圖；高壓隔離型N型LDMOS器件形成于P型襯底I如硅襯底上，有源區(qū)通過淺溝槽場氧5隔離。一深N阱(DNW)2形成于P型襯底I上，用于實現(xiàn)高壓隔離型N型LDMOS器件和P型襯底I之間的隔離。P型溝道區(qū)(N body)3形成于深N阱2中。漏區(qū)9形成于所述深N阱2中，在漏區(qū)9到所述P型溝道區(qū)3之間區(qū)域的深N阱2為N型漂移區(qū)即高壓器件的漏端擴展區(qū)(drain drift)，其中虛線框4所示的部分用于滿足器件耐壓需求。在N型漂移區(qū)中包括有淺溝槽場氧5。多晶硅柵7形成于P型溝道區(qū)3的上方并延伸N型漂移區(qū)的上方以及延伸到N型漂移區(qū)上的淺溝槽場氧5上方并部分覆蓋該淺溝槽場氧5。多晶硅柵7和其底部的P型溝道區(qū)3以及N型漂移區(qū)之間通過柵介質層6如柵氧化層隔離。源區(qū)8由形成于溝道區(qū)3中的N+區(qū)組成，源區(qū)8和多晶硅柵7的邊緣自對準；源區(qū)8上方形成有和其接觸的源極。漏區(qū)9由形成于N型漂移區(qū)中的N+區(qū)組成，漏區(qū)9的邊緣和N型漂移區(qū)中的淺溝槽場氧5的邊緣對準；漏區(qū)9上方形成有和其接觸的漏極。溝道電極引出區(qū)10由形成于P型溝道區(qū)3中的P+區(qū)組成，溝道電極引出區(qū)10上方形成有和其接觸的溝道電極(Bulk)，溝道電極引出區(qū)10用于將溝道區(qū)引出。在深N阱2中形成有保護環(huán)(Guard Ring)ll，保護環(huán)11由形成于深N阱2中的N+區(qū)組成。在深N阱2的周側的P型襯底I中形成有P型阱12，該P型阱12中形成由P+區(qū)，該P+區(qū)組成隔離環(huán)(Isolation Ring) 13。
[0003]現(xiàn)有高壓隔離型N型LDMOS器件的源極和P型阱引出端電極即溝道電極所允許連接的電位能在O電位(ground)和漏極所加載的電位(一般為Vdd，線路最高電位)之間浮動。而普通N型LDMOS器件的源極和溝道電極只能允許接O電位(與P型襯底電位相一致)。因此，Isolated N型LDMOS器件設計較為靈活，用途廣泛。但是，現(xiàn)有這種深N型阱(De印Nwell, DNW)隔離P型講(P body)區(qū)域的結構給高壓IsolatedN型LDMOS器件的研發(fā)帶來很大的困難。在考慮高壓器件漏端擴展區(qū)(drain drift)滿足器件耐壓需求的同時，還要保證垂直方向上的PNP(P body-DNW-P型襯底)的穿通問題。如虛線框14所示，在器件的垂直方向上，P型溝道區(qū)3、深N阱2以及P型襯底I之間會形成一 PNP結構。在現(xiàn)有工藝中，基本上是采用深推講(thermal drive-1n)的工藝防范,使深N講2在垂直方向上盡量深，來確保PNP結構不穿通，但是，由于深N型阱也涵蓋高壓器件漏端擴展區(qū)(drain drift)，所以深N阱還要求能夠滿足器件耐壓需求。[0004]如圖2A所示，是現(xiàn)有高壓隔離型N型LDMOS器件的垂直方向的PNP結構穿通時的電勢分布圖；標記15所指實線為P型溝道區(qū)和深N阱的PN結邊界、標記16所指實線為深N阱和P型襯底的PN結邊界，兩個PN結邊界兩側的白色虛線為耗盡區(qū)邊界。圖2B是現(xiàn)有高壓隔離型N型LDMOS器件的擊穿時的電勢分布圖，兩個PN結邊界和圖2A中的相同，兩個PN結邊界兩側的白色虛線為耗盡區(qū)邊界。由圖2A可以看出，在確保垂直方向上的PNP結構不穿通時，過深的N型阱會導致器件漏端擴展區(qū)無法全耗盡(fully cbplete)，器件的耐壓只能依靠延長該區(qū)域的橫向尺寸來滿足。橫向尺寸的增加直接會導致比導通電阻(Rdson)大幅增加，器件性能變差。器件的耐壓要求越大，比導通電阻(Rdson)劣化越明顯。這是現(xiàn)有高壓Isolated N型LDMOS器件的設計難點所在。
[0005]針對上述情況，現(xiàn)有技術大多采用N型埋層+外延的工藝方法來滿足器件在垂直方向上的PNP(P body-DNW-P型襯底)的穿通要求；對橫向器件漏端擴展區(qū)(draindrift)，采用降低表面電場(Resurf)的方法來進行設計，以期達到器件的耐壓與比導通電阻(Rdson)的優(yōu)化，從而提升器件性能。但是，成本問題又是一個劣式。

【發(fā)明內容】

[0006]本發(fā)明所要解決的技術問題是提供一種隔離型N型LDMOS器件，能徹底消除溝道區(qū)與P型襯底之間的穿通問題，能減少N型漂移區(qū)的結深、提高N型漂移區(qū)的摻雜濃度以及降低器件的導通電阻，還能減小器件的尺寸和寄生電容、提高器件開關速度，并能防止熱聚集現(xiàn)象。為此，本發(fā)明還提供一種隔離型N型LDMOS器件的制造方法。
[0007]為解決上述技術問題，本發(fā)明提供的隔離型N型LDMOS器件包括:
[0008]一 SOI襯底，所述SOI襯底由底層硅、埋氧化層和頂層硅組成，所述埋氧化層形成于所述底層硅上、所述頂層硅形成于所述埋氧化層上，所述底層硅為P型摻雜。
[0009]所述SOI襯底分成區(qū)域一和區(qū)域二，所述區(qū)域一小于等于形成N型漂移區(qū)的區(qū)域，所述區(qū)域二大于等于形成溝道區(qū)的區(qū)域；位于所述區(qū)域一中的所述頂層硅和所述埋氧化層被去除、位于所述區(qū)域二中的所述頂層硅和所述埋氧化層保留；在所述區(qū)域一中形成有硅外延層。
[0010]在形成溝道區(qū)的區(qū)域中的所述頂層硅中摻入有P型雜質并組成隔離型N型LDMOS器件的溝道區(qū)，所述溝道區(qū)的底部和所述埋氧化層接觸并通過所述埋氧化層和所述底層硅相隔尚。
[0011]在所述區(qū)域一中的所述硅外延層中形成有N型阱，該N型阱還橫向延伸到所述區(qū)域二中的所述頂層硅中并和所述溝道區(qū)橫向接觸；所述N型阱組成所述隔離型N型LDMOS器件的N型漂移區(qū)；所述N型漂移區(qū)的底部和所述底層硅相接觸。
[0012]進一步，隔離型N型LDMOS器件還包括:
[0013]場氧化隔離層，形成于由所述硅外延層和所述頂層硅組成的頂層結構中，用于隔離出有源區(qū)；在所述N型漂移區(qū)中包括有場氧化隔離層，該場氧化隔離層和所述溝道區(qū)之間隔離一段距離。
[0014]多晶硅柵，形成于所述溝道區(qū)上方并延伸到和所述溝道區(qū)相鄰的所述N型漂移區(qū)上方、以及延伸到所述N型漂移區(qū)中的所述場氧化隔離層的上方并覆蓋部分該場氧化隔離層。[0015]所述多晶硅柵和其底部的所述溝道區(qū)和所述N型漂移區(qū)之間隔離有柵介質層。
[0016]源區(qū)，由形成于所述溝道區(qū)中N+區(qū)組成，所述源區(qū)和所述多晶硅柵的位于所述溝道區(qū)中的邊緣自對準。
[0017]漏區(qū)，由形成于所述N型漂移區(qū)中的N+區(qū)組成，所述漏區(qū)和位于所述N型漂移區(qū)中的所述場氧化隔離層的遠離所述溝道區(qū)一側的邊緣對齊。
[0018]溝道電極引出區(qū)，由形成于所述溝道區(qū)中P+區(qū)組成，用于將所述溝道區(qū)引出。
[0019]為解決上述技術問題，本發(fā)明提供的隔離型N型LDMOS器件的制造方法包括如下步驟:
[0020]步驟一、提供一 SOI襯底，所述SOI襯底由底層硅、埋氧化層和頂層硅組成，所述埋氧化層形成于所述底層硅上、所述頂層硅形成于所述埋氧化層上，所述底層硅為P型摻雜。
[0021]步驟二、在所述頂層硅上形成硬質掩模，該硬質掩模由依次形成于所述頂層硅上的二氧化硅層和氮化硅層組成。
[0022]步驟三、利用光刻工藝定義出區(qū)域一，區(qū)域一的外部為區(qū)域二，所述區(qū)域一小于等于形成N型漂移區(qū)的區(qū)域，所述區(qū)域二大于等于形成溝道區(qū)的區(qū)域；采用刻蝕工藝依次去除所述區(qū)域一的所述硬質掩模、所述頂層硅和所述埋氧化層，直至所述底層硅表面露出，所述區(qū)域二中的所述頂層硅和所述埋氧化層保留。
[0023]步驟四、采用選擇性外延工藝方法在所述區(qū)域一中形成硅外延層；在所述區(qū)域二中的形成溝道區(qū)的區(qū)域的所述頂層硅中摻入P型雜質形成隔離型N型LDMOS器件的溝道區(qū)，所述溝道區(qū)的底部和所述埋氧化層接觸并通過所述埋氧化層和所述底層硅相隔離。
[0024]步驟五、去除所述硬質掩模，在所述區(qū)域一中的所述硅外延層中形成N型阱，該N型阱還橫向延伸到所述區(qū)域二中的所述頂層硅中并和所述溝道區(qū)橫向接觸；所述N型阱組成所述隔離型N型LDMOS器件的N型漂移區(qū)；所述N型漂移區(qū)的底部和所述底層硅相接觸。
[0025]進一步的改進是,還包括如下步驟:
[0026]步驟六、在由所述硅外延層和所述頂層硅組成的頂層結構中形成場氧化隔離層，所述場氧化隔離層用于隔離出有源區(qū)；在所述N型漂移區(qū)中包括有場氧化隔離層，該場氧化隔離層和所述溝道區(qū)之間隔離一段距離。
[0027]步驟七、在所述頂層結構和所述場氧化隔離層上依次形成柵介質層、多晶硅層，采用光刻刻蝕工藝對所述多晶硅層和所述柵介質層進行刻蝕形成多晶硅柵，所述多晶硅柵位于所述溝道區(qū)上方并延伸到和所述溝道區(qū)相鄰的所述N型漂移區(qū)上方、以及延伸到所述N型漂移區(qū)中的所述場氧化隔離層的上方并覆蓋部分該場氧化隔離層。
[0028]步驟八、進行N型離子注入形成N+區(qū)，由位于所述溝道區(qū)中的N+區(qū)組成源區(qū)，所述源區(qū)和所述多晶硅柵的位于所述溝道區(qū)中的邊緣自對準；由形成于所述N型漂移區(qū)中的N+區(qū)組成漏區(qū)，所述漏區(qū)和位于所述N型漂移區(qū)中的所述場氧化隔離層的遠離所述溝道區(qū)一側的邊緣對齊。
[0029]步驟九、進行P型離子注入在所述溝道區(qū)中形成P+區(qū)，該P+區(qū)組成溝道電極引出區(qū)，所述溝道電極引出區(qū)用于將所述溝道區(qū)弓I出。
[0030]本發(fā)明通過采用SOI襯底，通過埋氧化層來實現(xiàn)器件的P型溝道區(qū)與P型襯底即SOI襯底的底層硅之間的隔離，能徹底消除溝道區(qū)和P型襯底之間的穿通問題。同時，由于無需考慮溝道區(qū)和P型襯底之間的隔離問題，所以本發(fā)明還能減少N型漂移區(qū)的結深，并提高N型漂移區(qū)的摻雜濃度以及降低器件的導通電阻。另外，由于無需形成深N阱，故形成深N阱的過程中采用的高溫長時間的推阱工藝不需再進行，故能減少組成器件的各摻雜區(qū)域的橫向擴散量，使組成器件的各摻雜區(qū)域的橫向擴散量非常小，從而能夠減少器件尺寸和寄生電容、提高器件開關速度。同時，本發(fā)明的器件的漏區(qū)通過漏區(qū)底部的漂移區(qū)底部和P型襯底即SOI襯底的底層硅相連，從而能夠防止出現(xiàn)由于埋氧化層導熱效率差出現(xiàn)熱聚集現(xiàn)象。
【專利附圖】

【附圖說明】
[0031]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0032]圖1是現(xiàn)有高壓隔離型N型LDMOS器件的結構示意圖；
[0033]圖2A是現(xiàn)有高壓隔離型N型LDMOS器件的垂直方向的PNP結構穿通時的電勢分布圖；
[0034]圖2B是現(xiàn)有高壓隔離型N型LDMOS器件的擊穿時的電勢分布圖；
[0035]圖3是本發(fā)明實施例隔離型N型LDMOS器件的結構示意圖；
[0036]圖4A-圖4C是本發(fā)明實施例隔離型N型LDMOS器件的制造方法的各步驟中的器件結構示意圖。
【具體實施方式】
[0037]如圖3所示，是本發(fā)明實施例隔離型N型LDMOS器件的結構示意圖；本發(fā)明實施例隔離型N型LDMOS器件包括:
[0038]一 SOI襯底，所述SOI襯底由底層硅101、埋氧化層102和頂層硅103組成，所述埋氧化層102形成于所述底層硅101上、所述頂層硅103形成于所述埋氧化層102上，所述底層硅101為P型摻雜。
[0039]所述SOI襯底分成區(qū)域一和區(qū)域二，所述區(qū)域一小于等于形成N型漂移區(qū)的區(qū)域，所述區(qū)域二大于等于形成溝道區(qū)的區(qū)域；位于所述區(qū)域一中的所述頂層硅103和所述埋氧化層102被去除、位于所述區(qū)域二中的所述頂層硅103和所述埋氧化層102保留；在所述區(qū)域一中形成有娃外延層。
[0040]在形成溝道區(qū)的區(qū)域中的所述頂層硅103中摻入有P型雜質并組成隔離型N型LDMOS器件的溝道區(qū)104，所述溝道區(qū)104處于所述區(qū)域二中，所述溝道區(qū)104的底部和所述埋氧化層102接觸并通過所述埋氧化層102和所述底層硅101相隔離。
[0041]在所述區(qū)域一中的所述硅外延層中形成有N型阱，該N型阱還橫向延伸到所述區(qū)域二中的所述頂層硅103中并和所述溝道區(qū)104橫向接觸；所述N型阱組成所述隔離型N型LDMOS器件的N型漂移區(qū)105 ;所述N型漂移區(qū)105的底部和所述底層硅101相接觸。
[0042]場氧化隔離層106，形成于由所述硅外延層和所述頂層硅103組成的頂層結構中，用于隔離出有源區(qū)；在所述N型漂移區(qū)105中包括有場氧化隔離層106，該場氧化隔離層106和所述溝道區(qū)104之間隔離一段距離。
[0043]多晶硅柵108，形成于所述溝道區(qū)104上方并延伸到和所述溝道區(qū)104相鄰的所述N型漂移區(qū)105上方、以及延伸到所述N型漂移區(qū)105中的所述場氧化隔離層106的上方并覆蓋部分該場氧化隔尚層106。[0044]所述多晶硅柵108和其底部的所述溝道區(qū)104和所述N型漂移區(qū)105之間隔離有柵介質層107，本發(fā)明實施例中所述柵介質層107為柵氧化層。
[0045]源區(qū)109，由形成于所述溝道區(qū)104中N+區(qū)組成，所述源區(qū)109和所述多晶硅柵108的位于所述溝道區(qū)104中的邊緣自對準。所述源區(qū)109頂部形成有和其連接的源極。
[0046]漏區(qū)110，由形成于所述N型漂移區(qū)105中的N+區(qū)組成，所述漏區(qū)110和位于所述N型漂移區(qū)105中的所述場氧化隔離層106的遠離所述溝道區(qū)104—側的邊緣對齊。所述漏區(qū)110頂部形成有和其連接的漏極。
[0047]溝道電極引出區(qū)111，由形成于所述溝道區(qū)104中P+區(qū)組成，用于將所述溝道區(qū)104引出。溝道電極引出區(qū)111上方形成有和其接觸的溝道電極(Bulk)，溝道電極引出區(qū)111用于將溝道區(qū)引出。
[0048]本發(fā)明實施例隔離型N型LDMOS器件的制造方法包括如下步驟:
[0049]步驟一、如圖4A所示，提供一 SOI襯底，所述SOI襯底由底層硅101、埋氧化層102和頂層硅103組成，所述埋氧化層102形成于所述底層硅101上、所述頂層硅103形成于所述埋氧化層102上，所述底層硅101為P型摻雜。
[0050]步驟二、在所述頂層硅103上形成硬質掩模112，該硬質掩模112由依次形成于所述頂層硅103上的二氧化硅層和氮化硅層組成。
[0051]步驟三、如圖4B所示，利用光刻工藝定義出區(qū)域一 105a，區(qū)域一 105a的外部為區(qū)域二，所述區(qū)域一 105a小于等于形成N型漂移區(qū)的區(qū)域，所述區(qū)域二大于等于形成溝道區(qū)的區(qū)域；采用刻蝕工藝依次去除所述區(qū)域一 105a的所述硬質掩模112、所述頂層硅103和所述埋氧化層102，直至所述底層硅101表面露出，所述區(qū)域二中的所述頂層硅103和所述埋氧化層102保留。
[0052]步驟四、如圖4C所示，采用選擇性外延工藝方法在所述區(qū)域一 105a中形成硅外延層105b。如圖3所示，在所述區(qū)域二中的形成溝道區(qū)的區(qū)域的所述頂層硅103中摻入P型雜質形成隔離型N型LDMOS器件的溝道區(qū)104，所述溝道區(qū)104的底部和所述埋氧化層102接觸并通過所述埋氧化層102和所述底層硅101相隔離。
[0053]步驟五、如圖3所示,去除所述硬質掩模112,在所述區(qū)域一 105a中的所述娃外延層中形成N型阱，該N型阱還橫向延伸到所述區(qū)域二中的所述頂層硅103中并和所述溝道區(qū)104橫向接觸；所述N型阱組成所述隔離型N型LDMOS器件的N型漂移區(qū)105 ;所述N型漂移區(qū)105的底部和所述底層硅101相接觸。
[0054]步驟六、如圖3所示，在由所述硅外延層和所述頂層硅103組成的頂層結構中形成場氧化隔離層106，所述場氧化隔離層106用于隔離出有源區(qū)；在所述N型漂移區(qū)105中包括有場氧化隔離層106，該場氧化隔離層106和所述溝道區(qū)104之間隔離一段距離。
[0055]步驟七、如圖3所示，在所述頂層結構和所述場氧化隔離層106上依次形成柵介質層107、多晶硅層，采用光刻刻蝕工藝對所述多晶硅層和所述柵介質層107進行刻蝕形成多晶硅柵108，所述多晶硅柵108位于所述溝道區(qū)104上方并延伸到和所述溝道區(qū)104相鄰的所述N型漂移區(qū)105上方、以及延伸到所述N型漂移區(qū)105中的所述場氧化隔離層106的上方并覆蓋部分該場氧化隔尚層106。
[0056]步驟八、如圖3所示，進行N型離子注入形成N+區(qū)，由位于所述溝道區(qū)104中的N+區(qū)組成源區(qū)109，所述源區(qū)109和所述多晶硅柵108的位于所述溝道區(qū)104中的邊緣自對準；由形成于所述N型漂移區(qū)105中的N+區(qū)組成漏區(qū)110，所述漏區(qū)110和位于所述N型漂移區(qū)105中的所述場氧化隔離層106的遠離所述溝道區(qū)104 —側的邊緣對齊。
[0057]步驟九、如圖3所示，進行P型離子注入在所述溝道區(qū)104中形成P+區(qū)，該P+區(qū)組成溝道電極引出區(qū)111，所述溝道電極引出區(qū)111用于將所述溝道區(qū)104引出。
[0058]以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
【權利要求】
1.一種隔離型N型LDMOS器件，其特征在于，包括: 一 SOI襯底，所述SOI襯底由底層硅、埋氧化層和頂層硅組成，所述埋氧化層形成于所述底層硅上、所述頂層硅形成于所述埋氧化層上，所述底層硅為P型摻雜； 所述SOI襯底分成區(qū)域一和區(qū)域二，所述區(qū)域一小于等于形成N型漂移區(qū)的區(qū)域，所述區(qū)域二大于等于形成溝道區(qū)的區(qū)域；位于所述區(qū)域一中的所述頂層硅和所述埋氧化層被去除、位于所述區(qū)域二中的所述頂層硅和所述埋氧化層保留；在所述區(qū)域一中形成有硅外延層； 在形成溝道區(qū)的區(qū)域中的所述頂層硅中摻入有P型雜質并組成隔離型N型LDMOS器件的溝道區(qū)，所述溝道區(qū)的底部和所述埋氧化層接觸并通過所述埋氧化層和所述底層硅相隔離； 在所述區(qū)域一中的所述硅外延層中形成有N型阱，該N型阱還橫向延伸到所述區(qū)域二中的所述頂層硅中并和所述溝道區(qū)橫向接觸；所述N型阱組成所述隔離型N型LDMOS器件的N型漂移區(qū)；所述N型漂移區(qū)的底部和所述底層硅相接觸。
2.如權利要求1所述的隔離型N型LDMOS器件，其特征在于，還包括: 場氧化隔離層，形成于由所述硅外延層和所述頂層硅組成的頂層結構中，用于隔離出有源區(qū)；在所述N型漂移區(qū)中包括有場氧化隔離層，該場氧化隔離層和所述溝道區(qū)之間隔離一段距離； 多晶硅柵，形成于所述溝道區(qū)上方并延伸到和所述溝道區(qū)相鄰的所述N型漂移區(qū)上方、以及延伸到所述N型漂移區(qū)中的所述場氧化隔離層的上方并覆蓋部分該場氧化隔離層； 所述多晶硅柵和其底部的所述 溝道區(qū)和所述N型漂移區(qū)之間隔離有柵介質層； 源區(qū)，由形成于所述溝道區(qū)中N+區(qū)組成，所述源區(qū)和所述多晶硅柵的位于所述溝道區(qū)中的邊緣自對準； 漏區(qū)，由形成于所述N型漂移區(qū)中的N+區(qū)組成，所述漏區(qū)和位于所述N型漂移區(qū)中的所述場氧化隔離層的遠離所述溝道區(qū)一側的邊緣對齊； 溝道電極引出區(qū)，由形成于所述溝道區(qū)中P+區(qū)組成，用于將所述溝道區(qū)引出。
3.一種隔離型N型LDMOS器件的制造方法，其特征在于，包括如下步驟: 步驟一、提供一 SOI襯底，所述SOI襯底由底層硅、埋氧化層和頂層硅組成，所述埋氧化層形成于所述底層硅上、所述頂層硅形成于所述埋氧化層上，所述底層硅為P型摻雜； 步驟二、在所述頂層硅上形成硬質掩模，該硬質掩模由依次形成于所述頂層硅上的二氧化硅層和氮化硅層組成； 步驟三、利用光刻工藝定義出區(qū)域一，區(qū)域一的外部為區(qū)域二，所述區(qū)域一小于等于形成N型漂移區(qū)的區(qū)域，所述區(qū)域二大于等于形成溝道區(qū)的區(qū)域；采用刻蝕工藝依次去除所述區(qū)域一的所述硬質掩模、所述頂層硅和所述埋氧化層，直至所述底層硅表面露出，所述區(qū)域二中的所述頂層硅和所述埋氧化層保留； 步驟四、采用選擇性外延工藝方法在所述區(qū)域一中形成硅外延層；在所述區(qū)域二中的形成溝道區(qū)的區(qū)域的所述頂層硅中摻入P型雜質形成隔離型N型LDMOS器件的溝道區(qū)，所述溝道區(qū)的底部和所述埋氧化層接觸并通過所述埋氧化層和所述底層硅相隔離； 步驟五、去除所述硬質掩模，在所述區(qū)域一中的所述硅外延層中形成N型阱，該N型阱還橫向延伸到所述區(qū)域二中的所述頂層硅中并和所述溝道區(qū)橫向接觸；所述N型阱組成所述隔離型N型LDMOS器件的N型漂移區(qū)；所述N型漂移區(qū)的底部和所述底層硅相接觸。
4.如權利要求3所述的隔離型N型LDMOS器件的制造方法，其特征在于，還包括如下步驟: 步驟六、在由所述硅外延層和所述頂層硅組成的頂層結構中形成場氧化隔離層，所述場氧化隔離層用于隔離出有源區(qū)；在所述N型漂移區(qū)中包括有場氧化隔離層，該場氧化隔離層和所述溝道區(qū)之間隔離一段距離； 步驟七、在所述頂層結構和所述場氧化隔離層上依次形成柵介質層、多晶硅層，采用光刻刻蝕工藝對所述多晶硅層和所述柵介質層進行刻蝕形成多晶硅柵，所述多晶硅柵位于所述溝道區(qū)上方并延伸到和所述溝道區(qū)相鄰的所述N型漂移區(qū)上方、以及延伸到所述N型漂移區(qū)中的所述場氧化隔離層的上方并覆蓋部分該場氧化隔離層； 步驟八、進行N型離子注入形成N+區(qū)，由位于所述溝道區(qū)中的N+區(qū)組成源區(qū)，所述源區(qū)和所述多晶硅柵的位于所述溝道區(qū)中的邊緣自對準；由形成于所述N型漂移區(qū)中的N+區(qū)組成漏區(qū)，所述漏區(qū)和位于所述N型漂移區(qū)中的所述場氧化隔離層的遠離所述溝道區(qū)一側的邊緣對齊； 步驟九、進行P型離子注入在所述溝道區(qū)中形成P+區(qū)，該P+區(qū)組成溝道電極引出區(qū)，所述溝道電極引出區(qū)用于將所述溝道區(qū)引出。
【文檔編號】H01L29/06GK103545346SQ201210236375
【公開日】2014年1月29日 申請日期:2012年7月9日 優(yōu)先權日:2012年7月9日
【發(fā)明者】陳瑜, 劉劍 申請人:上海華虹Nec電子有限公司