一種采用虛設(shè)柵極制造半導(dǎo)體器件的方法
【專利摘要】本發(fā)明提供一種采用虛設(shè)柵極制造半導(dǎo)體器件的方法，包括步驟：提供半導(dǎo)體襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的襯底上形成第一虛設(shè)柵極，在所述第二區(qū)域的襯底上形成第二虛設(shè)柵極，所述第一虛設(shè)柵極和第二虛設(shè)柵極包括依次堆棧的柵極介電層、覆蓋層、柵極阻擋層和柵極電極層；在所述襯底中形成源漏極；采用濕法蝕刻去除所述第一虛設(shè)柵極的柵極電極層以形成溝槽；填充所述溝槽形成金屬柵極。該方法可以消除在虛設(shè)柵極替換的工藝中因刻蝕等步驟對層間介電層（ILD）的表面造成的凹陷，并可以獲得更大的操作范圍，從而使器件的性能和半導(dǎo)體器件的工藝過程得到改善。
【專利說明】一種采用虛設(shè)柵極制造半導(dǎo)體器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是涉及一種半導(dǎo)體制造【技術(shù)領(lǐng)域】，更確切的說，本發(fā)明涉及一種采用虛設(shè)柵極制造半導(dǎo)體器件的方法。
【背景技術(shù)】
[0002]在使用虛設(shè)柵極制造半導(dǎo)體器件的過程中，通常包括在襯底上形成虛設(shè)柵極、源極漏極，然后去除虛設(shè)柵極上的相應(yīng)部分并填充因移除虛設(shè)柵極該部分而產(chǎn)生的溝槽以形成柵極等一系列的步驟。在這一系列的步驟中，虛設(shè)柵極相應(yīng)部分的去除是一個極為關(guān)鍵的步驟。通常情況下使用干刻蝕在去除虛設(shè)柵極上的柵極電極層，但是該步驟中的干刻蝕往往會對器件造成不必要的損傷，特別會使層間介電層的表面形成凹陷，從而對所制造的器件的性能造成影響。
[0003]但是目前采用虛設(shè)柵極制造半導(dǎo)體器件的工藝中沒有方法來克服上述問題。

【發(fā)明內(nèi)容】

[0004]鑒于以上問題，本發(fā)明提供一種采用虛設(shè)柵極制造半導(dǎo)體器件的方法，包括步驟:提供半導(dǎo)體襯底，所述襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的襯底上形成第一虛設(shè)柵極，在所述第二區(qū)域的襯底上形成第二虛設(shè)柵極，所述第一虛設(shè)柵極和第二虛設(shè)柵極包括依次堆棧的柵極介電層、覆蓋層、柵極阻擋層和柵極電極層；在所述襯底中形成源漏極；采用濕法蝕刻去除所述第一虛設(shè)柵極的柵極電極層以形成溝槽；填充所述溝槽形成金屬柵極。
[0005]進(jìn)一步，還包括形成源漏極之后形成ILD于所述襯底和所述第一和第二虛設(shè)柵極上以及平坦化所述ILD以暴露所述第一虛設(shè)柵極和第二虛設(shè)柵極的步驟。
[0006]進(jìn)一步，還包括在所述平坦化步驟后形成ILD阻擋層于所述第二區(qū)域的ILD上和所述第二虛設(shè)柵極上。
[0007]進(jìn)一步，形成ILD阻擋層于所述第二區(qū)域的ILD上和所述第二虛設(shè)柵極上，包括步驟:形成ILD阻擋層于所述第一區(qū)域的ILD上和所述第一虛設(shè)柵極上和第二區(qū)域的ILD上和所述第二虛設(shè)柵極上；去除所述第一區(qū)域的ILD上和所述第一虛設(shè)柵極上的ILD阻擋層。
[0008]進(jìn)一步，還包括在形成所述溝槽后去除所述第二區(qū)域ILD上和所述第二虛設(shè)柵極上的ILD阻擋層的步驟。
[0009]進(jìn)一步，使用SiN形成所述柵極電極層。
[0010]進(jìn)一步，使用TaN或AlN形成所述柵極阻擋層。
[0011]進(jìn)一步，使用TiN、TaN或AlN形成所述ILD阻擋層。
[0012]進(jìn)一步，ILD阻擋層的去除是干刻蝕或濕刻蝕的方法。
[0013]進(jìn)一步，所述濕刻蝕的方法包括使用SC-1。
[0014]進(jìn)一步，所述濕刻蝕使用H3P04或HF。[0015]進(jìn)一步，所形成的ILD阻擋層具有10-500埃的厚度。
[0016]進(jìn)一步，還包括在所述去除所述第一區(qū)域的ILD上和第一虛設(shè)柵極上的ILD阻擋層步驟之前執(zhí)行光刻膠層圖案化步驟。
[0017]進(jìn)一步，還包括在所述光刻膠層和所述ILD阻擋層之間形成BARC。
[0018]進(jìn)一步，還包括在所述襯底和所述虛設(shè)柵極之間形成界面層。
[0019]進(jìn)一步，使用高K材料形成所述柵極介電層。
[0020]進(jìn)一步，還包括在形成虛設(shè)柵極之后，在所述虛設(shè)柵極的側(cè)壁和襯底上形成偏移側(cè)墻和間隙壁的步驟。
[0021]本發(fā)明的虛設(shè)柵極制造半導(dǎo)體器件的方法可以消除在虛設(shè)柵極替換的工藝中因刻蝕等步驟對層間介電層(ILD)的表面造成的凹陷，并可以獲得更大的操作范圍，從而使器件的性能和半導(dǎo)體器件的工藝過程得到改善。
【專利附圖】

【附圖說明】
[0022]圖1-7是本發(fā)明各個工藝步驟的器件剖面圖。
【具體實施方式】
[0023]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0024]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的采用虛設(shè)柵極制造半導(dǎo)體器件的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0025]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合接下來，將結(jié)合附圖更加完整地描述本發(fā)明。
[0026]參照圖1。首先，提供半導(dǎo)體襯底200。包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域可以為PMOS區(qū)域，所述第二區(qū)域可以為NMOS區(qū)域。所述襯底可以為以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-Si GeOI)以及絕緣體上鍺化硅(Si GeOI)等。在所述襯底中可以形成有摻雜區(qū)域和/或隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。在本發(fā)明的實施例中，所述襯底可以是Si襯底，其還可以包括在Si上的界面層，圖中未示出。在一個實施例中通過快速熱氧化工藝(RTO)或原子層沉積工藝(ALD)來形成具有5-10埃的Si02界面層。
[0027]然后在該襯底上形成柵極介電層201，可以選用高K材料來形成所述柵極介電層，例如用在Hf02中引入S1、Al、N、La、Ta等元素并優(yōu)化各元素的比率來得到的高K材料等。所述形成柵極介電層的方法可以是物理氣相沉積工藝或原子層沉積工藝(ALD)。在本發(fā)明的實施例中，在所述Si02界面層上形成HfAION柵極介電層，其厚度為15到60埃。[0028]之后，在柵極介電層201上形成柵極堆棧結(jié)構(gòu)的覆蓋層202，可以是ALD所形成的TiN或TaN的覆蓋層。之后在覆蓋層202上形成柵極阻擋層203。可以是TaN或AlN的柵極阻擋層。可以沉積來形成該柵極阻擋層。沉積的方法可以是原子層沉積法(ALD)，物理氣相沉積法(PVD)，化學(xué)氣相沉積法(CVD)等方法。在本發(fā)明的一個實施例中，在UHV/CVD反應(yīng)腔中進(jìn)行TaN或AlN柵極阻擋層的沉積，所選擇的工藝條件包括壓強為1-100乇，溫度為500-1000攝氏度。
[0029]之后在柵極阻擋層203上形成柵極電極層300。在本發(fā)明的一個實施例中形成SiN的柵極電極層?？梢允褂玫姆椒梢允腔瘜W(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)等。
[0030]然后，可以使用光刻工藝對以上步驟所形成的界面層、柵極介電層201、覆蓋層202、柵極阻擋層203和柵極電極層300進(jìn)行圖案化處理以形成堆棧的虛設(shè)柵極結(jié)構(gòu)。具體來說，具有在第一區(qū)域的襯底上形成的第一虛設(shè)柵極和在第二區(qū)域的襯底上形成的第二虛設(shè)柵極，其均具有堆棧的結(jié)構(gòu)，依次為柵極介電層、覆蓋層、柵極阻擋層和柵極電極層。
[0031]如圖2所示。還可以進(jìn)行形成偏移側(cè)墻(offset spacer) 211的步驟。偏移側(cè)墻的材料可以是氮化硅，氧化硅或者氮氧化硅等絕緣材料。偏移側(cè)墻可以提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。形成偏移側(cè)墻的工藝可以是化學(xué)氣相沉積。在一個實施例中所形成的偏移側(cè)墻的厚度可以小到80埃。
[0032]以及形成輕摻雜源極/漏極(LDD)于柵極結(jié)構(gòu)任一側(cè)的襯底中的步驟。所述形成LDD的方法可以是離子注入工藝或擴散工藝。LDD注入的離子類型根據(jù)將要形成的半導(dǎo)體器件的電性決定，即形成的器件為NMOS器件，則LDD注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。
[0033]以及在襯底200和上述步驟所形成的偏移側(cè)墻上形成間隙壁(Spacer) 212的步驟?？梢允褂玫琛⑻蓟?、氮氧化硅或其組合的材料?？梢栽谝r底上沉積第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁，所述間隙壁可以具有10-30NM的厚度。
[0034]以及用離子注入工藝或擴散工藝重?fù)诫s源極和漏極(S/D)形成于柵極間隙壁任一側(cè)的襯底中的步驟，高溫退火步驟，形成金屬硅化物(SAB)阻擋層等步驟(圖中未示出)。
[0035]參照圖3。然后還可以在器件的表面沉積蝕刻停止層，圖中未示出。蝕刻停止層可用 SiCN, SiN, SiC, SiOF、SiON 等形成。
[0036]然后進(jìn)行沉積層間介電層(ILD) 220于所述第一虛設(shè)柵極和第二虛設(shè)柵極之間的襯底和所述第一和第二虛設(shè)柵極上。可以采用化學(xué)氣相沉積法、高密度等離子體化學(xué)氣相沉積法、旋轉(zhuǎn)涂布法、濺鍍等方法形成，所述層間介電層可以采用氧化硅、氮氧化硅、氮化硅等材料來形成。
[0037]參照圖4。然后對層間介電層220和/或刻蝕停止層進(jìn)行平坦化處理。所述平坦化處理的非限制性實例包括機械平坦化方法和化學(xué)機械拋光平坦化方法。以暴露虛設(shè)柵極的上表面。一個實施例中用CMP的方法以暴露SiN的柵極電極層300。
[0038]參照圖5。在經(jīng)過平坦化步驟處理的ILD層和虛設(shè)柵極上形成ILD阻擋層301。所述ILD阻擋層可以是TiN、TaN層或AlN層，其厚度可以是10-500埃?？梢允褂迷訉映练e法(ALD)，物理氣相沉積法(PVD)，化學(xué)氣相沉積法(CVD)等方法來形成。在本發(fā)明的一個實施例中，在UHV/CVD反應(yīng)腔中進(jìn)行TaN或AlN層的沉積。然后還可以在ILD阻擋層301上形成光刻膠層并執(zhí)行圖案化的步驟，圖未示出。在一個實施例中的光刻膠與所述ILD阻擋層之間還可以包括BARC層。
[0039]然后進(jìn)行部分去除ILD阻擋層301的步驟?？梢允褂酶煽涛g或濕刻蝕的方法。干刻蝕的方法可以是反應(yīng)離子刻蝕、離子束刻蝕、等離子刻蝕、激光燒蝕或者這些方法的任意組合。在一個實施例中僅在第二區(qū)域的ILD層和虛設(shè)柵極上保留該ILD阻擋層，去除位于第一區(qū)域的ILD阻擋層可以使用SC-1，其由NH40H-H202-H20組成，其比例可以是(1:1:5)- (1:2:7)，反應(yīng)的溫度可以是65-80攝氏度。通過該步驟可以選擇性的去除位于第一區(qū)域的ILD阻擋層。
[0040]參照圖6。進(jìn)行去除第一虛設(shè)柵極的柵極電極層300的步驟，使用濕刻蝕的方法來執(zhí)行所述刻蝕，該過程可以使用無機酸溶液。其可以在一個實施例中使用的是熱H3P04溶液，在另外的實施例中使用的是氫氟酸溶液。該步驟可以選擇性的去除SiN的柵極電極層而不會對ILD造成污染。
[0041]參照圖7。去除第二區(qū)域ILD上和第二虛設(shè)柵極上的ILD阻擋層的步驟。在一個實施例中，使用SC-1，其由NH40H-H202-H20組成，其比例可以是(1: 1:5)- (1:2:7)，反應(yīng)的溫度可以是65-80攝氏度，來去除TiN的ILD阻擋層。
[0042]由于本發(fā)明使用的濕刻蝕的方法對ILD的影響可以忽略不計，不會造成ILD凹陷等缺陷，此外還可以通過本方法獲得更大的操作范圍，從而使器件的性能和半導(dǎo)體器件的工藝過程得到改善。
[0043]之后，還可以包括在移除虛設(shè)柵極的柵極電極層后進(jìn)行的填充溝槽以形成半導(dǎo)體柵極的步驟。填充溝槽的材料可以是金屬材料以形成金屬柵。在一個實施例中的金屬柵還可以包括:TiN、TaN, TiN和TaN和上述的組合功函數(shù)金屬層；TaN、TiN、TaC, TaSiN、WN、TiAl、TiAlN或上述的組合的阻擋層；和導(dǎo)電層等。形成柵極的方法可以包括沉積、退火和平坦化等步驟。然后進(jìn)行后續(xù)工藝以完成半導(dǎo)體元件的制造。
[0044]為了說明和描述的目的，給出了本發(fā)明各個方面的以上描述。其并不旨在窮盡列舉或?qū)⒈景l(fā)明限制為所公開的精確形式，且明顯地，可以進(jìn)行多種修改和變化。本發(fā)明旨在將對本領(lǐng)域技術(shù)人員是顯而易見的這些修改和變化包括在由所附權(quán)利要求限定的本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種采用虛設(shè)柵極制造半導(dǎo)體器件的方法，包括步驟: a)提供半導(dǎo)體襯底，所述襯底包括第一區(qū)域和第二區(qū)域； b)在所述第一區(qū)域的襯底上形成第一虛設(shè)柵極，在所述第二區(qū)域的襯底上形成第二虛設(shè)柵極，所述第一虛設(shè)柵極和第二虛設(shè)柵極包括依次堆棧的柵極介電層、覆蓋層、柵極阻擋層和柵極電極層； c)在所述襯底中形成源漏極； d)采用濕法蝕刻去除所述第一虛設(shè)柵極的柵極電極層以形成溝槽； e)填充所述溝槽形成金屬柵極。
2.根據(jù)權(quán)利要求1所述的方法，還包括在步驟c)之后形成ILD于所述襯底和所述第一和第二虛設(shè)柵極上以及平坦化所述ILD以暴露所述第一虛設(shè)柵極和第二虛設(shè)柵極的步驟。
3.根據(jù)權(quán)利要求2所述的方法，還包括在所述平坦化步驟后形成ILD阻擋層于所述第二區(qū)域的ILD上和所述第二虛設(shè)柵極上。
4.根據(jù)權(quán)利要求3所述的方法，其中所述形成ILD阻擋層于所述第二區(qū)域的ILD上和所述第二虛設(shè)柵極上，包括步驟: 形成ILD阻擋層于所述第一區(qū)域的ILD上和所述第一虛設(shè)柵極上和第二區(qū)域的ILD上和所述第二虛設(shè)柵極上； 去除所述第一區(qū)域的ILD上和所述第一虛設(shè)柵極上的ILD阻擋層。
5.根據(jù)權(quán)利要求3所述的方法，還包括在形成所述溝槽后去除所述第二區(qū)域ILD上和所述第二虛設(shè)柵極上的ILD阻擋層的步驟。
6.根據(jù)權(quán)利要求1所述的方法，其中使用SiN形成所述柵極電極層。
7.根據(jù)權(quán)利要求1所述的方法，其中使用TaN或AlN形成所述柵極阻擋層。
8.根據(jù)權(quán)利要求3或4所述的方法，其中使用TiN、TaN或AlN形成所述ILD阻擋層。
9.根據(jù)權(quán)利要求4或5所述的方法，其中所述ILD阻擋層的去除是干刻蝕或濕刻蝕的方法。
10.根據(jù)權(quán)利要求9所述的方法，其中所述濕刻蝕的方法包括使用SC-1。
11.根據(jù)權(quán)利要求1所述的方法，其中所述濕刻蝕使用H3P04或HF。
12.根據(jù)權(quán)利要求3或4所述的方法，其中所形成的ILD阻擋層具有10-500埃的厚度。
13.根據(jù)權(quán)利要求4所述的方法，還包括在所述去除所述第一區(qū)域的ILD上和第一虛設(shè)柵極上的ILD阻擋層步驟之前執(zhí)行光刻膠層圖案化步驟。
14.根據(jù)權(quán)利要求13所述的方法，其中還包括在所述光刻膠層和所述ILD阻擋層之間形成BARC。
15.根據(jù)權(quán)利要求1所述的方法，還包括在所述襯底和所述虛設(shè)柵極之間形成界面層。
16.根據(jù)權(quán)利要求1所述的方法，其中使用高K材料形成所述柵極介電層。
17.根據(jù)權(quán)利要求1所述的方法，還包括在步驟b)之后，在所述虛設(shè)柵極的側(cè)壁和襯底上形成偏移側(cè)墻和間隙壁的步驟。
【文檔編號】H01L21/28GK103545181SQ201210239702
【公開日】2014年1月29日 申請日期:2012年7月11日 優(yōu)先權(quán)日:2012年7月11日
【發(fā)明者】張海洋, 孟曉瑩 申請人:中芯國際集成電路制造(上海)有限公司