專利名稱：一種SOI SiGe BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種制備SOI SiGe BiCMOS集成器件及制備方法。
背景技術(shù)：
半導(dǎo)體集成電路技術(shù)是高科技和信息產(chǎn)業(yè)的核心技術(shù)，已成為衡量一個(gè)國家科學(xué)技術(shù)水平、綜合國力和國防力量的重要標(biāo)志，而以集成電路為代表的微電子技術(shù)則是半導(dǎo)體技術(shù)的關(guān)鍵。半導(dǎo)體產(chǎn)業(yè)是國家的基礎(chǔ)性產(chǎn)業(yè)，其之所以發(fā)展得如此之快，除了技術(shù)本身對(duì)經(jīng)濟(jì)發(fā)展的巨大貢獻(xiàn)之外，還與它廣泛的應(yīng)用性有關(guān)。英特爾(Intel)創(chuàng)始人之一戈登 摩爾(Gordon Moore)于1965年提出了 “摩爾定律”，該定理指出集成電路芯片上的晶體管數(shù)目，約每18個(gè)月增加I倍，性能也提升I倍；多年來，世界半導(dǎo)體產(chǎn)業(yè)始終遵循著這條定律不斷地向前發(fā)展，尤其是Si基集成電路技術(shù)，發(fā)展至今，全世界數(shù)以萬億美元的設(shè)備和技術(shù)投入，已使Si基工藝形成了非常強(qiáng)大的產(chǎn)業(yè)能力。2004年2月23日英特爾首席執(zhí)行官克萊格 貝瑞特在東京舉行的全球信息峰會(huì)上表示，摩爾定律將在未來15到20年依然有效，然而推動(dòng)摩爾定律繼續(xù)前進(jìn)的技術(shù)動(dòng)力是不斷縮小芯片的特征尺寸。目前，國外45nm技術(shù)已經(jīng)進(jìn)入規(guī)模生產(chǎn)階段，32nm技術(shù)處在導(dǎo)入期，按照國際半導(dǎo)體技術(shù)發(fā)展路線圖ITRS，下一個(gè)節(jié)點(diǎn)是22nm。不過，隨著集成電路技術(shù)的繼續(xù)發(fā)展，芯片的特征尺寸不斷縮小，在Si芯片制造工業(yè)微型化進(jìn)程中面臨著材料物理屬性，制造工藝技術(shù)，器件結(jié)構(gòu)等方面極限的挑戰(zhàn)。比如當(dāng)特征尺寸小于IOOnm以下時(shí)由于隧穿漏電流和可靠性等問題,傳統(tǒng)的柵介質(zhì)材料SiO2無法滿足低功耗的要求；納米器件的短溝道效應(yīng)和窄溝道效應(yīng)越發(fā)明顯，嚴(yán)重影響了器件性能；傳統(tǒng)的光刻技術(shù)無法滿足日益縮小的光刻精度；因此傳統(tǒng)Si基工藝器件越來越難以滿足設(shè)計(jì)的需要。為了滿足半導(dǎo)體技術(shù)的進(jìn)一步發(fā)展需要，大量的研究人員在新結(jié)構(gòu)、新材料以及新工藝方面的進(jìn)行了深入的研究，并在某些領(lǐng)域的應(yīng)用取得了很大進(jìn)展。這些新結(jié)構(gòu)和新材料對(duì)器件性能有較大的提高，可以滿足集成電路技術(shù)繼續(xù)符合“摩爾定理”迅速發(fā)展的需要。SOI (Silicon-On-Insulator,絕緣襯底上的娃)技術(shù)是在頂層娃和背襯底之間引入了一層埋氧化層。通過在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點(diǎn)；實(shí)現(xiàn)了集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢，因此可以說SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。此外，SOI材料還被用來制造MEMS光開關(guān)，如利用體微機(jī)械加工技術(shù)。因此，目前工業(yè)界在制造大規(guī)模集成電路尤其是數(shù)?；旌霞呻娐窌r(shí)，仍然采用Si BiCMOS 或者 SiGe BiCMOS 技術(shù)(Si BiCMOS 為 Si 雙極晶體管BJT+Si CMOS, SiGe BiCMOS為SiGe異質(zhì)結(jié)雙極晶體管HBT+Si CMOS)。

發(fā)明內(nèi)容
本發(fā)明的目的在于利用在一個(gè)襯底片上制備應(yīng)變SiGe平面溝道PMOS器件、應(yīng)變SiGe平面溝道NMOS器件和雙極晶體管，構(gòu)成平面BiCMOS集成器件及電路，以實(shí)現(xiàn)器件與集成電路性能的最優(yōu)化。本發(fā)明的目的在于提供一種SOI SiGe BiCMOS集成器件，NMOS器件和PMOS器件均為應(yīng)變SiGe MOS器件，雙極器件為SiGe HBT器件。進(jìn)一步、PMOS器件采用量子阱結(jié)構(gòu)。進(jìn)一步、器件襯底為SOI材料。
進(jìn)一步、SiGe HBT器件的發(fā)射極、基極和集電極都采用多晶硅材料。進(jìn)一步、該SiGe HBT器件基區(qū)為SiGe材料。進(jìn)一步、SiGe HBT器件制備過程采用自對(duì)準(zhǔn)工藝，并為全平面結(jié)構(gòu)。本發(fā)明的另一目的在于提供一種SOI SiGe BiCMOS集成器件的制備方法，包括如下步驟第一步、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17cm-3的SOI襯底片；第二步、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17cnT3 ；第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為30(T500nm的SiO2層，光刻淺槽隔離，在淺槽隔離區(qū)域干法刻蝕出深度為27(T400nm的淺槽，再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ；最后，用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離；第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面淀積一層厚度為50(T700nm的SiO2層，光刻集電極接觸區(qū)窗口，對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域，再將襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活；第五步、刻蝕掉襯底表面的氧化層，利用化學(xué)汽相淀積(CVD)方法，在600 800 °C,在襯底表面淀積二層材料第一層為SiO2層，厚度為2(T40nm;第二層為P型Poly-Si 層，厚度為 20(T400nm，摻雜濃度為 I XlO2ci I X IO21CnT3 ；第六步、光刻Poly-Si，形成外基區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，厚度為20(T400nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si 表面的 SiO2 ；第七步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，淀積一層SiN層，厚度為5(Tl00nm，光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；再利用化學(xué)汽相淀積(CVD)方法，在600 80(TC，在襯底表面淀積一層SiN層，厚度為l(T20nm，干法刻蝕掉發(fā)射窗SiN，形成側(cè)墻；第八步、利用濕法刻蝕，對(duì)窗口內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15 25%，摻雜濃度為5 X IO18 5 X 1019cnT3，厚度為2(T60nm ；第九步、光刻集電極窗口，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積Poly-Si，厚度為20(T400nm，再對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光(CMP)去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極；第十步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，光刻集電極接觸孔，并對(duì)該接觸孔進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到1父1019 1\102°011_3，最后去除表面的5102層;第^^一步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGe HBT器件；在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；第十二步、光刻MOS有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在該有源區(qū)連續(xù)生長二層材料第一層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為 15 30%，摻雜濃度為I 5 X IO16CnT3 ;第二層是厚度為3 5nm的本征弛豫型Si帽層；第十三步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積一層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到I 5X IO17CnT3 ;光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5X IO17CnT3 ；第十四步、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為3 5nm的SiN層作為柵介質(zhì)和一層厚度為300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質(zhì)，形成22 350nm長的偽柵；第十五步、利用離子注入，分別對(duì)NMOS器件有源區(qū)和PMOS器件有源區(qū)進(jìn)行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)和P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度均為I 5 X IO18CnT3 ；第十六步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層厚度為5 15nm的SiO2層，利用干法刻蝕工藝，刻蝕掉表面的SiO2層，保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO2，形成側(cè)墻；第十七步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活；第十八步、用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積一層SiO2，厚度為30(T500nm，利用化學(xué)機(jī)械拋光(CMP)技術(shù)，將SiO2平坦化到柵極表面；第十九步、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓印，在襯底表面生長一層厚度為2 5nm的氧化鑭(La2O3);在襯底表面派射一層金屬鶴(W),最后利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；第二十步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，表面生長一層SiO2層，并光刻引線孔；第二十一步、金屬化、光刻N(yùn)MOS器件和PMOS器件引線，形成漏極、源極和柵極以及SiGe HBT發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22 350nm的SOI SiGe BiCMOS集成器件。
進(jìn)一步、該制備方法中SOI SiGe BiCMOS集成器件制造過程中所涉及的最高溫度根據(jù)第八步到第十四步、以及第十六步、第十八步和第二十步中的化學(xué)汽相淀積(CVD)工藝溫度決定，取聞溫度小于等于800 C。進(jìn)一步、基區(qū)厚度根據(jù)第八步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另一目的在于提供一種SOI SiGe BiCMOS集成電路的制備方法，該制備方法包括如下步驟步驟1，外延生長的實(shí)現(xiàn)方法為(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO16CnT3 ；·步驟2，淺槽隔離制備的實(shí)現(xiàn)方法為(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在外延Si層表面生長一層厚度為 300nm 的 SiO2 層；(2b)光刻淺槽隔離區(qū)域；(2c)在淺槽隔離區(qū)域干法刻蝕出深度為270nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2,并將淺槽內(nèi)填滿；(2e)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離；步驟3，集電極接觸區(qū)制備的實(shí)現(xiàn)方法為(3a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在外延Si層表面應(yīng)淀積一層厚度為500nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極接觸區(qū)域；(3d)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活；步驟4，基區(qū)接觸制備的實(shí)現(xiàn)方法為(4a)刻蝕掉襯底表面氧化層，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為20nm的SiO2層；(4b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為200nm，摻雜濃度為lX102°cm_3 ；(4c)光刻Poly-Si，形成外基區(qū)，在600°C，在襯底表面淀積SiO2層，厚度為200nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一 SiN層，厚度為50nm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiN層，厚度為 IOnm ；步驟5，基區(qū)材料制備的實(shí)現(xiàn)方法為
(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對(duì)窗口內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15%，摻雜濃度為5 X 1018cnT3，厚度為20nm ；步驟6，發(fā)射區(qū)制備的實(shí)現(xiàn)方法為(6a)光刻集電極窗口，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積Poly-Si，厚度為 200nm ；
(6b)對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光(CMP)去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(6d)光刻集電極接觸孔，并對(duì)該接觸孔再次進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到lX1019cm_3，最后去除表面的SiO2層；步驟7，SiGe HBT形成的實(shí)現(xiàn)方法為(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，在950°C溫度下退火120s，激活雜質(zhì)，形成SiGe HBT器件；(7b)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層；步驟8，應(yīng)變SiGe材料制備的實(shí)現(xiàn)方法為(8a)光刻MOS有源區(qū)；(8b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為lX1016cm_3;(8d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為3nm的本征弛豫型Si帽層；步驟9，NMOS器件和PMOS器件形成的實(shí)現(xiàn)方法為(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ；(9b)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 I X IO17CnT3 ；(9c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層；(9e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅；(9f)光刻Poly-Si柵和柵介質(zhì),形成22nm長的偽柵；(9g)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ；(9h)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ；
(9i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(9j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；(9k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)；(91)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活；步驟10，柵制備的實(shí)現(xiàn)方法為 (IOa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度；( IOb)利用化學(xué)機(jī)械拋光(CMP)方法，對(duì)表面進(jìn)行平坦化至柵極水平；( IOc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓印；(IOd)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)；( IOe)在襯底表面派射一層金屬鶴(W)；(IOf)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去；步驟11，構(gòu)成CMOS集成電路的實(shí)現(xiàn)方法為(Ila)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；(Ilb)光刻引線孔，金屬化；(Ilc)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極，SiGeHBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的SOISiGe BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點(diǎn):I.本發(fā)明制備的SOI SiGe BiCMOS集成器件結(jié)構(gòu)中采用了輕摻雜源漏(LDD)結(jié)構(gòu)，有效地抑制了熱載流子對(duì)器件性能的影響；2.本發(fā)明制備的SOI SiGe BiCMOS集成器件在PMOS器件結(jié)構(gòu)中都采用了量子阱結(jié)構(gòu)，能有效地把空穴限制在SiGe層內(nèi)，減少了界面散射，提高了器件的頻率、電流驅(qū)動(dòng)能力等電學(xué)性能；3.本發(fā)明制備的SOI SiGe BiCMOS集成器件采用了高K柵介質(zhì)，提高了 MOS器件的柵控能力，增強(qiáng)了器件的電學(xué)性能；4.本發(fā)明制備SOI SiGe BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提聞集成電路的性能；5.本發(fā)明制備的SOI SiGe BiCMOS集成器件中，在制備NMOS器件和PMOS器件柵電極時(shí)采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鶴(W)作為金屬電極，降低了柵電極的電阻，提高了器件設(shè)計(jì)的靈活性和可靠性；6.本發(fā)明制備的SOI SiGe BiCMOS集成器件，在制備過程中，SiGe HBT采用全自對(duì)準(zhǔn)工藝，有效地減小了寄生電阻與電容，提高了器件的電流與頻率特性；7.本發(fā)明制備的SOI SiGe BiCMOS集成器件，SiGe HBT器件的發(fā)射極、基極和集電極全部采用多晶，多晶可以部分制備在氧化層上面，減小了器件有源區(qū)的面積，從而減小器件尺寸，提聞電路的集成度；8.本發(fā)明制備的SOI SiGe BiCMOS集成器件中，雙極器件采用SOI襯底，集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴(kuò)展效應(yīng)，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率。


圖I是本發(fā)明提供的SOI SiGe BiCMOS集成器件及電路制備方法的實(shí)現(xiàn)流程圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并 不用于限定本發(fā)明。本發(fā)明實(shí)施例提供了一種SOI SiGe BiCMOS集成器件，NMOS器件和PMOS器件均為應(yīng)變SiGe MOS器件，雙極器件為SiGe HBT器件。作為本發(fā)明實(shí)施例的一優(yōu)化方案，PMOS器件采用量子阱結(jié)構(gòu)。作為本發(fā)明實(shí)施例的一優(yōu)化方案，器件襯底為SOI材料。作為本發(fā)明實(shí)施例的一優(yōu)化方案，SiGe HBT器件的發(fā)射極、基極和集電極都采用多晶娃材料。作為本發(fā)明實(shí)施例的一優(yōu)化方案，該SiGe HBT器件的基區(qū)為SiGe材料。作為本發(fā)明實(shí)施例的一優(yōu)化方案，SiGe HBT器件制備過程采用自對(duì)準(zhǔn)工藝，并為全平面結(jié)構(gòu)。以下參照附圖1，對(duì)本發(fā)明制備22 350nm溝道長度的SOI SiGe BiCMOS集成器件及電路的工藝流程作進(jìn)一步詳細(xì)描述。實(shí)施例I :制備溝道長度為22nm的SOI SiGe BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為lX1016cm_3。步驟2，淺槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在外延Si層表面生長一層厚度為 300nm 的 SiO2 層；(2b)光刻淺槽隔離區(qū)域；(2c)在淺槽隔離區(qū)域干法刻蝕出深度為270nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2，并將淺槽內(nèi)填滿；
(2e)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離。步驟3，集電極接觸區(qū)制備。(3a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在外延Si層表面應(yīng)淀積一層厚度為500nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極接觸區(qū)域；(3d)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活。

步驟4，基區(qū)接觸制備。(4a)刻蝕掉襯底表面氧化層，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為20nm的SiO2層；(4b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為200nm，摻雜濃度為lX102°cm_3 ；(4c)光刻Poly-Si，形成外基區(qū)，在600°C，在襯底表面淀積SiO2層，厚度為200nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一 SiN層，厚度為50nm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學(xué)汽相淀積(CVD)方法，在60(TC，在襯底表面淀積一層SiN層，厚度為 10nm。步驟5，基區(qū)材料制備。(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對(duì)窗口內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15%，摻雜濃度為5 X 1018cnT3，厚度為20nm。步驟6,發(fā)射區(qū)制備。(6a)光刻集電極窗口，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積Poly-Si，厚度為 200nm ；(6b)對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極；(6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(6d)光刻集電極接觸孔，并對(duì)該接觸孔再次進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到lX1019cm_3，最后去除表面的SiO2層。步驟7，SiGe HBT 形成。(7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，在950°C溫度下退火120s，激活雜質(zhì)，形成SiGe HBT器件；(7b)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積一 SiO2層。步驟8，應(yīng)變SiGe材料制備。(8a)光刻MOS有源區(qū)；
(8b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為lX1016cm_3;(8d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為3nm的本征弛豫型Si帽層。步驟9，NMOS器件和PMOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長一層300nm的SiO2 ；(9b)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 I X IO17CnT3 ；(9c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ；(9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層厚度為3nm的SiN層；(9e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長一層300nm的多晶硅；(9f)光刻Poly-Si柵和柵介質(zhì),形成22nm長的偽柵；(9g)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ；(9h)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ；(9i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長一層SiO2，厚度為10nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻； (9j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；(9k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)；(91)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活。步驟10，柵制備。(IOa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2層，SiO2厚度為300nm厚度；(IOb)利用化學(xué)機(jī)械拋光(CMP)方法，對(duì)表面進(jìn)行平坦化至柵極水平；(IOc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓印；(IOd)在襯底表面生長一層厚度為2nm的氧化鑭(La2O3)；(IOe)在襯底表面派射一層金屬鶴(W);(IOf)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟11，構(gòu)成CMOS集成電路。(I Ia)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長一層SiO2層；
(Ilb)光刻引線孔，金屬化；(lie)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極，SiGeHBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的SOI SiGe BiCMOS集成器件及電路。實(shí)施例2 :制備溝道長度為130nm的SOI SiGe BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。
(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為300nm，上層材料為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在上層Si材料上生長一層厚度為80nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為5X1016cm_3。步驟2，淺槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在外延Si層表面生長一層厚度為 400nm 的 SiO2 層；(2b)光刻淺槽隔離區(qū)域；(2c)在淺槽隔離區(qū)域干法刻蝕出深度為350nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2，并將淺槽內(nèi)填滿；(2e)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離。步驟3，集電極接觸區(qū)制備。(3a)利用化學(xué)汽相淀積(CVD)的方法，在700°C，在外延Si層表面應(yīng)淀積一層厚度為600nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為5X IO19CnT3,形成集電極接觸區(qū)域；(3d)將襯底在1000°C溫度下，退火60s，進(jìn)行雜質(zhì)激活。步驟4，基區(qū)接觸制備。(4a)刻蝕掉襯底表面氧化層，利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為30nm的SiO2層；(4b)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為300nm，摻雜濃度為5X102°cm_3 ；(4c)光刻Poly-Si，形成外基區(qū)，在700°C，在襯底表面淀積SiO2層，厚度為300nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一 SiN層，厚度為80nm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiN層，厚度為 15nm。步驟5,基區(qū)材料制備。
(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對(duì)窗口內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)16，Ge組分為20%，摻雜濃度為I X 1019cnT3，厚度為40nm。步驟6，發(fā)射區(qū)制備。(6a)光刻集電極窗口，利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積Poly-Si，厚度為 300nm ；(6b)對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光(CMP)去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極；
(6c)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層；(6d)光刻集電極接觸孔，并對(duì)該接觸孔再次進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到5X1019cm_3，最后去除表面的SiO2層。步驟7，SiGe HBT 形成。(7a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層，在1000°C溫度下退火60s，激活雜質(zhì)，形成SiGe HBT器件；(7b)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在700°C，淀積一 SiO2層。步驟8，應(yīng)變SiGe材料制備。(8a)光刻MOS有源區(qū)；(8b)利用化學(xué)汽相淀積(CVD)方法，在700°C，在有源區(qū)生長厚度為IOOnm的N型Si緩沖層，該層摻雜濃度為3X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為12nm的N型SiGe外延層，該層Ge組分為20%，摻雜濃度為3X 1016cm_3 ；(8d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在有源區(qū)生長厚度為4nm的本征弛豫型Si帽層。步驟9，NMOS器件和PMOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底上生長一層400nm的SiO2 ；(9b)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 3 X IO17cnT3;(9c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為3 X IO17CnT3 ；(9d)利用化學(xué)汽相淀積(CVD)方法，在700°C，在表面生長一層厚度為4nm的SiN層；(9e)利用化學(xué)汽相淀積(CVD)方法，在700°C，在SiN層上生長一層400nm的多晶硅；(9f)光刻Poly-Si柵和柵介質(zhì),形成130nm長的偽柵；(9g)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為3 X IO18CnT3 ；(9h)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為3 X IO18CnT3 ；
(9i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在700°C，生長一層SiO2，厚度為15nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(9j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；(9k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)；(91)將襯底在1000°C溫度下，退火60s，進(jìn)行雜質(zhì)激活。步驟10，柵制備。(IOa)利用化學(xué)汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2層，SiO2 厚度為400nm厚度；( IOb)利用化學(xué)機(jī)械拋光(CMP)方法，對(duì)表面進(jìn)行平坦化至柵極水平；( IOc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓??；(IOd)在襯底表面生長一層厚度為4nm的氧化鑭(La2O3)；( IOe)在襯底表面派射一層金屬鶴(W)；(IOf)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟11，構(gòu)成CMOS集成電路。(Ila)利用(CVD)方法，在700°C，在表面生長一層SiO2層；(Ilb)光刻引線孔，金屬化；(I Ic)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極金屬引線，SiGe HBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為130nm的SOI SiGe BiCMOS集成器件及電路。實(shí)施例3 :制備溝道長度為350nm的SOI SiGe BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)利用化學(xué)汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為IOOnm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為lX1017cm_3。步驟2，淺槽隔離制備。(2a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在外延Si層表面生長一層厚度為 500nm 的 SiO2 層；(2b)光刻淺槽隔離區(qū)域；(2c)在淺槽隔離區(qū)域干法刻蝕出深度為400nm的淺槽；(2d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2,并將淺槽內(nèi)填滿；(2e)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離。步驟3，集電極接觸區(qū)制備。(3a)利用化學(xué)汽相淀積(CVD)的方法，在800°C，在外延Si層表面應(yīng)淀積一層厚度為700nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為lX102°cm_3，形成集電極接觸區(qū)域；(3d)將襯底在1100°C溫度下，退火15s，進(jìn)行雜質(zhì)激活。步驟4，基區(qū)接觸制備。(4a)刻蝕掉襯底表面氧化層，利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層厚度為40nm的SiO2層；(4b)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為400nm，摻雜濃度為IXlO21cnT3 ； (4c )光刻Poly-Si，形成外基區(qū)，在800 V，在襯底表面淀積SiO2層，厚度為400nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一 SiN層，厚度為IOOnm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學(xué)汽相淀積(CVD)方法，在80(TC，在襯底表面淀積一層SiN層，厚度為 20nm。步驟5，基區(qū)材料制備。(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對(duì)窗口內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學(xué)汽相淀積(CVD)方法，在750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為25%，摻雜濃度為5 X 1019cnT3，厚度為60nm。步驟6，發(fā)射區(qū)制備。(6a)光刻集電極窗口，利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積Poly-Si，厚度為 400nm ；(6b)對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光(CMP)去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極；(6c)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層；(6d)光刻集電極接觸孔，并對(duì)該接觸孔再次進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到lX102°cm_3，最后去除表面的SiO2層。步驟7，SiGe HBT 形成。(7a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層，在1100°C溫度下退火15s，激活雜質(zhì)，形成SiGe HBT器件；(7b)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在800°C，淀積一 SiO2層。步驟8，應(yīng)變SiGe材料制備。(8a)光刻MOS有源區(qū)；(8b)利用化學(xué)汽相淀積(CVD)方法，在750°C，在有源區(qū)生長厚度為120nm的N型Si緩沖層，該層摻雜濃度為5X IO15CnT3 ；(8c)利用化學(xué)汽相淀積(CVD)方法，在750°C，在有源區(qū)生長厚度為15nm的N型SiGe外延層，該層Ge組分為30%，摻雜濃度為5 X1016cm_3 ；(8d)利用化學(xué)汽相淀積(CVD)方法，在750°C，在有源區(qū)生長厚度為5nm的本征弛豫型Si帽層。步驟9，NMOS器件和PMOS器件形成。(9a)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底上生長一層500nm的SiO2 ；(9b)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到 5 X IO17cnT3;(9c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入工藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為5 X IO17CnT3 ； (9d)利用化學(xué)汽相淀積(CVD)方法，在800°C，在表面生長一層厚度為5nm的SiN層；(9e)利用化學(xué)汽相淀積(CVD)方法，在800°C，在SiN層上生長一層500nm的多晶硅；(9f)光刻Poly-Si柵和柵介質(zhì),形成350nm長的偽柵；(9g)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為5 X IO18CnT3 ；(9h)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為5 X IO18CnT3 ；(9i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在800°C，生長一層SiO2，厚度為5nm，隨后利用干法刻蝕工藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻；(9j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；(9k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)；(91)將襯底在1100°C溫度下，退火15s，進(jìn)行雜質(zhì)激活。步驟10，柵制備。(IOa)利用化學(xué)汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2層，SiO2厚度為500nm厚度；( IOb)利用化學(xué)機(jī)械拋光(CMP)方法，對(duì)表面進(jìn)行平坦化至柵極水平；( IOc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓印；(IOd)在襯底表面生長一層厚度為5nm的氧化鑭(La2O3)；( IOe)在襯底表面派射一層金屬鶴(W)；(IOf)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去。步驟11，構(gòu)成CMOS集成電路。(Ila)利用化學(xué)汽相淀積(CVD)方法，在800°C，在表面生長一層SiO2層；(Ilb)光刻引線孔，金屬化；(I Ic)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極金屬引線，SiGe HBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為350nm的SOI SiGe BiCMOS集成器件及電路。本發(fā)明實(shí)施例提供的SOI SiGe BiCMOS集成器件及制備方法具有如下優(yōu)點(diǎn)I.本發(fā)明制備的SOI SiGe BiCMOS集成器件結(jié)構(gòu)中采用了輕摻雜源漏(LDD)結(jié)構(gòu)，有效地抑制了熱載流子對(duì)器件性能的影響；2.本發(fā)明制備的SOI SiGe BiCMOS集成器件在PMOS器件結(jié)構(gòu)中都采用了量子阱結(jié)構(gòu)，能有效地把空穴限制在SiGe層內(nèi)，減少了界面散射，提高了器件的頻率、電流驅(qū)動(dòng)能力等電學(xué)性能；3.本發(fā)明制備的SOI SiGe BiCMOS集成器件采用了高K柵介質(zhì)，提高了 MOS器件的柵控能力，增強(qiáng)了器件的電學(xué)性能；4.本發(fā)明制備SOI SiGe BiCMOS集成器件過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng) 力，提聞集成電路的性能；5.本發(fā)明制備的SOI SiGe BiCMOS集成器件中，在制備NMOS器件和PMOS器件柵電極時(shí)采用了金屬柵鑲嵌工藝(damascene process),該工藝中使用了金屬鶴(W)作為金屬電極，降低了柵電極的電阻，提高了器件設(shè)計(jì)的靈活性和可靠性；6.本發(fā)明制備的SOI SiGe BiCMOS集成器件，在制備過程中，SiGe HBT采用全自對(duì)準(zhǔn)工藝，有效地減小了寄生電阻與電容，提高了器件的電流與頻率特性；7.本發(fā)明制備的SOI SiGe BiCMOS集成器件，SiGe HBT器件的發(fā)射極、基極和集電極全部采用多晶，多晶可以部分制備在氧化層上面，減小了器件有源區(qū)的面積，從而減小器件尺寸，提聞電路的集成度；8.本發(fā)明制備的SOI SiGe BiCMOS集成器件中，雙極器件采用SOI襯底，集電區(qū)厚度較傳統(tǒng)器件薄，因此，該器件存在集電區(qū)橫向擴(kuò)展效應(yīng)，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統(tǒng)器件更優(yōu)異的特征頻率。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.ー種SOI SiGe BiCMOS集成器件，其特征在于，NMOS器件和PMOS器件均為應(yīng)變SiGeMOS器件，雙極器件為SiGe HBT器件。
2.根據(jù)權(quán)利要求I所述的SOISiGe BiCMOS集成器件，其特征在于，NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向?yàn)閺垜?yīng)變。
3.根據(jù)權(quán)利要求I所述的SOISiGe BiCMOS集成器件，其特征在于，PMOS器件采用量子講結(jié)構(gòu)。
4.根據(jù)權(quán)利要求I所述的SOISiGe BiCMOS集成器件，其特征在于，器件襯底為SOI材料。
5.根據(jù)權(quán)利要求I所述的SOISiGe BiCMOS集成器件，其特征在于，SiGeHBT器件的發(fā)射極、基極和集電極都米用多晶娃材料。
6.根據(jù)權(quán)利要求I所述的SOISiGe BiCMOS集成器件，其特征在于，該SiGe HBT器件的基區(qū)為SiGe材料。
7.根據(jù)權(quán)利要求I所述的SOISiGe BiCMOS集成器件，其特征在于，SiGeHBT器件制備過程采用自對(duì)準(zhǔn)エ藝，并為全平面結(jié)構(gòu)。
8.ー種SOI SiGe BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一歩、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17CnT3 的 SOI 襯底片； 第二歩、利用化學(xué)汽相淀積(CVD)的方法，在600 750°C，在襯底上生長ー層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17CnT3 ； 第三步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長ー層厚度為30(T500nm的SiO2層，光刻淺槽隔離，在淺槽隔離區(qū)域干法刻蝕出深度為27(T400nm的淺槽，再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ;最后，用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離； 第四步、利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面淀積ー層厚度為50(T700nm的SiO2層，光刻集電極接觸區(qū)窗ロ，對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域，再將襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活； 第五步、刻蝕掉襯底表面的氧化層，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ニ層材料 .第一層為SiO2層，厚度為2(T40nm ;第ニ層為P型Poly-Si層，厚度為200 400nm，摻雜濃度為I X IO20 I X IO21CnT3 ； 第六步、光刻Po I y-Si，形成外基區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，厚度為20(T400nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si表面的SiO2 ； 第七步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，淀積ー層SiN層，厚度為50 IOOnm,光刻發(fā)射區(qū)窗ロ，刻蝕掉發(fā)射區(qū)窗ロ內(nèi)的SiN層和Poly-Si層；再利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiN層，厚度為l(T20nm，干法刻蝕掉發(fā)射窗SiN，形成側(cè)墻； 第八步、利用濕法刻蝕，對(duì)窗ロ內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15 25%，摻雜濃度為5 X IO18 5 X 1019cnT3，厚度為20 60nm ； 第九步、光刻集電極窗ロ，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積Poly-Si，厚度為20(T400nm，再對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光(CMP)去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極； 第十步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，光刻集電極接觸孔，并對(duì)該接觸孔進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到1父1019 1\102°011-3，最后去除表面的5102層; 第H^一步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活，形成SiGeHBT器件；在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600 800°C，淀積ー SiO2層； 第十二步、光刻MOS有源區(qū)，利用化學(xué)汽相淀積(CVD)方法，在600 750°C，在該有源區(qū)連續(xù)生長ニ層材料第一層是厚度為10 15nm的N型SiGe外延層，該層Ge組分為15 30%，摻雜濃度為I 5 X IO16CnT3 ;第二層是厚度為3 5nm的本征弛豫型Si帽層； 第十三歩、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在外延材料表面淀積ー層厚度為300 500nm的SiO2層；光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到I 5X IO17CnT3 ;光刻N(yùn)MOS器件有源區(qū)，利用離子注入エ藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I 5 X IO17Cm-3 ；第十四歩、利用濕法刻蝕，刻蝕掉表面的SiO2層，利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層厚度為3 5nm的SiN層作為柵介質(zhì)和ー層厚度為300 500nm的本征Poly-Si層，光刻Poly-Si柵和柵介質(zhì)，形成22 350nm長的偽柵； 第十五步、利用離子注入，分別對(duì)NMOS器件有源區(qū)和PMOS器件有源區(qū)進(jìn)行N型和P型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)和P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度均為I 5X IO18CnT3 ； 第十六歩、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層厚度為5 15nm的SiO2層,利用干法刻蝕エ藝,刻蝕掉表面的SiO2層,保留Poly-Si柵和柵介質(zhì)側(cè)面的SiO2，形成側(cè)墻； 第十七步、光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)；將襯底在950 1100°C溫度下，退火15 120s，進(jìn)行雜質(zhì)激活； 第十八步、用化學(xué)汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積ー層SiO2，厚度為30(T500nm，利用化學(xué)機(jī)械拋光(CMP)技術(shù)，將SiO2平坦化到柵極表面； 第十九歩、利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓印，在襯底表面生長ー層厚度為2 5nm的氧化鑭(La2O3);在襯底表面派射ー層金屬鶴(W),最后利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去； 第二十步、利用化學(xué)汽相淀積(CVD)方法，在600 800°C，表面生長ー層SiO2層，并光刻引線孔； 第二十一步、金屬化、光刻N(yùn)MOS器件和PMOS器件引線，形成漏極、源極和柵極以及SiGeHBT器件的發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22 350nm的SOI SiGe BiCMOS集成器件。
9.根據(jù)權(quán)利要求8所述的方法，該制備方法中SOISiGe BiCMOS集成器件制造過程中所涉及的最高溫度根據(jù)第八步到第十四步、以及第十六步、第十八步和第二十步中的化學(xué)汽相淀積(CVD)エ藝溫度決定，最高溫度小于等于800°C。
10.根據(jù)權(quán)利要求8所述的制備方法，其特征在于，基區(qū)厚度根據(jù)第八步SiGe的外延層厚度來決定，取20 60nm。
11.ー種SOI SiGe BiCMOS集成電路的制備方法，其特征在于，該制備方法包括如下步驟 步驟I，外延生長的實(shí)現(xiàn)方法為 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2,厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ； (Ib)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長ー層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為IXlO16cnT3 ； 步驟2，淺槽隔離制備的實(shí)現(xiàn)方法為 (2a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在外延Si層表面生長ー層厚度為300nm 的 SiO2 層； (2b)光刻淺槽隔離區(qū)域； (2c)在淺槽隔離區(qū)域干法刻蝕出深度為270nm的淺槽； (2d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2,并將淺槽內(nèi)填滿； (2e)用化學(xué)機(jī)械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離； 步驟3，集電極接觸區(qū)制備的實(shí)現(xiàn)方法為 (3a)利用化學(xué)汽相淀積(CVD)的方法，在600°C，在外延Si層表面應(yīng)淀積ー層厚度為500nm 的 SiO2 層； (3b)光刻集電極接觸區(qū)窗ロ ； (3c)對(duì)襯底進(jìn)行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3，形成集電極接觸區(qū)域； (3d)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活； 步驟4，基區(qū)接觸制備的實(shí)現(xiàn)方法為 (4a)刻蝕掉襯底表面氧化層，利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層厚度為20nm的SiO2層； (4b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為200nm，摻雜濃度為lX102°cm_3 ； (4c)光刻Poly-Si，形成外基區(qū)，在600°C，在襯底表面淀積SiO2層，厚度為200nm，利用化學(xué)機(jī)械拋光(CMP)的方法去除Poly-Si表面的SiO2 ； (4d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー SiN層，厚度為50nm ； (4e)光刻發(fā)射區(qū)窗ロ，刻蝕掉發(fā)射區(qū)窗ロ內(nèi)的SiN層和Poly-Si層； (4f)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiN層，厚度為IOnm ； 步驟5，基區(qū)材料制備的實(shí)現(xiàn)方法為 (5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對(duì)窗口內(nèi)SiO2層進(jìn)行過腐蝕，形成基區(qū)區(qū)域； (5c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15%，摻雜濃度為5X IO18CnT3，厚度為20nm ; 步驟6，發(fā)射區(qū)制備的實(shí)現(xiàn)方法為 (6a)光刻集電極窗ロ，利用化學(xué)汽相淀積(CVD)方法，在600 °C，在襯底表面淀積Poly-Si，厚度為 200nm ； (6b)對(duì)襯底進(jìn)行磷注入，并利用化學(xué)機(jī)械拋光(CMP)去除發(fā)射極和集電極接觸孔區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極； (6c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層； (6d)光刻集電極接觸孔，并對(duì)該接觸孔再次進(jìn)行磷注入，以提高接觸孔內(nèi)的Poly-Si的摻雜濃度，使其達(dá)到I X IO19CnT3,最后去除表面的SiO2層； 步驟7，SiGe HBT形成的實(shí)現(xiàn)方法為 (7a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，在950°C溫度下退火120s，激活雜質(zhì)，形成SiGe HBT器件； (7b)在襯底表面利用化學(xué)汽相淀積(CVD)的方法，在600°C，淀積ー SiO2層； 步驟8，應(yīng)變SiGe材料制備的實(shí)現(xiàn)方法為 (8a)光刻MOS有源區(qū)； (8b)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為80nm的N型Si緩沖層，該層摻雜濃度為I X IO15CnT3 ； (8c)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為IOnm的N型SiGe外延層，該層Ge組分為15%，摻雜濃度為IXlO16cnT3 ； (Sd)利用化學(xué)汽相淀積(CVD)方法，在600°C，在有源區(qū)生長厚度為3nm的本征弛豫型Si帽層； 步驟9，NMOS器件和PMOS器件形成的實(shí)現(xiàn)方法為 (9a)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底上生長ー層300nm的SiO2 ； (9b)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行N型離子注入，使其摻雜濃度達(dá)到I X IO17Cm 3 ； (9c)光刻N(yùn)MOS器件有源區(qū)，利用離子注入エ藝對(duì)NMOS器件區(qū)域進(jìn)行P型離子注入，形成NMOS器件有源區(qū)P阱，P阱摻雜濃度為I X IO17CnT3 ； (9d)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層厚度為3nm的SiN層； (9e)利用化學(xué)汽相淀積(CVD)方法，在600°C，在SiN層上生長ー層300nm的多晶硅； (9f)光刻Poly-Si柵和柵介質(zhì)，形成22nm長的偽柵； (9g)光刻N(yùn)MOS器件有源區(qū)，對(duì)NMOS器件有源區(qū)進(jìn)行N型離子注入，形成N型輕摻雜源漏結(jié)構(gòu)N型輕摻雜源漏結(jié)構(gòu)(N-LDD)，摻雜濃度為I X IO18CnT3 ； (9h)光刻PMOS器件有源區(qū)，對(duì)PMOS器件有源區(qū)進(jìn)行P型離子注入，形成P型輕摻雜源漏結(jié)構(gòu)P型輕摻雜源漏結(jié)構(gòu)(P-LDD)，摻雜濃度為I X IO18CnT3 ； (9i)在襯底表面，利用化學(xué)汽相淀積(CVD)方法，在600°C，生長ー層SiO2，厚度為10nm，隨后利用干法刻蝕エ藝光刻掉多余的SiO2，保留柵極側(cè)壁SiO2，形成側(cè)墻； (9j)光刻出PMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成PMOS器件的源漏區(qū)；(9k)光刻出NMOS器件有源區(qū)，利用離子注入技術(shù)自對(duì)準(zhǔn)形成NMOS器件的源漏區(qū)； (91)將襯底在950°C溫度下，退火120s，進(jìn)行雜質(zhì)激活； 步驟10，柵制備的實(shí)現(xiàn)方法為 (IOa)利用化學(xué)汽相淀積(CVD)方法，在600°C，在襯底表面淀積ー層SiO2層，SiO2厚度為300nm厚度； (IOb)利用化學(xué)機(jī)械拋光(CMP)方法，對(duì)表面進(jìn)行平坦化至柵極水平； (IOc)利用濕法刻蝕將偽柵極完全去除，留下氧化層上的柵堆疊的自對(duì)準(zhǔn)壓?。? (IOd)在襯底表面生長ー層厚度為2nm的氧化鑭(La2O3)； (IOe)在襯底表面派射ー層金屬鶴(W)； (IOf)利用化學(xué)機(jī)械拋光(CMP)技術(shù)將柵極區(qū)域以外的金屬鎢(W)及氧化鑭(La2O3)除去; 步驟11，構(gòu)成BiCMOS集成電路的實(shí)現(xiàn)方法為 (Ila)利用化學(xué)汽相淀積(CVD)方法，在600°C，在表面生長ー層SiO2層； (Ilb)光刻引線孔、金屬化； (I Ic)光刻引線，形成NMOS器件和PMOS器件漏極、源極和柵極，SiGe HBT雙極晶體管發(fā)射極、基極、集電極金屬引線，構(gòu)成導(dǎo)電溝道為22nm的SOI SiGe BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種制備SOI SiGe BiCMOS集成器件及制備方法，在SOI襯底上生長N型Si外延，制備淺槽隔離，形成集電極接觸區(qū)，刻蝕形成側(cè)墻，濕法刻蝕出基區(qū)窗口，選擇性生長SiGe基區(qū)，光刻集電極窗口，淀積N型Poly-Si，去除Poly-Si，形成SiGe HBT器件；在襯底上生長應(yīng)變SiGe材料，對(duì)器件有源區(qū)隔離，光刻N(yùn)MOS器件有源區(qū)，對(duì)其進(jìn)行P型離子注入，制備偽柵，自對(duì)準(zhǔn)生成MOS器件的源漏區(qū)，去除偽柵，在偽柵處壓印槽中制備氧化鑭材料形成柵介質(zhì)和金屬鎢形成柵極，光刻引線，制成集成器件及電路。該方法充分利用了SiGe的特點(diǎn)，制備的集成電路使現(xiàn)有的模擬和數(shù)?；旌霞呻娐沸阅塬@得大幅提高。
文檔編號(hào)H01L21/84GK102800681SQ20121024446
公開日2012年11月28日 申請(qǐng)日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者張鶴鳴, 周春宇, 宋建軍, 胡輝勇, 王海棟, 宣榮喜, 李妤晨, 郝躍 申請(qǐng)人:西安電子科技大學(xué)