專利名稱：半導體模塊的制作方法
技術領域：
本發(fā)明的實施方式一般地涉及半導體模塊。
背景技術：
在球柵陣列等半導體模塊中，為了在接合焊料球的焊盤電極上進行電鍍，從焊盤電極引出了電鍍引線。該電鍍引線對于信號線起著殘樁(stub)線的作用，因此如果該電鍍引線存在，就會在信號上附加殘樁噪聲，出現(xiàn)信號品質(zhì)降低的情況。

發(fā)明內(nèi)容
本發(fā)明的實施方式旨在提供高品質(zhì)的半導體模塊。
根據(jù)實施方式的半導體模塊，設有半導體芯片、端子電極、金屬被覆層、引線和間隙。半導體芯片安裝于印刷基板。端子電極形成在所述印刷基板上，與所述半導體芯片電連接。金屬被覆層將所述端子電極覆蓋。引線與所述端子電極電連接。間隙將所述引線在布線方向上分離。根據(jù)本發(fā)明的實施方式，能夠提供信號品質(zhì)高等高品質(zhì)的半導體模塊。


圖I (a)是表示第I實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖I (b)是表示第I實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。圖2 Ca)是表示第2實施方式的印刷基板的制造方法的俯視圖，圖2 (b) 圖2Cd)是表示第2實施方式的印刷基板的制造方法的剖面圖。圖3 Ca)是表示第3實施方式的半導體模塊的制造方法的俯視圖，圖3 (b) 圖
3Cf)是表示第3實施方式的半導體模塊的制造方法的剖面圖。圖4是表示第4實施方式的半導體存儲裝置的概略結(jié)構(gòu)的方框圖。圖5 (a)和圖5 (b)是表不第5實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖6 (a)和圖6 (b)是表不第5實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖7 (a)和圖7 (b)是表示第5實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖8 (a)和圖8 (b)是表不第5實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖9是在圖5 Ca)的F-F線處切斷的概略結(jié)構(gòu)的剖面圖。圖10 Ca)是表示第6實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖10 (b)是表示第6實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。圖11 (a)和圖11 (b)是表不第7實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖12 (a)和圖12 (b)是表不第7實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖13 (a)和圖13 (b)是表不第7實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖14 (a)和圖14 (b)是表不第7實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖15 Ca)是表示第8實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖15 (b)是表示第8實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。圖16 (a)和圖16 (b)是表不第9實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。 圖17 (a)和圖17 (b)是表不第9實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖18 (a)是表示第10實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖18 (b)是表示第10實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。圖19是表示第11實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。
具體實施例方式以下，參照

實施方式的半導體模塊。再者，本發(fā)明不受這些實施方式的限定。(第I實施方式)圖I (a)是表示第I實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖I (b)是表示第I實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。再者，圖I (a)是在圖I (b)的A-A線處切斷的剖面圖。在圖I (a)和圖I (b)中，印刷基板11的表面形成有端子電極12a、12b。再者，作為印刷基板11可以使用多層基板，也可以使用增層(build-up)基板。此外，印刷基板11的基材可以使用例如玻璃環(huán)氧樹脂，也可以使用聚酰亞胺或聚酯等片狀基板。并且，在印刷基板11的表面形成有阻焊層13，使得端子電極12a、12b的表面露出。這里，在露出于阻焊層13的端子電極12a、12b的表面形成有金屬被覆層14b。此外，在印刷基板11的表面?zhèn)劝惭b有半導體芯片15a、15b。再者，半導體芯片15a、15b可以在印刷基板11的表面?zhèn)纫月阈酒绞桨惭b。在半導體芯片15b中，例如可以形成NAND型等快閃存儲器、電阻變化型存儲器等非易失性半導體存儲裝置(以下稱“NAND存儲器”)。在半導體芯片15a中，例如，可以形成驅(qū)動控制NAND存儲器的控制器。再者，作為NAND存儲器的驅(qū)動控制技術，例如可以舉出NAND存儲器的讀寫控制、塊選擇、糾錯、耗損平均(wear levelling)等。這里，在半導體芯片15a、15b上分別形成有墊電極(焊墊電極)16a、16b。并且，墊電極16a、16分別經(jīng)由接合線(bonding wire)17a、17b與端子電極12a、12b電連接。此外，在印刷基板11的表面?zhèn)仍O有密封樹脂18，半導體芯片15a、15b和接合線17a、17b由密封樹脂18密封。再者，作為密封樹脂18，例如可以使用環(huán)氧樹脂或硅樹脂等。
另一方面，在印刷基板11的背面形成有端子電極22和電鍍引線23。這里，電鍍引線23與端子電極22連接，并延伸到印刷基板11的端部。并且，由于在電鍍引線23上設有間隙24，電鍍引線23在布線方向上分離。電鍍引線23的端部可以相對地設置于該間隙24。再者，為了減少電鍍引線23作為殘樁線附加在端子電極22上的量，優(yōu)選，電鍍引線23的間隙24設置在端子電極22附近。此外，在印刷基板11的背面形成有恒定電位圖形21，避開端子電極22和電鍍引線23。再者，恒定電位圖形21可以是接地圖形，也可以是電源圖形。而且，在印刷基板11的背面形成有阻焊層27，使得端子電極22和電鍍引線23的間隙24的表面露出。再者，在電鍍引線23上在阻焊層27露出的范圍可以比間隙24寬。而且，在從阻焊層27露出的端子電極22和電鍍引線23的部分表面上 形成有金屬被覆層14a。此外，恒定電位圖形21由電鍍引線23截斷。并且，由電鍍引線23截斷了的恒定電位圖形21通過與通孔25連接的異層布線26而相互電連接。此外，端子電極22上形成有焊料球28。再者，端子電極12a、12b、22可經(jīng)由印刷基板11的內(nèi)部布線電連接。此外，端子電極12a、12b、22、恒定電位圖形21和電鍍引線23，例如可以由Cu圖形構(gòu)成。金屬被覆層14a、14b，例如可以采用Au和Ni的層積結(jié)構(gòu)。此外，金屬被覆層14a、14b可以采用電鍍層。這里，通過將電鍍引線23殘留在印刷基板11上而在電鍍引線23上設置間隙24，不必將電鍍引線23從阻焊層27露出的范圍擴大到所需程度以上，就可以減少附加于端子電極22的殘樁線。因此，能夠一邊抑制印刷基板11的可靠性降低，一邊減少附加于信號的殘樁噪聲，從而可以抑制信號品質(zhì)的降低。(第2實施方式)圖2 Ca)是表示第2實施方式的印刷基板的制造方法的俯視圖，圖2 (b) 圖2(d)是表示第2實施方式的印刷基板的制造方法的剖面圖。再者，圖2 (b)是在圖2 (a)的B-B線處切斷的剖面圖。圖2 (a)和圖2 (b)中，基材10按每個單片化區(qū)域20劃分。而且，在基材10的背面的各單片化區(qū)域20形成端子電極22和電鍍引線23，并且在基材10的背面的各單片化區(qū)域20外形成與電鍍引線23連接的供電線PLl和供電端子PL2。此外，在基材10的表面的各單片化區(qū)域20中形成端子電極12a、12b。再者，在基材10的表面還可形成與端子電極12a、12b連接的電鍍引線和供電線。接著，如圖2 (C)所示，在基材10的表面形成阻焊層13，并以光刻等方法將阻焊層13圖形化，從而使端子電極12a、12b的表面露出。此外，在基材10的背面形成阻焊層27，并以光刻等方法將阻焊層27圖形化，從而使端子電極22和電鍍引線23的一部分表面露出。接著，如圖2 (d)所示，在電鍍槽內(nèi)通過供電線PLl和電鍍引線23給端子電極22供電，從而在從阻焊層27露出的端子電極22的表面形成金屬被覆層14a。此外，通過經(jīng)由與端子電極12a、12b連接的電鍍引線給端子電極12a、12b供電，從而在從阻焊層13露出的端子電極12a、12b的表面形成金屬被覆層14b。(第3實施方式)圖3 (a)是表示第3實施方式的半導體模塊的制造方法的俯視圖，圖3 (b) 圖3(f)是表示第3實施方式的半導體模塊的制造方法的剖面圖。再者，圖3 (b)是在圖3 (a)的B-B線處切斷的剖面圖。
在圖3 (a)和圖3 (b)中，在圖2 (d)的工序之后，通過在從阻焊層27露出的電鍍引線23上形成間隙24，將電鍍引線23在途中截斷。接著，如圖3 (C)所示，在基材10的表面?zhèn)劝惭b半導體芯片15a、15b。然后，分別經(jīng)由接合線17a、17b將墊電極16a、16b與端子電極12a、12b分別電連接。接著，如圖3 (d)所示，通過注塑成型等方法在基材10的表面?zhèn)刃纬擅芊鈽渲?8，通過密封樹脂18將 半導體芯片15a、15b和接合線17a、17b密封。接著，如圖3 Ce)所示，在基材10的背面?zhèn)仍诙俗与姌O22上形成焊料球28。接著，如圖3 (f)所示,用切單顆(singulation)等方法按每個單片化區(qū)域20將基材10切斷。(第4實施方式)圖4是表示第4實施方式的半導體存儲裝置的概略結(jié)構(gòu)的方框圖。在圖4的半導體模塊I上搭載有控制器2和NAND存儲器3。再者，該半導體模塊I例如可采用圖I (a)的結(jié)構(gòu)。并且，控制器2與NAND存儲器3、CPU芯片組4和DRAM 5連接。這里，控制器2與CPU芯片組4之間的數(shù)據(jù)通信，例如可依據(jù)SATA標準。例如，按SATAl標準數(shù)據(jù)傳輸速度為150MB/sec，以I比特計則乘以8而成為1000Mbit/sec。另一方面，控制器2與DRAM 5之間的數(shù)據(jù)通信可依據(jù)DDR200的標準。例如，DDR200下工作頻率為200MHz，實際頻率為100MHz。這里，在作為半導體模塊I采用了圖1(a)的結(jié)構(gòu)的情況下，控制器2經(jīng)由圖1(a)的焊料球28與CPU芯片組4以及DRAM 5電連接。因此，通過在電鍍引線23上設置間隙24，可減少附加于端子電極22的殘樁線，從而降低附加到在控制器2與CPU芯片組4或DRAM 5之間交換的信號的殘樁噪聲。再者，與控制器2與CPU芯片組4或DRAM 5之間的數(shù)據(jù)通信相比，控制器2與NAND存儲器3之間的數(shù)據(jù)通信的數(shù)據(jù)傳輸速度較低。這里，在作為半導體模塊I采用了圖1(a)的結(jié)構(gòu)的情況下，控制器2通過端子電極12a、12b與NAND存儲器3電連接。因此，對于與端子電極12a、12b連接的電鍍引線，不必一定也要設置間隙。(第5實施方式)圖5 (a) 圖8 (a)和圖5 (b) 圖8 (b)是表不第5實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖，圖9是表示在圖5(a)的F-F線處切斷的概略結(jié)構(gòu)的剖面圖。再者，第5實施方式中，以采用4層基板的情況為例。此外，圖5 (a)表示印刷基板31上的實裝狀態(tài)，圖5 (b)表示印刷基板31的第I層布線層，圖6 (a)表示印刷基板31的第2層布線層，圖6 (b)表示印刷基板31的第3層布線層，圖7 Ca)表示印刷基板31的間隙55形成前的第4層布線層，圖7 (b)表示印刷基板31的間隙55形成后的第4層布線層，圖8 Ca)表示印刷基板31的第I層布線層的阻焊層36，圖8 (b)表示印刷基板31的第4層的布線層的阻焊層45的結(jié)構(gòu)。此外，圖5 (a) 圖8 (a)和圖5 (b) 圖8 (b)中，省略了接地圖形和電源圖形。圖5 (a)和圖9中，在印刷基板31的表面形成有端子電極34、44a、44b。并且，印刷基板31的表面形成有阻焊層36，使得端子電極34、44a、44b的表面露出。這里，在從阻焊層36露出的端子電極34、44a、44b的表面形成有金屬被覆層48b。
此外，在印刷基板31的表面?zhèn)劝惭b有半導體芯片32、41_1 41-8。再者，在各半導體芯片41-1 41-8上，例如可形成NAND存儲器。在半導體芯片32上，例如可形成驅(qū)動控制NAND存儲器的控制器。這里，在半導體芯片32上形成有墊電極33，各半導體芯片41_1 41_8上分別形成有墊電極43-1 43-8。再者，墊電極43-1 43_8可沿著各半導體芯片41_1 41_8的一端設置。并且，為使墊電極43-1 43-8露出，半導體芯片41-1 41_8 —邊相互錯開，一邊在印刷基板31上依次層疊。這時，半導體芯片41-1 41-5可在一個方向上錯開配置，而半導體芯片41-6 41-8可在其相反方向上錯開配置。而且，墊電極33經(jīng)由接合線35與端子電極34電連接。墊電極43-1 43-4經(jīng)由接合線42-1 42-4與端子電極44a電連接。墊電極43_5 43_8、經(jīng)由接合線42_5 42-8與端子電極44b電連接。再者，在形成接合線42-1 42-8時，可以在將半導體芯片41_1 41_4安裝到印刷基板31上之后形成接合線42-1 42-4，然后在將半導體芯片41_5 41_8安裝到印刷·基板31上之后形成接合線42-5 42-8。此外，圖5 (b)中，在第I層布線層31-1中形成有端子電極34、44a、44b、信號線51-1、電鍍引線52-1和通孔53-1、54-1。這里，電鍍引線52-1與端子電極34、44a、44b連接。此外，通孔53_1可將本層的信號線51-1與他層的信號線連接。通孔54-1可以將本層的電鍍引線52-1與他層的電鍍引線連接。此外，圖6 (a)中，第2層布線層31_2中形成有信號線51_2、電鍍引線52_2以及通孔53-2、54-2。這里，通孔53-2可以將本層的信號線51-2與他層的信號線連接。通孔54-2可以將本層的電鍍引線52-2與他層的電鍍引線連接。此外，圖6 (b)中，在第3層布線層31-3中形成有信號線51-3、電鍍引線52-3和通孔53-3、54-3。這里，通孔53-3可以將本層的信號線51-3與他層的信號線連接。通孔54-3可以將本層的電鍍引線52-3與他層的電鍍引線連接。此外，圖7 (a)中，在圖7 (b)的間隙55形成前的第4層布線層31_4中形成有端子電極46、信號線51-4、電鍍引線52-4和通孔53_4、54_4。這里，電鍍引線52-4與端子電極46連接。此外，通孔53_4可以將本層的信號線
51-4與他層的信號線連接。通孔54-4可以將本層的電鍍引線52-4與他層的電鍍引線連接。然后，如圖7 (b )所示，通過在端子電極46上形成金屬被覆層48a后，在電鍍引線
52-4上形成間隙55，從而將電鍍引線52-4在途中截斷。此外，圖8 Ca)中，在印刷基板31的表面上形成有阻焊層36，使得端子電極34、44a、44b、信號線51-1、電鍍引線52_1和通孔53_1、54_1被覆蓋。這里，阻焊層36上形成有使端子電極34、44a、44b的表面露出的開口部56。此外，圖8 (b)和圖9中，在印刷基板31的背面形成有阻焊層45，使得端子電極46、信號線51-4、電鍍引線52-4和通孔53_4、54_4被覆蓋。這里，阻焊層45上形成有使端子電極46和間隙55的表面露出的開口部57、58。焊料球47經(jīng)由金屬被覆層48a接合于端子電極46。
這里，因為通過在電鍍引線52-4上設置間隙55而縮短了附加于端子電極46的殘樁線，所以無需將電鍍引線52-4全部去除。因此，不需要遍及整個電鍍引線52-4將阻焊層45去除，就可以防止信號線51-4和通孔53-4、54-4從阻焊層45露出，所以可以抑制信號品質(zhì)的降低。再者，上述的第5實施方式中，說明了在印刷基板31上按8層層疊半導體芯片
41-5 41-8的方法，但是該層疊數(shù)不限定于8層，可以為I層以上的任意多層。(第6實施方式)圖10 Ca)是表示第6實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖10 (b)是表示第6實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。再者，圖10 (a)是在圖10 (b)的C-C線處切斷的剖面圖。圖10 Ca)和圖10 (b)中，取代圖I的半導體模塊的印刷基板11，所述半導體模塊中設有印刷基板11’。取代印刷基板11的恒定電位圖形21和電鍍引線23，在印刷基板11’上設有恒定電位圖形21’和電鍍引線23’。再者，恒定電位圖形21’可以是接地圖形，·也可以是電源圖形。這里，在電鍍引線23’上設置有間隙24。而且，電鍍引線23’的端部被配置成與恒定電位圖形21’相對。例如，電鍍引線23’也可以配置成由恒定電位圖形21’包圍?；蛘?，也可以在電鍍引線23’的外側(cè)在印刷基板11的周圍連續(xù)地配置恒定電位圖形21’。再者，在電鍍引線23’上形成間隙24前，電鍍引線23’與恒定電位圖形21’連接。于是，可以在電鍍引線23’與恒定電位圖形21’連接了的狀態(tài)下，在端子電極22的表面形成金屬被覆層14a。然后，可以在端子電極22的表面上形成了金屬被覆層14a后，在電鍍引線23’上形成間隙24。這里，通過在電鍍弓丨線23’上形成間隙24前，將電鍍弓丨線23’與恒定電位圖形21’連接，可以防止由電鍍引線23’截斷恒定電位圖形21’。因此，無需為了連接恒定電位圖形21’而設置圖I的通孔25和異層布線26，不需要為了避開異層布線26而使信號線迂回彎曲，所以可以提高信號品質(zhì)。(第7實施方式)圖11 (a) 圖14 (a)和圖11 (b) 圖14 (b)是表不第7實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。再者，第7實施方式中以使用4層基板的情況為例。此外，圖11 (a)表示印刷基板61上的實裝狀態(tài)，圖11 (b)表示印刷基板61的第I層布線層，圖12 (a)表示印刷基板61的第2層布線層，圖12 (b)表示印刷基板61的第3層布線層，圖13 (a)表示印刷基板61的間隙77形成前的第4層布線層，圖13 (b)表示印刷基板61的間隙77形成后的第4層布線層，圖14 (a)表示印刷基板61的第I層布線層的阻焊層36，圖14 (b)表示印刷基板61的第4層布線層的阻焊層45的結(jié)構(gòu)。圖11 (a)中，在印刷基板61的表面形成有端子電極34、44a、44b。而且,在印刷基板61的表面形成阻焊層36,使得端子電極34、44a、44b的表面露出。這里,在從阻焊層36露出的端子電極34、44a、44b的表面形成有金屬被覆層48b。此外,在印刷基板61的表面?zhèn)劝惭b有半導體芯片32、41-1 41-8。而且，墊電極33經(jīng)由接合線35與端子電極34電連接。墊電極43-1 43-4經(jīng)由接合線42-1 42-4與端子電極44a電連接。墊電極43_5 43_8經(jīng)由接合線42_5 42-8與端子電極44b電連接。此外，圖11 (b)中，在第I層布線層61-1中形成有端子電極34、44a、44b、信號線71-1、電鍍引線72-1和通孔73-1、74-1。這里，電鍍引線72-1與端子電極34、44a、44b連接。此外，通孔73_1可以將本層的信號線71-1與他層的信號線連接。通孔74-1可以將本層的電鍍引線72-1與他層的電鍍引線連接。此外，圖12(a)中，在第2層布線層61_2中形成有信號線71_2、電鍍引線72_2、通孔73-2、74-2、接地圖形75-2和電源圖形76_2。這里，通孔73_2可以將本層的信號線71_2與他層的信號線連接。通孔74-2可以將本層的電鍍引線72-2與他層的電鍍引線連接。此外，圖12(b)中，在第3層布線層61-3中形成有信號線71_3、電鍍引線72_3、通孔73-3、74-3、接地圖形75-3和電源圖形76_3。這里，通孔73_3可以將本層的信號線71_3與他層的信號線連接。通孔74-3可以將本層的電鍍引線72-3與他層的電鍍引線連接。 此外，圖13 (a)中，在圖13 (b)的間隙77形成前的第4層布線層61_4中形成有端子電極46、信號線71-4、電鍍引線72-4、通孔73_4、74_4、接地圖形75_4和電源圖形76-4。再者，電鍍引線72-4可以配置成由接地圖形75-4或電源圖形76_4包圍周圍。這里，電鍍引線72-4與端子電極46連接，并且與接地圖形75_4或電源圖形76_4連接。此外，通孔73-4可以將本層的信號線71-4與他層的信號線連接。通孔74-4可以將本層的電鍍引線72-4與他層的電鍍引線連接。而且，如圖13 (b)所示，在端子電極46上形成了金屬被覆層48a之后，在電鍍引線72-4上形成間隙77，將電鍍引線72-4與接地圖形75_4和電源圖形76_4截斷。這時，間隙77能夠被配置成，電鍍引線72-4的端部與接地圖形75-4和電源圖形76_4相對。此外，圖14(a)中，在印刷基板61的表面形成有阻焊層36，使得端子電極34、44a、44b、信號線71-1、電鍍引線72-1和通孔73-1、74-1被覆蓋。這里，在阻焊層36上形成有使端子電極34、44a、44b的表面露出的開口部78。此外，圖14 (b)中，在印刷基板61的背面形成有阻焊層45，使得端子電極46、信號線71-4、電鍍引線72-4、通孔73-4、74-4、接地圖形75_4和電源圖形76_4被覆蓋。這里，在阻焊層45上形成有使端子電極46和間隙77的表面露出的開口部57、79。這里，通過在電鍍引線72-4上間隙77形成前將電鍍引線72_4與接地圖形75_4或電源圖形76-4連接，可以防止由電鍍引線72-4截斷接地圖形75-4和電源圖形76_4。(第8實施方式)圖15 Ca)是表示第8實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖15 (b)是表示第8實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。再者，圖15 (a)是在圖15 (b)的D-D線處切斷的剖面圖。圖15 (a)和圖15 (b)中，印刷基板81的表面上形成有端子電極82a、82b和電鍍引線80。并且，在印刷基板81的表面上以使得端子電極82a、82b的表面露出的方式形成有阻焊層83。這里，在從阻焊層83露出的端子電極82a、82b的表面形成有金屬被覆層84b。此外，在印刷基板81的表面?zhèn)劝惭b有半導體芯片85a和印刷基板101，在印刷基板101的表面?zhèn)劝惭b有半導體芯片85b。再者，可以將半導體芯片85a以裸芯片方式安裝在印刷基板81的表面?zhèn)?。可以將半導體芯片85b以BGA (Ball Grid Array，球柵陣列)方式安裝在印刷基板81的表面?zhèn)?。在半導體芯片85b中，例如可以形成NAND存儲器。在半導體芯片85a中，例如可以形成驅(qū)動控制NAND存儲器的控制器。這里，半導體芯片85a上形成有墊電極86a。而且，墊電極86a經(jīng)由接合線87a與端子電極82a電連接。此外，印刷基板81的表面?zhèn)仍O有密封樹脂88a，半導體芯片85a和接合線87a由密封樹脂88a密封。此外，印刷基板101的表面形成有端子電極102。并且，在印刷基板101的表面上以使得端子電極102的表面露出的方式形成有阻焊層103。此外，半導體芯片85b上形成有墊電極86b。而且，墊電極86 b經(jīng)由接合線87b與端子電極102電連接。此外，在印刷基板101的表面?zhèn)仍O有密封樹脂88b，半導體芯片85b和接合線87b由密封樹脂88b密封。此夕卜，在印刷基板101的背面形成有端子電極98。并且，在印刷基板101的背面形成有阻焊層97，使得端子電極98的表面露出。然后，在端子電極98上形成有焊料球99，焊料球99經(jīng)由金屬被覆層84b與端子電極82b接合。另一方面，在印刷基板81的背面形成有電鍍引線93，通過在電鍍引線93上設置間隙94將電鍍引線93在途中截斷。這里，在電鍍引線93上設置間隙94之前，電鍍引線93經(jīng)由通孔92和電鍍引線80與端子電極82a、82b電連接。再者，為了減少電鍍引線93作為殘樁線附加在端子電極82b上的量，優(yōu)選，電鍍引線93的間隙94設置在通孔92附近。此夕卜，在印刷基板81的背面形成有恒定電位圖形91，避開通孔92和電鍍引線93。再者，恒定電位圖形91可以是接地圖形，也可以是電源圖形。并且，在印刷基板81的背面形成有阻焊層104，使得電鍍引線93的間隙94的表面露出。再者，在電鍍引線93中從阻焊層104露出的范圍可以比間隙94寬。而且，在從阻焊層104露出的電鍍引線93的一部分表面形成有金屬被覆層84a。此外，恒定電位圖形91由電鍍引線93截斷。而且，由電鍍引線93截斷了的恒定電位圖形91，通過使用連接于通孔95的異層布線96相互電連接。這里，通過將電鍍引線93殘留在印刷基板81上而在電鍍引線93設間隙94的方式，能夠不將電鍍引線93從阻焊層104露出的范圍擴大到所需程度以上地減少附加于端子電極82b的殘樁線。因此，能夠邊防止印刷基板81的可靠性降低，邊降低附加于信號的殘樁噪聲，能夠抑制信號品質(zhì)的下降。(第9實施方式)圖16 (a)、圖17 (a)、圖16 (b)和圖17 (b)是表示第9實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。再者，在第9實施方式中，以使用4層基板的情況為例。此外，圖16 (a)表示印刷基板111上的實裝狀態(tài)，圖16 (b)表示印刷基板111的第I層布線層的結(jié)構(gòu)，圖17 Ca)表示印刷基板111的間隙137形成前的第4層布線層的結(jié)構(gòu)，圖17(b)表示印刷基板111的間隙137形成后的第4層布線層的結(jié)構(gòu)。關于印刷基板111的第2層布線層和第3層布線層，從略。圖16 (a)中，在印刷基板111的表面形成有端子電極114。這里，端子電極114的表面可以實施電鍍。此外，在半導體芯片112上形成有墊電極113。而且，半導體芯片112被安裝在印刷基板111的表面上，墊電極113經(jīng)由接合線115與端子電極114電連接。此外，在印刷基板111的表面上，經(jīng)由焊料球122而安裝有BGAl21。再者，在BGAl21上例如可以搭載形成了 NAND存儲器的半導體芯片。在半導體芯片112中，例如，可以形成驅(qū)動控制NAND存儲器的控制器。此外，圖16 (b)中，在第I層布線層111-1中形成有端子電極114、133、電鍍引線131-1、通孔132-1和接地圖形134。再者，在端子電極133上可以接合圖16 Ca)的焊料球122。這里，電鍍引線131-1與端子電極114和通孔132-1連接。此外，通孔132-1可以將本層的電鍍引線131-1連接于他層的電鍍引線。此外，圖17 (a)中，在圖17 (b)的間隙137形成前的第4層布線層111_4中形成有電鍍引線131-4、通孔132-4和電源圖形135U360這里，通孔132-4可以將本層的電鍍引線131-4與他層的電鍍引線連接。 并且，如圖17(b)所示，通過在對端子電極114、133實施電鍍后，在電鍍引線131_4上形成間隙137，將電鍍引線131-4在途中截斷。(第10實施方式)圖18 (a)是表示第10實施方式的半導體模塊的概略結(jié)構(gòu)的剖面圖，圖18 (b)是表示第10實施方式的半導體模塊的概略結(jié)構(gòu)的俯視圖。再者，圖18 (a)是在圖18 (b)的E-E線處切斷的剖面圖。圖18 (a)和圖18 (b)中，取代圖15的半導體模塊的印刷基板81，在所述半導體模塊中設有印刷基板81’。取代印刷基板81的恒定電位圖形91和電鍍引線93，印刷基板81’上設有恒定電位圖形91’和電鍍引線93’。再者，恒定電位圖形91’可以是接地圖形，也可以是電源圖形。這里，電鍍引線93’上設有間隙94。并且，電鍍引線93’的端部與恒定電位圖形91’相對地配置。例如，電鍍引線93’也可以配置成由恒定電位圖形91’包圍。再者，在電鍍引線93’上形成間隙94前，將電鍍引線93’連接于恒定電位圖形91’。于是，能夠在電鍍引線93’與恒定電位圖形91’連接的狀態(tài)下，在端子電極82a、82的表面形成金屬被覆層84b。并且,可以在端子電極82a、82b的表面形成金屬被覆層84b后,在電鍍引線93’上形成間隙94。這里，通過在電鍍引線93’上形成間隙94前，將電鍍引線93’連接于恒定電位圖形91’，可以防止由電鍍引線93’截斷恒定電位圖形91’。(第11實施方式)圖19是表示第11實施方式的半導體模塊各層的每一層的概略結(jié)構(gòu)的俯視圖。圖19中，取代圖17 (b)的第4層布線層111-4，在所述半導體模塊中設有第4層布線層111-4’。取代第4層布線層111-4的電源圖形135、電鍍引線131-4和間隙137，在第4層布線層111-4’中設有電源圖形135’、電鍍引線131-4’和間隙137’。這里，電鍍引線131-4’的端部被配置成與電源圖形135’相對。再者，在電鍍引線131-4’上間隙137’形成前，將電鍍引線131_4’連接于電源圖形135’。于是，能夠在電鍍引線131-4’與電源圖形135’連接的狀態(tài)下在圖16 (a)的端子電極133的表面實施電鍍。并且，可以在端子電極133的表面實施電鍍后，在電鍍引線131-4’上形成間隙137’。這里，通過在電鍍引線131-4’上間隙137’形成前，將電鍍引線131_4’連接于電源圖形135’，可以防止由電鍍引線131-4’截斷電源圖形135’。
就本發(fā)明的幾個實施方式作了說明，但是這些實施方式是作為例子示出的，無意于用它們來限定發(fā)明的范圍。這些新的實施方式能夠以其他各種方式加以實施，在不越出發(fā)明要旨的范圍內(nèi)，能夠進行各種省略、置換、變更。這些實施方式和/或其變形均為發(fā)明的范圍和/或要旨所包含，并且為與權利要求范圍中記載的發(fā)明及與其等同的范圍所包
含。·
權利要求
1.一種半導體模塊，其特征在于，具備 安裝在印刷基板上的半導體芯片； 在所述印刷基板上形成的、與所述半導體芯片電連接的端子電極； 覆蓋所述端子電極的金屬被覆層； 與所述端子電極電連接的引線；以及 將所述弓I線在布線方向上分離的間隙。
2.根據(jù)權利要求I所述的半導體模塊，其特征在于， 所述引線的端部在所述間隙中相對地配置。
3.根據(jù)權利要求I所述的半導體模塊，其特征在于， 所述金屬被覆層為電鍍層，所述引線為電鍍引線。
4.根據(jù)權利要求I所述的半導體模塊，其特征在于， 還有在所述印刷基板上形成的恒定電位圖形，所述恒定電位圖形形成為隔著所述間隙與所述引線的端部相對。
5.根據(jù)權利要求4所述的半導體模塊，其特征在于， 所述恒定電位圖形為電源圖形或接地圖形。
6.根據(jù)權利要求4所述的半導體模塊，其特征在于， 所述恒定電位圖形在所述引線的外側(cè)連續(xù)地配置在所述印刷基板的周圍。
7.根據(jù)權利要求6所述的半導體模塊，其特征在于， 所述恒定電位圖形配置成包圍所述弓I線。
8.根據(jù)權利要求I所述的半導體模塊，其特征在于， 還設有焊料球，所述焊料球形成在所述端子電極上。
9.根據(jù)權利要求I所述的半導體模塊，其特征在于，具備 形成于所述印刷基板以覆蓋所述引線的阻焊層；以及 形成于所述阻焊層使得所述間隙露出的開口部。
10.根據(jù)權利要求I所述的半導體模塊，其特征在于， 所述半導體芯片具備 形成有NAND存儲器的第I半導體芯片；以及 形成有驅(qū)動控制所述NAND存儲器的控制器的第2半導體芯片， 所述第I半導體芯片和第2半導體芯片安裝在所述印刷基板的表面?zhèn)取?br> 11.根據(jù)權利要求10所述的半導體模塊，其特征在于， 所述第I半導體芯片和第2半導體芯片以裸芯片方式安裝在所述印刷基板的表面?zhèn)取?br> 12.根據(jù)權利要求11所述的半導體模塊，其特征在于， 所述第I半導體芯片在所述印刷基板的表面?zhèn)榷嗥瑢盈B。
13.根據(jù)權利要求12所述的半導體模塊，其特征在于， 所述端子電極和所述引線形成在所述印刷基板的背面?zhèn)取?br> 14.根據(jù)權利要求11所述的半導體模塊，其特征在于， 所述第I半導體芯片和第2半導體芯片經(jīng)由接合線與所述印刷基板電連接。
15.根據(jù)權利要求14所述的半導體模塊，其特征在于， 具備密封樹脂，所述密封樹脂在所述印刷基板的表面?zhèn)葘⑺龅贗半導體芯片、第2半導體芯片和所述接合線密封。
16.根據(jù)權利要求10所述的半導體模塊，其特征在于， 所述第I半導體芯片以BGA方式安裝在所述印刷基板的表面?zhèn)?，所述?半導體芯片以裸芯片方式安裝在所述印刷基板的表面?zhèn)取?br> 17.根據(jù)權利要求16所述的半導體模塊，其特征在于， 所述第I半導體芯片在所述BGA上多片層疊。
18.根據(jù)權利要求17所述的半導體模塊，其特征在于， 所述端子電極形成于所述印刷基板的表面，所述引線形成于所述印刷基板的背面?zhèn)?，所述端子電極與所述引線經(jīng)由形成于所述印刷基板的通孔電連接。
19.根據(jù)權利要求18所述的半導體模塊，其特征在于， 所述第2半導體芯片經(jīng)由接合線與所述印刷基板電連接。
20.根據(jù)權利要求19所述的半導體模塊，其特征在于， 具備將所述第2半導體芯片和所述接合線在所述印刷基板的表面?zhèn)让芊獾拿芊鈽渲?br> 全文摘要
本發(fā)明提供一種半導體模塊，其具備安裝于印刷基板的半導體芯片；在所述印刷基板上形成的、與所述半導體芯片電連接的端子電極；覆蓋所述端子電極的金屬被覆層；與所述端子電極電連接的電鍍引線；以及設于所述電鍍引線上的間隙。
文檔編號H01L23/498GK102903697SQ201210265418
公開日2013年1月30日 申請日期2012年7月27日 優(yōu)先權日2011年7月29日
發(fā)明者小澤勲 申請人:株式會社 東芝