專利名稱：耗盡型vdmos及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種耗盡型VDMOS及其制造方法。
背景技術(shù)：
垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體晶體管(vertical double-diffusion MOS,VDMOS),因其兼有雙極晶體管和普通MOS器件的優(yōu)點(diǎn)，無論開關(guān)應(yīng)用還是線性應(yīng)用，VDMOS都是理想的功率器件。VDMOS主要用于電機(jī)調(diào)速、逆變器、不間斷電源、電子開關(guān)、高保真音 響、汽車電器和電子鎮(zhèn)流器等。VDMOS分為增強(qiáng)型VDMOS和耗盡型VDMOS。對于耗盡型VDM0S，因?yàn)樵谠绰O的氧化層內(nèi)摻入了大量離子，即使在柵壓VGS=O時(shí)，在氧化層的摻雜離子的作用下，襯底表層中會(huì)感應(yīng)出與襯底摻雜類型相反多數(shù)載流子形成反型層，即源-漏之間存在溝道區(qū)，只要在源-漏間加正向電壓，就能產(chǎn)生漏極電流；當(dāng)加上柵壓VGS時(shí)，會(huì)使多數(shù)載流子流出溝道區(qū)，反型層變窄溝道區(qū)電阻變大，當(dāng)柵壓VGS增大到一定值時(shí)，反型層消失，溝道區(qū)被夾斷(耗盡)，耗盡型VDMOS會(huì)關(guān)斷。以N溝耗盡型VDMOS為例，在柵壓VGS=O時(shí)，漏源之間的溝道區(qū)已經(jīng)存在，所以只要在源漏極之間加上電壓VDS，源漏極就有電流ID流通。如果增加?xùn)艍篤GS，柵極與襯底之間的電場將使溝道區(qū)中感應(yīng)更多的電子，溝道區(qū)變厚，溝道區(qū)的電導(dǎo)增大。如果在柵極加負(fù)電壓，即柵壓VGS < 0，就會(huì)在對應(yīng)的器件表面感應(yīng)出正電荷，這些正電荷抵消N溝道區(qū)中的電子，從而在襯底表面產(chǎn)生一個(gè)耗盡層，使溝道區(qū)變窄，溝道區(qū)電導(dǎo)減小。當(dāng)負(fù)柵壓增大到某一電壓Vp時(shí)，耗盡區(qū)擴(kuò)展到整個(gè)溝道區(qū)，溝道區(qū)完全被夾斷(耗盡)，這時(shí)即使VDS仍存在，也不會(huì)產(chǎn)生漏極電流，即ID=0。VP稱為夾斷電壓或閾值電壓。傳統(tǒng)技術(shù)在制造耗盡型VDMOS時(shí)，預(yù)先在柵極氧化層中摻入大量的正離子，當(dāng)VGS=O時(shí)，這些正離子產(chǎn)生的電場能在P型襯底中“感應(yīng)”出足夠的電子，或者透過柵氧化層注入磷離子形成N型溝道區(qū)。即在傳統(tǒng)技術(shù)中，耗盡型VDMOS的溝道區(qū)通過柵極氧化層中的摻雜離子感應(yīng)形成的方法，溝道區(qū)的結(jié)構(gòu)、位置和深度都是取決于柵極氧化層中的離子摻雜情況，并不容易確定，通過柵氧化層注入磷離子的方法，其注入?yún)^(qū)域不單單是溝道區(qū)，其它區(qū)域也會(huì)有磷離子注入，會(huì)對器件的耐壓、漏電流等產(chǎn)生負(fù)面影響，同時(shí)柵氧化層質(zhì)量也會(huì)由于離子注入受到影響。眾所周知，耗盡型VDMOS溝道區(qū)的寬長比會(huì)影響溝道區(qū)的跨導(dǎo)，從而會(huì)影響耗盡型VDMOS的飽和電流、漏電流以及夾斷電壓等許多重要參數(shù)。而傳統(tǒng)的耗盡型VDMOS的制造方法因?yàn)槠鋵系绤^(qū)的位置以及溝道區(qū)的深度控制不夠準(zhǔn)確，同時(shí)對氧化層的離子注入也會(huì)對其他區(qū)域(例如源極區(qū)域和漏極區(qū)域)造成不利影響，從而無法制造出高品質(zhì)的耗盡型VDMOS0因此如何精確控制溝道區(qū)的結(jié)構(gòu)、位置和深度在耗盡型VDMOS的制造過程中已經(jīng)成為一個(gè)急需解決的問題了。

發(fā)明內(nèi)容
本發(fā)明提供一種耗盡型VDMOS及其制造方法，以達(dá)到能夠準(zhǔn)確控制溝道區(qū)的結(jié)構(gòu)、位置以及溝道區(qū)深度的目的。為解決上述技術(shù)問題，本發(fā)明提供一種耗盡型VDM0S，包括一第一摻雜類型的摻雜襯底；形成于所述襯底一面上的第一摻雜類型的外延層；形成于所述外延層內(nèi)的至少兩個(gè)第二摻雜類型的深阱；以及形成于每個(gè)所述深阱兩側(cè)的兩個(gè)第一摻雜類型的離子注入溝道區(qū)，其中，所述溝道區(qū)的長度范圍為I U m 3 y m，所述溝道區(qū)相互分開?？蛇x的，相鄰的兩個(gè)所述深阱之間的距離范圍為Ium 4iim。
可選的，形成所述溝道區(qū)的注入離子僅存在于所述溝道區(qū)內(nèi)?？蛇x的，所述耗盡型VDMOS還包括形成于所述深阱內(nèi)并與所述溝道區(qū)連接的兩個(gè)源區(qū)；形成于所述柵極結(jié)構(gòu)兩側(cè)的部分源區(qū)上和柵極結(jié)構(gòu)上的介質(zhì)層；形成于所述深阱、兩個(gè)源區(qū)和介質(zhì)層上的源極；以及形成于所述襯底另一面漏極?？蛇x的，所述耗盡型VDMOS還包括形成于所述源極兩側(cè)的外延層上的至少一個(gè)分壓環(huán)?？蛇x的，所述源區(qū)的摻雜類型為第一摻雜類型，摻雜濃度高于所述溝道區(qū)的摻雜濃度?？蛇x的，所述源極和漏極的材料為鋁、銅、金、銀的一種或者其中幾種的合金。相應(yīng)的，還提供一種耗盡型VDMOS的制造方法，包括提供一第一摻雜類型的摻雜襯底；在所述襯底的一面上形成第一摻雜類型的外延層；在所述外延層上形成第一掩膜層；以所述第一掩膜層為掩膜進(jìn)行第一次離子注入，在所述外延層內(nèi)形成至少兩個(gè)第二摻雜類型的深阱；去除第一掩膜層；進(jìn)行第一次退火；在所述外延層和深阱上形成第二掩膜層，所述第二掩膜層暴露出每個(gè)深阱的兩側(cè)區(qū)域；以及以所述第二掩膜層為掩膜進(jìn)行第二次離子注入，在每個(gè)所述第二摻雜類型深阱兩側(cè)區(qū)域形成兩個(gè)第一摻雜類型的離子注入溝道區(qū)?？蛇x的，所述溝道區(qū)的長度范圍為可選的，相鄰的兩個(gè)所述深阱之間的距離范圍為I m m?？蛇x的，在所述溝道區(qū)形成步驟后還包括去除第二掩膜層；在所述每個(gè)深阱上和外延上形成氧化層和多晶硅層；刻蝕去除部分氧化層和多晶硅層，形成完全覆蓋相鄰兩深阱間的外延層及所述外延層兩側(cè)的溝道區(qū)的柵極結(jié)構(gòu)；形成覆蓋在每個(gè)深阱上方的第三掩膜層，所述第三掩膜層暴露出每個(gè)深阱兩側(cè)的部分區(qū)域；以所述第三掩膜層為掩膜，對所述每個(gè)深阱兩側(cè)的部分區(qū)域進(jìn)行第三次離子注入，在每個(gè)深阱內(nèi)形成與所述深阱的兩個(gè)溝道區(qū)分別連接的兩個(gè)源區(qū)；在所述深阱、源區(qū)和柵極結(jié)構(gòu)上沉積形成介質(zhì)層；刻蝕去除部分介質(zhì)層，暴露出每個(gè)深阱的部分源區(qū)表面以及每個(gè)深阱的兩個(gè)源區(qū)之間的深阱表面；在所述暴露出的部分源區(qū)表面和深阱表面以及介質(zhì)層表面形成源極；對所述襯底另一面進(jìn)行減?。灰约霸谒鲆r底另一面形成漏極?！た蛇x的，在所述外延層形成之后深阱形成之前還包括在所述外延層的周邊區(qū)域形成圖形化的掩膜；以所述圖形化的掩膜為掩膜對所述外延層進(jìn)行第四次離子注入，形成所述外延層的周邊區(qū)域上形成至少一個(gè)分壓環(huán)?？蛇x的，所述第三次離子注入的能量范圍為IOOKev 200Kev，注入劑量為
I.OE15/cm2 I. 0E16/cm2 ;所述第二次離子注入的能量范圍為80Kev 200Kev，注入劑量為 I. OE12/cm2 I. OE13/cm2 o可選的，所述第一次離子注入的能量范圍為40Kev 200Kev，注入劑量為I. 0E13/cm2 I. 0E14/cm2?？蛇x的，所述第一次退火的溫度范圍為1100°C 1200°C，所述第一次退火的時(shí)間范圍為60min 180min?？蛇x的，在完成第三次離子注入步驟后還包括進(jìn)行第二次退火?？蛇x的，所述第二次退火的溫度范圍為800°C 1000°C，所述第二次退火的時(shí)間范圍為30min 80min。在本發(fā)明中的耗盡型VDMOS結(jié)構(gòu)中，其溝道區(qū)是通過使用掩膜層進(jìn)行離子注入形成的，并非傳統(tǒng)技術(shù)中的通過摻雜的柵極氧化層感應(yīng)或通過柵氧化層注入離子生成溝道區(qū)。通過使用掩膜層進(jìn)行離子注入生成的溝道區(qū)，可以通過掩膜層精確控制溝道區(qū)的位置和結(jié)構(gòu)，通過調(diào)整離子注入的條件以精確控制溝道區(qū)深度以及摻雜濃度等參數(shù)。而且，本發(fā)明中形成溝道的離子注入?yún)^(qū)域僅存在于溝道區(qū)，而對柵極氧化層不存在離子注入，因此柵極氧化層的耐壓能力會(huì)顯著提升，同時(shí)也不存在現(xiàn)有技術(shù)中離子注入引起的漏電流等問題，同時(shí)，因?yàn)椴恍枰獙艠O氧化層進(jìn)行離子注入，柵極氧化層的質(zhì)量也得到了保證。精確的溝道區(qū)的結(jié)構(gòu)以及高質(zhì)量的柵極氧化層都能夠保證高性能的耗盡型VDM0S。


圖I-圖12為本發(fā)明實(shí)施例一的耗盡型VDMOS制造方法各步驟中結(jié)構(gòu)剖面圖；圖13-圖15為本發(fā)明實(shí)施例二的耗盡型VDMOS制造方法各步驟中結(jié)構(gòu)剖面圖；圖16為本發(fā)明實(shí)施例二的耗盡型VDMOS結(jié)構(gòu)的俯視圖。
具體實(shí)施例方式本發(fā)明的核心思想在于利用掩膜層進(jìn)行離子注入來實(shí)現(xiàn)耗盡型VDMOS的溝道區(qū)，通過使用掩膜層可以實(shí)現(xiàn)精確控制溝道區(qū)的位置和結(jié)構(gòu)，通過調(diào)整離子注入的條件以精確控制溝道區(qū)深度以及摻雜濃度等參數(shù)。精確的溝道區(qū)的結(jié)構(gòu)、位置和深度能夠保證高性能的耗盡型VDMOS。為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖來進(jìn)一步做詳細(xì)說明。實(shí)施例一如圖12所示，本發(fā)明實(shí)施例一的耗盡型VDMOS包括N型襯底101 ;形成于所述襯底101 —面上的N型外延層102 ;形成于所述N型外延層102內(nèi)的至少兩個(gè)P型摻雜深阱105 ;形成于每個(gè)深阱105兩側(cè)的兩個(gè)N型離子注入溝道區(qū)108 ;形成于相鄰的兩個(gè)深阱105的兩個(gè)溝道區(qū)108上并完全覆蓋所述兩個(gè)溝道區(qū)108的柵極氧化層111 ;形成于所述柵極氧化層111之上的柵極112 ;形成于所述深阱105內(nèi)并與所述溝道區(qū)108連接的兩個(gè)源區(qū)115 ;形成于所述柵極112兩側(cè)的部分源區(qū)115上和柵極112上的介質(zhì)層116，形成于所述 深阱105、部分源區(qū)115和介質(zhì)層116上的源極117，以及形成于所述襯底101另一面漏極118。圖12中示出的深阱105為兩個(gè)，對于耗盡型VDM0S，即使兩個(gè)深阱105也是能夠?qū)崿F(xiàn)耗盡型VDMOS的相應(yīng)功能，但是在實(shí)際應(yīng)用中，通常選擇成百上千個(gè)深阱組合在一起，本實(shí)施例中以兩個(gè)深阱的情形進(jìn)行描述。應(yīng)當(dāng)理解的是，對于包含成百上千個(gè)深阱的耗盡型VDM0S，只要在本實(shí)施例的基礎(chǔ)上，對兩個(gè)深阱進(jìn)行擴(kuò)展即可得到，對于本領(lǐng)域的技術(shù)人員來說，上述擴(kuò)展屬于現(xiàn)有技術(shù)，在這里不做詳細(xì)描述。下面結(jié)合圖I至圖12對本發(fā)明實(shí)施例一的耗盡型VDMOS的制造方法的各步驟進(jìn)行詳細(xì)說明。如圖I所示，提供一 N型襯底101，在所述襯底101上生長N型外延層102。所述外延層102的厚度會(huì)影響器件的耐壓能力，外延層102的厚度越厚，器件的耐壓能力越高。例如，器件耐壓要求為600V時(shí)，所述外延層102的厚度范圍為40 ii m 60 ii m。接著，如圖2和圖3所示，在所述外延層102上形成圖形化的第一掩膜層103，形成第一離子注入窗口 104 ；以所述第一掩膜層103為掩膜進(jìn)行第一次離子注入，在所述外延層102內(nèi)形成至少兩個(gè)P型深阱105。相鄰的兩個(gè)所述深阱105之間的距離范圍為I ii m 4 ii m。在本實(shí)施例中，第一次離子注入的離子為硼離子，注入能量的范圍為40Kev 200Kev，注入劑量為I. OE13/cm2 I. OE14/cm2 0然后，去除第一掩膜層103。完成第一次離子注入之后，進(jìn)行第一次退火，所述第一次退火的溫度范圍為1100°C 1200°C，所述第一次退火的時(shí)間范圍為60min 180min。接著，如圖4所示，在所述外延層102和深阱105上形成圖形化的第二掩膜層106，暴露出深阱105的兩側(cè)靠近深阱外側(cè)的區(qū)域形成第二離子注入窗口 107，以所述第二掩膜層106為掩膜進(jìn)行第二次離子注入，在對應(yīng)于第二離子注入窗口 107每個(gè)所述深阱105兩側(cè)區(qū)域形成兩個(gè)N型摻雜的離子注入溝道區(qū)108，所述溝道區(qū)108的注入離子僅存在于所述溝道區(qū)108內(nèi)。所述溝道區(qū)108的長度范圍為Iiim 3iim。在本實(shí)施例中，第二次離子注入的離子為砷離子，第二次離子注入的能量范圍為80Kev 200Kev，注入劑量為I. 0E12/cm2 I. 0E13/cm2。然后,去除第二掩膜層106。接著，如圖5所示，在所述深阱105、溝道區(qū)108和外延102上沉積形成氧化層109和多晶硅層110。本實(shí)施例中，氧化層109為氧化硅，所述氧化層109的厚度范圍為600A 1200人;所述多晶娃層的厚度范圍為4000A 8000A。進(jìn)一步的，為了提聞多晶娃的導(dǎo)電性，可以向多晶 硅進(jìn)行離子摻雜，摻雜工藝可以采用P0CL3擴(kuò)散工藝或者離子注入工藝。采用P0CL3擴(kuò)散工藝時(shí)，其預(yù)括方塊電阻范圍為15 Q/□ 30 Q/口。采用離子注入工藝時(shí)，可以注入磷離子注入，注入能量范圍為40Kev 150Kev，注入劑量為I. OE15/cm2
I.0E16/cm2。接著，如圖6所示，刻蝕去除部分氧化層109和多晶硅層110，形成完全覆蓋相鄰的兩個(gè)深阱105的兩個(gè)溝道區(qū)108的柵極氧化層111和柵極112。接著，如圖7和圖8所示，在所述深阱105上形成圖形化的第三掩膜層113，暴露出部分深阱區(qū)域，形成第三次離子注入窗口 114 ;以第三掩膜層113為掩膜，進(jìn)行第三次離子注入，在深阱105內(nèi)形成與所述溝道區(qū)連接的兩個(gè)源區(qū)115。然后，去除第三掩膜層113。在本實(shí)施例中，第三次離子注入的離子為砷離子，第三次離子注入的能量范圍為IOOKev 200Kev,注入劑量為I. OE15/cm2 I. 0E16/cm2。完成第三離子注入后，進(jìn)行第二次退火，所述第二次退火的溫度范圍為800°C 1000°C，所述第二次退火的時(shí)間范圍為30min 80mino接著，如圖9和圖10所示，在所述深阱105、源區(qū)115和柵極112上沉積形成介質(zhì)層116，然后刻蝕去除部分介質(zhì)層，暴露出深阱105的表面和部分源區(qū)115的表面。介質(zhì)層116的材料為硼磷硅玻璃。接著，如圖11和圖12所示，在所述深阱105的表面、部分源區(qū)115的表面和介質(zhì)層116表面沉積形成源極117。接著，對所述襯底101另一面進(jìn)行減薄，減薄以后在所述襯底101另一面形成漏極118。所述源極和漏極的材料采用常規(guī)的鋁、銅、金、銀的一種或者其中幾種的合金。至此，完成了如圖12所示的耗盡型VDMOS的制造。應(yīng)當(dāng)理解的是，將上述實(shí)施例中的所有摻雜離子或者摻雜類型取相反，即可得到另一實(shí)施例，這屬于本領(lǐng)域的常規(guī)技術(shù)手段，在此不在贅述。實(shí)施例二如圖15所示，本發(fā)明實(shí)施例二的耗盡型VDMOS包括N型襯底101 ;形成于所述襯底101 —面上的N型外延層102 ;形成于所述N型外延層102周邊區(qū)域上的至少一個(gè)分壓環(huán)220，圖中示出的是一個(gè)分壓環(huán)的情形；形成于所述分壓環(huán)220兩側(cè)的N型外延層102上的圖形化的掩膜219 ;形成于分壓環(huán)220上的高溫氧化層221 ;形成于所述圖形化的掩膜219之間的所述N型外延層102內(nèi)的多個(gè)P型摻雜深阱105 ;形成于每個(gè)深阱105兩側(cè)的兩個(gè)N型離子注入溝道區(qū)108 ;形成于相鄰的兩個(gè)深阱105的兩個(gè)溝道區(qū)108上并完全覆蓋所述兩個(gè)溝道區(qū)108的柵極氧化層111 ;形成于所述柵極氧化層111之上的柵極112 ;形成于所述深阱105內(nèi)并與所述溝道區(qū)108連接的兩個(gè)源區(qū)115 ;形成于所述柵極112兩側(cè)的部分源區(qū)115上和柵極上的介質(zhì)層116，形成于所述深阱105、兩個(gè)源區(qū)112和介質(zhì)層116上的源極117，以及形成于所述襯底101另一面漏極118。下面結(jié)合圖13至圖15對本發(fā)明實(shí)施例二的耗盡型VDMOS的制造方法的各步驟進(jìn)行詳細(xì)說明。首先，如圖13所示，提供一 N型襯底101，在所述襯底101上生長N型外延層102。在所述外延層上102上形成圖形化的掩膜219。其中，所述掩膜219的材料為氧化硅，所述掩膜219的厚度范圍為IOOOOA 15000 A。接著，以圖形化的掩膜219為掩膜對所述外延層102進(jìn)行離子注入硼離子，在所述外延層102內(nèi)形成至少ー個(gè)分壓環(huán)220。接著，如圖14所示，對所述外延層220進(jìn)行高溫退火，使分壓環(huán)220內(nèi)的硼離子均勻分布，并在分壓環(huán)220上形成高溫氧化層221。接著，圖形化的掩膜219內(nèi)的外延層102內(nèi)和外延層102上形成本實(shí)施例耗盡型VDMOS其他部分的步驟與實(shí)施例一的制造方法的各步驟相同，在此不在贅述。經(jīng)過上述步驟，形成了如圖15所示的本發(fā)明實(shí)施例ニ的耗盡型VDMOS的結(jié)構(gòu)。圖16為本發(fā)明實(shí)施例ニ的耗盡型VDMOS結(jié)構(gòu)的俯視圖。如圖16所示，相對于實(shí)施例ー來說，在整個(gè)源極117的周圍，増加了至少ー個(gè)分壓環(huán)220，所述分壓環(huán)220和源極 117之間通過掩膜219隔開。圖16中只示出的ー個(gè)分壓環(huán)220的情形。増加的分壓環(huán)220可以有效提高耗盡型VDMOS的耐壓能力，分壓環(huán)的數(shù)量越多，其耐壓能力越高。應(yīng)當(dāng)理解的是，將上述實(shí)施例中的所有摻雜離子或者摻雜類型取相反，即可得到另ー實(shí)施例，這屬于本領(lǐng)域的常規(guī)技術(shù)手段，在此不在贅述。綜上所述，在本發(fā)明中的耗盡型VDMOS結(jié)構(gòu)中，其溝道區(qū)是通過第二掩膜層進(jìn)行離子注入形成的，并非傳統(tǒng)技術(shù)中的通過摻雜的柵極氧化層感應(yīng)生成溝道區(qū)。通過使用掩膜層進(jìn)行離子注入生成的溝道區(qū)，可以通過掩膜層精確控制溝道區(qū)的位置和結(jié)構(gòu)，通過調(diào)整離子注入的條件以精確控制溝道區(qū)深度以及摻雜濃度等參數(shù)。而且，本發(fā)明中形成溝道的離子注入?yún)^(qū)域僅存在于溝道區(qū)，而對柵極氧化層不存在離子注入，因此柵極氧化層的耐壓能力會(huì)顯著提升，同時(shí)也不存在現(xiàn)有技術(shù)中離子注入引起的漏電流等問題，同吋，因?yàn)椴恍枰獙艠O氧化層進(jìn)行離子注入，柵極氧化層的質(zhì)量也得到了保證。精確的溝道區(qū)的結(jié)構(gòu)以及高質(zhì)量的柵極氧化層都能夠保證高性能的耗盡型VDM0S。需要說明的是，本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種耗盡型VDMOS，其特征在于，包括 一第一摻雜類型的摻雜襯底； 形成于所述襯底一面上的第一摻雜類型的外延層； 形成于所述外延層內(nèi)的至少兩個(gè)第二摻雜類型的深阱；以及 形成于每個(gè)所述深阱兩側(cè)的兩個(gè)第一摻雜類型的離子注入溝道區(qū)，其中，所述溝道區(qū)的長度范圍為I y m 3 ii m,所述溝道區(qū)相互分開。
2.如權(quán)利要求I所述的耗盡型VDM0S，其特征在于，相鄰的兩個(gè)所述深阱之間的距離范1 Iym 4ym。
3.如權(quán)利要求I所述的耗盡型VDM0S，其特征在于，形成所述溝道區(qū)的注入離子僅存在于所述溝道區(qū)內(nèi)。
4.如權(quán)利要求I所述的耗盡型VDM0S，其特征在于，所述耗盡型VDMOS還包括 形成于所述深阱內(nèi)并與所述溝道區(qū)連接的兩個(gè)源區(qū)； 形成于所述柵極結(jié)構(gòu)兩側(cè)的部分源區(qū)上和柵極結(jié)構(gòu)上的介質(zhì)層； 形成于所述深阱、兩個(gè)源區(qū)和介質(zhì)層上的源極；以及 形成于所述襯底另一面漏扱。
5.如權(quán)利要求4所述的耗盡型VDM0S，其特征在于，所述耗盡型VDMOS還包括形成于所述源極兩側(cè)的外延層上的至少ー個(gè)分壓環(huán)。
6.如權(quán)利要求4所述的耗盡型VDM0S，其特征在于，所述源區(qū)的摻雜類型為第一摻雜類型，摻雜濃度高于所述溝道區(qū)的摻雜濃度。
7.如權(quán)利要求4所述的耗盡型VDM0S，其特征在于，所述源極和漏極的材料為鋁、銅、金、銀的ー種或者其中幾種的合金。
8.一種耗盡型VDMOS的制造方法，其特征在于，包括 提供一第一摻雜類型的摻雜襯底； 在所述襯底的一面上形成第一摻雜類型的外延層； 在所述外延層上形成第一掩膜層； 以所述第一掩膜層為掩膜進(jìn)行第一次離子注入，在所述外延層內(nèi)形成至少兩個(gè)第二摻雜類型的深阱； 去除第一掩膜層； 進(jìn)行第一次退火； 在所述外延層和深阱上形成第二掩膜層，所述第二掩膜層暴露出每個(gè)深阱的兩側(cè)區(qū)域；以及 以所述第二掩膜層為掩膜進(jìn)行第二次離子注入，在每個(gè)所述第二摻雜類型深阱兩側(cè)區(qū)域形成兩個(gè)第一摻雜類型的離子注入溝道區(qū)。
9.如權(quán)利要求8所述的耗盡型VDMOS的制造方法，其特征在于，所述溝道區(qū)的長度范圍為 liim 3iim0
10.如權(quán)利要求8所述的耗盡型VDMOS的制造方法，其特征在于，相鄰的兩個(gè)所述深阱之間的距離范圍為I y m m。
11.如權(quán)利要求8所述的耗盡型VDMOS的制造方法，其特征在于，在所述溝道區(qū)形成步驟后還包括去除第二掩膜層； 在所述每個(gè)深阱上和外延上形成氧化層和多晶硅層； 刻蝕去除部分氧化層和多晶硅層，形成完全覆蓋相鄰兩深阱間的外延層及所述外延層兩側(cè)的溝道區(qū)的柵極結(jié)構(gòu)； 形成覆蓋在每個(gè)深阱上方的第三掩膜層，所述第三掩膜層暴露出每個(gè)深阱兩側(cè)的部分區(qū)域； 以所述第三掩膜層為掩膜，對所述每個(gè)深阱兩側(cè)的部分區(qū)域進(jìn)行第三次離子注入，在每個(gè)深阱內(nèi)形成與所述深阱的兩個(gè)溝道區(qū)分別連接的兩個(gè)源區(qū)； 在所述深阱、源區(qū)和柵極結(jié)構(gòu)上沉積形成介質(zhì)層； 刻蝕去除部分介質(zhì)層，暴露出每個(gè)深阱的部分源區(qū)表面以及每個(gè)深阱的兩個(gè)源區(qū)之間 的深阱表面； 在所述暴露出的部分源區(qū)表面和深阱表面以及介質(zhì)層表面形成源極； 對所述襯底另一面進(jìn)行減??；以及 在所述襯底另一面形成漏扱。
12.如權(quán)利要求11所述的耗盡型MOSFET的制造方法，其特征在于，在所述外延層形成之后深阱形成之前還包括 在所述外延層的周邊區(qū)域形成圖形化的掩膜； 以所述圖形化的掩膜為掩膜對所述外延層進(jìn)行第四次離子注入，形成所述外延層的周邊區(qū)域上形成至少ー個(gè)分壓環(huán)。
13.如權(quán)利要求11所述的耗盡型VDMOS的制造方法，其特征在于，所述第三次離子注入的能量范圍為IOOKev 200Kev，注入劑量為I. 0E15/cm2 I. 0E16/cm2 ;所述第二次離子注入的能量范圍為80Kev 200Kev，注入劑量為I. OE12/cm2 I. 0E13/cm2。
14.如權(quán)利要求8所述的耗盡型VDMOS的制造方法，其特征在于，所述第一次離子注入的能量范圍為40Kev 200Kev，注入劑量為I. OE13/cm2 I. 0E14/cm2。
15.如權(quán)利要求8所述的耗盡型VDMOS的制造方法，其特征在于，所述第一次退火的溫度范圍為1100°C 1200°C，所述第一次退火的時(shí)間范圍為60min 180min。
16.如權(quán)利要求11所述的耗盡型VDMOS的制造方法，其特征在于，在完成第三次離子注入步驟后還包括進(jìn)行第二次退火。
17.如權(quán)利要求16所述的耗盡型VDMOS的制造方法，其特征在于，所述第二次退火的溫度范圍為800°C 1000°C，所述第二次退火的時(shí)間范圍為30min 80min。
全文摘要
本發(fā)明公開了提供一種耗盡型VDMOS及其制造方法，其中耗盡型VDMOS包括一第一摻雜類型的摻雜襯底；形成于所述襯底一面上的第一摻雜類型的外延層；形成于所述外延層內(nèi)的至少兩個(gè)第二摻雜類型的深阱；以及形成于每個(gè)所述深阱兩側(cè)的兩個(gè)第一摻雜類型的離子注入溝道區(qū)，其中，所述溝道區(qū)相互分開。本發(fā)明所提供的耗盡型VDMOS的溝道區(qū)是通過采用掩膜層的離子注入形成，因其精確的溝道區(qū)的結(jié)構(gòu)以及高質(zhì)量的柵極氧化層都能夠保證更高的性能。
文檔編號H01L21/266GK102760754SQ20121027167
公開日2012年10月31日 申請日期2012年7月31日 優(yōu)先權(quán)日2012年7月31日
發(fā)明者曹俊, 王維建, 趙金波 申請人:杭州士蘭集成電路有限公司