多晶硅電阻及其制造方法
【專利摘要】本發(fā)明公開(kāi)了一種多晶硅電阻，在硅襯底上形成有場(chǎng)氧化層，多晶硅電阻設(shè)置在ＬＤＭＯＳ器件的漏端的場(chǎng)氧化層之上；在寬度方向上，多晶硅電阻的兩端分別形成有第一電阻電極和第二電阻電極，漏區(qū)的兩端的相同寬度位置上分別形成第一漏端電極和第二漏端電極，在使用過(guò)程中，第一漏端電極和第一電阻電極所加的電壓相同，第二漏端電極和第二電阻電極所加的電壓相同。本發(fā)明還公開(kāi)了一種多晶硅電阻的制造方法。本發(fā)明能提高多晶硅電阻的工作電壓，使多晶硅電阻能在700V或-700V以上的偏壓下工作。
【專利說(shuō)明】多晶硅電阻及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種多晶硅電阻。本發(fā)明還涉及一種多晶硅電阻的制造方法。
【背景技術(shù)】
[0002]如圖1所不，是現(xiàn)有多晶娃電阻的結(jié)構(gòu)不意圖，現(xiàn)有多晶娃電阻的結(jié)構(gòu)包括:襯底101 ;阱區(qū)102，形成于襯底101上，能為P型阱區(qū)或N型阱區(qū)；局部場(chǎng)氧化層(L0C0S)103，用于在襯底101上隔離出有源區(qū)；多晶硅電阻104，形成于所述局部場(chǎng)氧化層103的上方?，F(xiàn)有多晶娃電阻一般應(yīng)用于工作電壓較低的場(chǎng)合，工作電壓較低時(shí)，局部場(chǎng)氧化層103的厚度完全可以承受得了多晶硅電阻104上的電壓和局部場(chǎng)氧化層103之下的阱區(qū)102中的電壓之差。但是若將現(xiàn)有多晶硅電阻應(yīng)用于工作電壓較高的場(chǎng)合時(shí)，則局部場(chǎng)氧化層103會(huì)被擊穿，假設(shè)多晶硅電阻104所需要的工作電壓為700V，且局部場(chǎng)氧化層103的擊穿電場(chǎng)為lE6V/cm時(shí)，則所需的局部場(chǎng)氧化層103的厚度至少為7 μ m，如此厚度的局部場(chǎng)氧化層103是不可能得到的。現(xiàn)有多晶硅電阻的工作電壓是無(wú)法達(dá)到700V以上的高壓的。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種多晶硅電阻，能提高多晶硅電阻的工作電壓，使多晶硅電阻能在700V以上或-700V以上(絕對(duì)值以上)的偏壓下工作。為此，本發(fā)明還提供一種多晶硅電阻的制造方法。
[0004]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種多晶硅電阻，在硅襯底上形成有場(chǎng)氧化層，多晶硅電阻設(shè)置在L DMO S (橫向擴(kuò)散金屬氧化物半導(dǎo)體)器件的漏端的場(chǎng)氧化層之上；從所述L DMO S器件的源區(qū)到漏區(qū)的方向?yàn)殚L(zhǎng)度方向、和該長(zhǎng)度方向垂直且和所述硅襯底表面平行的方向?yàn)閷挾确较?，在寬度方向上，所述多晶硅電阻的兩端分別形成有第一電阻電極和第二電阻電極、所述漏區(qū)的兩端分別形成有第一漏端電極和第二漏端電極，所述第一漏端電極和所述第一電阻電極位于同一長(zhǎng)度方向的連線上、所述第二漏端電極和所述第二電阻電極位于同一長(zhǎng)度方向的連線上，所述漏區(qū)和所述多晶硅電阻不相連；在使用過(guò)程中，所述第一漏端電極和所述第一電阻電極所加的電壓相同，所述第二漏端電極和所述第二電阻電極所加的電壓相同，所述L DMO S器件的源極、柵極、溝道區(qū)引出電極以及硅襯底電極上所加電壓為零。
[0005]進(jìn)一步的改進(jìn)是，所述L D M O S器件包括:
[0006]溝道區(qū)，由第二導(dǎo)電類型阱區(qū)組成。
[0007]漂移區(qū)，由第一導(dǎo)電類型阱區(qū)組成，在橫向方向上所述漂移區(qū)和所述溝道區(qū)相鄰接。
[0008]所述源區(qū)由形成于所述溝道區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成。
[0009]所述漏區(qū)由形成于所述漂移區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；所述漏區(qū)和所述溝道區(qū)相隔一段距離，令漏端的場(chǎng)氧化層為第一場(chǎng)氧化層，所述第一場(chǎng)氧化層位于所述漏區(qū)和所述溝道區(qū)之間，所述漏區(qū)和所述第一場(chǎng)氧化層的一側(cè)自對(duì)準(zhǔn)，所述第一場(chǎng)氧化層的另一側(cè)和所述溝道區(qū)相隔一段距離。
[0010]溝道區(qū)的引出區(qū)，由形成于所述溝道區(qū)中的第二導(dǎo)電類型的重?fù)诫s區(qū)組成。
[0011]柵極多晶硅，形成于所述溝道區(qū)的硅襯底表面上方，所述源區(qū)和所述柵極多晶硅的一側(cè)自對(duì)準(zhǔn)，所述柵極多晶硅的另一側(cè)延伸到所述第一場(chǎng)氧化層上方，從所述源區(qū)到所述漏區(qū)的方向上所述柵極多晶硅依次覆蓋所述溝道區(qū)、位于所述第一場(chǎng)氧化層和所述溝道區(qū)之間的所述漂移區(qū)以及部分所述第一場(chǎng)氧化層；所述柵極多晶硅和其覆蓋的所述溝道區(qū)和所述漂移區(qū)之間隔離有柵氧化層。
[0012]第二導(dǎo)電類型頂層，形成于所述漂移區(qū)中、且靠近所述第一場(chǎng)氧化層的底部表面。
[0013]所述多晶硅電阻和所述柵極多晶硅由同一層多晶硅刻蝕形成，所述多晶硅電阻和所述柵極多晶硅相隔一段距離。
[0014]進(jìn)一步的改進(jìn)是，所述L DMO S器件為N型L DMO S器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型，所述第二導(dǎo)電類型阱區(qū)為P型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為N型阱區(qū)，所述第二導(dǎo)電類型頂層為P型頂層；或者，所述L D M O
[0015]S器件為P型L DMO S器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，所述第二導(dǎo)電類型阱區(qū)為N型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為P型阱區(qū)，所述第二導(dǎo)電類型頂層為N型頂層。
[0016]為解決上述技術(shù)問(wèn)題，本發(fā)明提供的多晶硅電阻的制造方法包括如下步驟:
[0017]在硅襯底上形成L DMO S器件。
[0018]在所述L DMO S器件的漏端的場(chǎng)氧化層之上形成多晶硅電阻。
[0019]從所述L DMO S器件的源區(qū)到漏區(qū)的方向?yàn)殚L(zhǎng)度方向、和該長(zhǎng)度方向垂直且和所述硅襯底表面平行的方向?yàn)閷挾确较?；所述多晶硅電阻的寬度方向上的兩端分別形成第一電阻電極和第二電阻電極，在所述漏區(qū)的寬度方向上的兩端分別形成第一漏端電極和第二漏端電極，所述第一漏端電極和所述第一電阻電極位于同一長(zhǎng)度方向的連線上、所述第二漏端電極和所述第二電阻電極位于同一長(zhǎng)度方向的連線上。
[0020]進(jìn)一步的改進(jìn)是，形成所述L DMO S器件的步驟為:
[0021]步驟一、在所述硅襯底上形成第一導(dǎo)電類型阱區(qū)，由所述第一導(dǎo)電類型阱區(qū)組成漂移區(qū)。
[0022]步驟二、在硅襯底上形成場(chǎng)氧化層。
[0023]步驟三、在所述硅襯底上形成第二導(dǎo)電類型阱區(qū)，由所述第二導(dǎo)電類型阱區(qū)組成溝道區(qū)；在橫向方向上所述漂移區(qū)和所述溝道區(qū)相鄰接；令漏端的場(chǎng)氧化層為第一場(chǎng)氧化層，所述第一場(chǎng)氧化層位于所述漏區(qū)和所述溝道區(qū)之間。
[0024]步驟四、通過(guò)離子注入工藝形成第二導(dǎo)電類型頂層，所述第二導(dǎo)電類型頂層位于所述漂移區(qū)中、且靠近所述第一場(chǎng)氧化層的底部表面。
[0025]步驟五、在所述硅襯底正面形成柵氧化層，在所述柵氧化層上淀積多晶硅層。
[0026]步驟六、對(duì)所述多晶硅進(jìn)行光刻刻蝕同時(shí)形成柵極多晶硅和所述多晶硅電阻，所述多晶硅電阻和所述柵極多晶硅相隔一段距離；所述柵極多晶硅位于所述溝道區(qū)的硅襯底表面上方，所述源區(qū)和所述柵極多晶硅的一側(cè)自對(duì)準(zhǔn)，所述柵極多晶硅的另一側(cè)延伸到所述第一場(chǎng)氧化層上方，從所述源區(qū)到所述漏區(qū)的方向上所述柵極多晶硅依次覆蓋所述溝道區(qū)、位于所述第一場(chǎng)氧化層和所述溝道區(qū)之間的所述漂移區(qū)以及部分所述第一場(chǎng)氧化層。
[0027]步驟七、進(jìn)行第一導(dǎo)電類型的源漏注入在所述溝道區(qū)中和所述漂移區(qū)中形成的第一導(dǎo)電類型的重?fù)诫s區(qū)，所述源區(qū)由形成于所述溝道區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；所述漏區(qū)由形成于所述漂移區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；所述源區(qū)和所述柵極多晶硅的一側(cè)自對(duì)準(zhǔn)，所述漏區(qū)和所述第一場(chǎng)氧化層的一側(cè)自對(duì)準(zhǔn)。
[0028]步驟八、進(jìn)行第二導(dǎo)電類型的重?fù)诫s離子注入在所述溝道區(qū)中形成溝道區(qū)的引出區(qū)。
[0029]進(jìn)一步的改進(jìn)是，所述L DMO S器件為N型L DMO S器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型，所述第二導(dǎo)電類型阱區(qū)為P型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為N型阱區(qū)，所述第二導(dǎo)電類型頂層為P型頂層。
[0030]進(jìn)一步的改進(jìn)是，步驟一中所述N型阱區(qū)由離子注入加高溫推阱形成，所述N型阱區(qū)的離子注入的注入雜質(zhì)為磷、注入能量為IOOkeV?300keV、注入劑量為IO11CnT2?1014cm_2，所述N型阱區(qū)的高溫推阱的溫度為1000°C?1200°C、時(shí)間為100分鐘?500分鐘；步驟三中的所述P型阱區(qū)通過(guò)離子注入形成于所述N型阱區(qū)中，所述P型阱區(qū)的離子注入的注入雜質(zhì)為硼、注入能量為OkeV?2000keV、注入劑量為IO11CnT2?1015cnT2、注入次數(shù)為一次或多次注入。
[0031]進(jìn)一步的改進(jìn)是，步驟四中的所述P型頂層的離子注入的注入雜質(zhì)為硼、注入能量為 IOOkeV ?2000keV、注入劑量為 IO11CnT2 ?1015cnT2。
[0032]進(jìn)一步的改進(jìn)是，步驟七的所述源漏注入的注入雜質(zhì)磷或者砷、注入能量為OkeV?200keV、注入劑量為IO13CnT2?1016cnT2、注入次數(shù)為單次或多次注入；
[0033]所述溝道區(qū)的引出區(qū)的離子注入的注入雜質(zhì)硼、注入能量為OkeV?200keV、注入劑量為1013cm_2?1016cm_2、注入次數(shù)為單次或多次注入。
[0034]進(jìn)一步的改進(jìn)是，所述L DMO S器件為P型L DMO S器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，所述第二導(dǎo)電類型阱區(qū)為N型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為P型阱區(qū)，所述第二導(dǎo)電類型頂層為N型頂層。
[0035]本發(fā)明通過(guò)將多晶硅電阻設(shè)置在L DMO S器件的漏端的場(chǎng)氧化層之上，并且在使用過(guò)程中，在對(duì)多晶硅電阻的第一電阻電極和第二電阻電極加的電壓的同時(shí)，在漏區(qū)的第一漏端電極和第二漏端電極也加對(duì)應(yīng)的電壓相同，而L DMO S器件的源極、柵極、溝道區(qū)引出電極以及硅襯底電極上所加電壓為零，當(dāng)?shù)谝宦┒穗姌O或第二漏端電極所加的電壓從OV逐漸增加到700V (對(duì)應(yīng)于N型LDMOS器件)時(shí)、或者當(dāng)?shù)谝宦┒穗姌O或第二漏端電極所加的電壓從OV逐漸增加(絕對(duì)值的增加)到-700V (對(duì)應(yīng)于P型LDMOS器件)時(shí)，漂移區(qū)中會(huì)形成耗盡區(qū)且該耗盡區(qū)會(huì)隨著漏端電極的電壓的增加而逐漸展寬。
[0036]當(dāng)?shù)谝宦┒穗姌O或第二漏端電極的電壓較低時(shí)，耗盡區(qū)沒(méi)有展寬到多晶硅電阻所覆蓋的場(chǎng)氧化層之下時(shí)，多晶硅電阻和其場(chǎng)氧化層下的硅中的電位相同，如第一電阻電極下方的場(chǎng)氧化層下的娃中電位和第一漏端電極相同，故第一電阻電極下方的場(chǎng)氧化層下的硅中電位也就和第一電阻電極處的多晶硅電阻電位相同，所以此時(shí)場(chǎng)氧化層不承受電壓。
[0037]當(dāng)?shù)谝宦┒穗姌O或第二漏端電極的電壓較高，耗盡區(qū)展寬到多晶硅電阻所覆蓋的場(chǎng)氧化層之下時(shí)，由于耗盡區(qū)會(huì)分擔(dān)一部分漏端電極所加電壓，所以多晶硅電阻的場(chǎng)氧化層之下的硅耗盡區(qū)和漏端電極之間會(huì)有電位差，故多晶硅電阻的場(chǎng)氧化層之下的硅耗盡區(qū)和多晶硅電阻之間也會(huì)有相同的電位差，該電位差為多晶硅電阻到漏區(qū)的橫向距離之間所形成的硅耗盡區(qū)的寬度，該耗盡區(qū)的最大寬度也只是多晶硅電阻到漏區(qū)的橫向距離，由于多晶硅電阻設(shè)置的比較靠近漏區(qū)，故因此多晶硅電阻和其所覆蓋的場(chǎng)氧化層下的硅中的電位差不會(huì)很大，一般厚度如4000埃的場(chǎng)氧化層是能耐得住的。因此，只要漏區(qū)和多晶硅電阻上所加電壓低于此LDMOS的擊穿電壓，本發(fā)明多晶硅電阻就能正常工作。所以，在寬度方向上，漏區(qū)和多晶硅電阻能取為OV到700V (對(duì)應(yīng)于N型LDMOS器件)或OV到-700V (對(duì)應(yīng)于P型LDMOS器件)之間的任何值。
【專利附圖】

【附圖說(shuō)明】
[0038]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0039]圖1是現(xiàn)有多晶硅電阻的結(jié)構(gòu)示意圖；
[0040]圖2是本發(fā)明實(shí)施例多晶硅電阻的結(jié)構(gòu)示意圖；
[0041]圖3是本發(fā)明實(shí)施例多晶硅電阻的電壓電流曲線圖；
[0042]圖4A-圖4D是本發(fā)明實(shí)施例多晶硅電阻的制造方法各步驟中的器件結(jié)構(gòu)示意圖?！揪唧w實(shí)施方式】
[0043]如圖2所示，是本發(fā)明實(shí)施例多晶硅電阻的結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例多晶硅電阻，本發(fā)明實(shí)施例多晶硅電阻中所采用的LDMOS器件以N型LDMOS器件為例進(jìn)行說(shuō)明，本發(fā)明實(shí)施例多晶硅電阻包括:
[0044]— P型硅襯底I，在所述硅襯底I上形成有N型阱區(qū)2，在硅襯底I上還形成有場(chǎng)氧化層3。所述N型阱區(qū)2是在形成所述場(chǎng)氧化層3之前通過(guò)離子注入加高溫推阱形成，所述N型阱區(qū)2的離子注入的注入雜質(zhì)為磷、注入能量為IOOkeV?300keV、注入劑量為IO11CnT2?1014cm_2，所述N型阱區(qū)2的高溫推阱的溫度為1000。。?1200°C、時(shí)間為100分鐘?500分鐘。所述場(chǎng)氧化層3為局部場(chǎng)氧化層(LOCOS)，厚度為4000埃?8000埃。
[0045]在所述P型硅襯底I上形成有LDMOS器件，所述LDMOS器件包括:
[0046]溝道區(qū)4，由P阱區(qū)組成，所述溝道區(qū)4的P型阱區(qū)通過(guò)離子注入形成于所述N型阱區(qū)2中，所述P型阱區(qū)的離子注入的注入雜質(zhì)為硼、注入能量為OkeV?2000keV、注入劑量為10ncm_2?1015cm_2、注入次數(shù)為一次或多次注入。
[0047]漂移區(qū)，由N型阱區(qū)2組成，在橫向方向上所述漂移區(qū)和所述溝道區(qū)4相鄰接。
[0048]源區(qū)8，由形成于所述溝道區(qū)4中的N型的重?fù)诫s區(qū)即N+區(qū)組成。
[0049]漏區(qū)9，由形成于所述漂移區(qū)中的N型的重?fù)诫s區(qū)即N+區(qū)組成。所述源區(qū)8和所述漏區(qū)9的的N+區(qū)是通過(guò)源漏注入同時(shí)形成，所述源漏注入是在后續(xù)的柵極多晶硅6形成后，利用柵極多晶硅6和場(chǎng)氧化層3做硬質(zhì)掩模進(jìn)行注入的，所述源漏注入的注入雜質(zhì)磷或者砷、注入能量為OkeV?200keV、注入劑量為1013cm_2?1016cm_2、注入次數(shù)為單次或多次注入。
[0050]所述漏區(qū)9和所述溝道區(qū)4相隔一段距離，令漏端的場(chǎng)氧化層3為第一場(chǎng)氧化層3，所述第一場(chǎng)氧化層3位于所述漏區(qū)9和所述溝道區(qū)4之間，所述漏區(qū)9和所述第一場(chǎng)氧化層3的一側(cè)自對(duì)準(zhǔn)，所述第一場(chǎng)氧化層3的另一側(cè)和所述溝道區(qū)4相隔一段距離。
[0051]溝道區(qū)的引出區(qū)10，由形成于所述溝道區(qū)4中的P型的重?fù)诫s區(qū)即P+區(qū)組成。所述溝道區(qū)的引出區(qū)10的通過(guò)離子注入形成，該離子注入的注入雜質(zhì)硼、注入能量為OkeV?200keV、注入劑量為IO13CnT2?1016cnT2、注入次數(shù)為單次或多次注入。
[0052]柵極多晶硅6，形成于所述溝道區(qū)4的硅襯底I表面上方，所述源區(qū)8和所述柵極多晶硅6的一側(cè)自對(duì)準(zhǔn)，所述柵極多晶硅6的另一側(cè)延伸到所述第一場(chǎng)氧化層3上方，從所述源區(qū)8到所述漏區(qū)9的方向上所述柵極多晶硅6依次覆蓋所述溝道區(qū)4、位于所述第一場(chǎng)氧化層3和所述溝道區(qū)4之間的所述漂移區(qū)以及部分所述第一場(chǎng)氧化層3 ;所述柵極多晶硅6和其覆蓋的所述溝道區(qū)4和所述漂移區(qū)之間隔離有柵氧化層。
[0053]P型頂層5，形成于所述漂移區(qū)中、且靠近所述第一場(chǎng)氧化層3的底部表面。所述P型頂層是在N型阱區(qū)2和P型阱區(qū)形成之后、柵氧化層形成之前通過(guò)離子注入形成的，所述P型頂層的離子注入的注入雜質(zhì)為硼、注入能量為IOOkeV?2000keV、注入劑量為IO11CnT2?1015cnT2。所述P型頂層5也同時(shí)形成于所述第一場(chǎng)氧化層3之外的所述漂移區(qū)和所述溝道區(qū)4中，由于沒(méi)有所述第一場(chǎng)氧化層3的阻擋，所述P型頂層5在所述第一場(chǎng)氧化層3之外的所述漂移區(qū)和所述溝道區(qū)4中的深度要小于位于所述第一場(chǎng)氧化層3底部的所述P型頂層5的深度。
[0054]多晶硅電阻7，形成在L DMO S器件的漏端的場(chǎng)氧化層3之上，所述多晶硅電阻7和所述柵極多晶硅6由同一層多晶硅刻蝕形成，所述多晶硅電阻7和所述柵極多晶硅6相隔一段距離，通過(guò)對(duì)所述多晶硅電阻7進(jìn)行摻雜能夠調(diào)節(jié)所述多晶硅電阻的電阻值。從所述L D M O S器件的源區(qū)8到漏區(qū)9的方向?yàn)殚L(zhǎng)度方向、和該長(zhǎng)度方向垂直且和所述硅襯底I表面平行的方向?yàn)閷挾确较颍趯挾确较蛏?，所述多晶硅電?的兩端分別形成有第一電阻電極7a和第二電阻電極7b、所述漏區(qū)9的兩端分別形成有第一漏端電極9a和第二漏端電極％，所述第一漏端電極9a和所述第一電阻電極7a位于同一長(zhǎng)度方向的連線上、所述第二漏端電極9b和所述第二電阻電極7b位于同一長(zhǎng)度方向的連線上，所述漏區(qū)9和所述多晶硅電阻7不相連。所述第一電阻電極7a、第二電阻電極7b、所述第二漏端電極9b和所述第二電阻電極7b都是通過(guò)金屬接觸孔引出的。所述源區(qū)8上通過(guò)金屬接觸孔引出源極，所述溝道區(qū)的引出區(qū)10上通過(guò)金屬接觸孔引出溝道區(qū)引出電極，所述柵極多晶硅6上通過(guò)金屬接觸孔引出柵極，所述P型硅襯底I也和硅襯底電極相連接。在使用過(guò)程中，所述第一漏端電極9a和所述第一電阻電極7a所加的電壓相同，所述第二漏端電極9b和所述第二電阻電極7b所加的電壓相同，所述源極、所述柵極、所述溝道區(qū)引出電極以及所述硅襯底電極上所加電壓為零。
[0055]本發(fā)明實(shí)施例通過(guò)將多晶硅電阻7設(shè)置在N型L D M O S器件的漏端的場(chǎng)氧化層之上，并且在使用過(guò)程中，在對(duì)多晶硅電阻7的第一電阻電極7a和第二電阻電極7b加的電壓的同時(shí)，在漏區(qū)9的第一漏端電極9a和第二漏端電極9b也加對(duì)應(yīng)的電壓相同，而N型LD M O S器件的源極、柵極、溝道區(qū)引出電極以及硅襯底電極上所加電壓為零，當(dāng)?shù)谝宦┒穗姌O9a或第二漏端電極9b所加的電壓從OV逐漸增加到700V時(shí)，漂移區(qū)中會(huì)形成耗盡區(qū)且該耗盡區(qū)會(huì)隨著漏端電極的電壓的增加而逐漸展寬。
[0056]當(dāng)?shù)谝宦┒穗姌O9a或第二漏端電極9b的電壓較低時(shí)，耗盡區(qū)沒(méi)有展寬到多晶硅電阻7所覆蓋的場(chǎng)氧化層3之下時(shí)，多晶硅電阻7和其場(chǎng)氧化層3下的硅中的電位相同，如第一電阻電極7a下方的場(chǎng)氧化層3下的娃中電位和第一漏端電極9a相同，故第一電阻電極7a下方的場(chǎng)氧化層3下的娃中電位也就和第一電阻電極7a處的多晶娃電阻7電位相同，所以此時(shí)場(chǎng)氧化層3不承受電壓。
[0057]當(dāng)?shù)谝宦┒穗姌O9a或第二漏端電極9b的電壓較高，耗盡區(qū)展寬到多晶硅電阻7所覆蓋的場(chǎng)氧化層3之下時(shí)，由于耗盡區(qū)會(huì)分擔(dān)一部分漏端電極所加電壓，所以多晶硅電阻7的場(chǎng)氧化層3之下的硅耗盡區(qū)和漏端電極之間會(huì)有電位差，其中漏端電極電位要大些，故多晶硅電阻7的場(chǎng)氧化層3之下的硅耗盡區(qū)和多晶硅電阻7之間也會(huì)有相同的電位差，該電位差為多晶硅電阻7到漏區(qū)9的橫向距離之間所形成的硅耗盡區(qū)的寬度，該耗盡區(qū)的最大寬度也只是多晶硅電阻7到漏區(qū)9的橫向距離，由于多晶硅電阻7設(shè)置的比較靠近漏區(qū)9，故因此多晶硅電阻7和其所覆蓋的場(chǎng)氧化層3下的硅中的電位差不會(huì)很大，一般厚度如4000埃的場(chǎng)氧化層3是能耐得住的。因此，只要漏區(qū)9和多晶硅電阻7上所加電壓低于此N型LDMOS的擊穿電壓，本發(fā)明多晶硅電阻7就能正常工作。所以，在寬度方向上，漏區(qū)和多晶硅電阻能取為OV到700V之間的任何值。
[0058]本發(fā)明實(shí)施例中，LDMOS器件的擊穿電壓能夠達(dá)到700V以上，即LDMOS器件的漂移區(qū)的耐壓能力為700V以上，故多晶硅電阻7的工作電壓也能達(dá)到700V以上。如圖3所示，是本發(fā)明實(shí)施例的多晶硅電阻和硅襯底之間的電壓電流曲線圖；可以看出在多晶硅電阻和硅襯底之間的縱向方向上，只有當(dāng)多晶硅電阻上的工作電壓大于800V以上時(shí)，才會(huì)出現(xiàn)漏電流，故本發(fā)明實(shí)施例的多晶硅電阻的工作電壓在上述耐壓值之內(nèi)都行，所以本發(fā)明實(shí)施例能夠?qū)崿F(xiàn)工作電壓為700V以上的多晶硅電阻。
[0059]如圖4A至圖4D所示，是本發(fā)明實(shí)施例多晶硅電阻的制造方法各步驟中的器件結(jié)構(gòu)示意圖。本發(fā)明實(shí)施例多晶硅電阻的制造方法包括如下步驟:
[0060]步驟一、如圖4A所示，在硅襯底I上形成N型阱區(qū)2，所述N型阱區(qū)2由離子注入加高溫推阱形成，所述N型阱區(qū)2的離子注入的注入雜質(zhì)為磷、注入能量為IOOkeV?300keV、注入劑量為IO11CnT2?1014cm_2，所述N型阱區(qū)2的高溫推阱的溫度為1000°C?1200°C、時(shí)間為100分鐘?500分鐘。由所述N型阱區(qū)2組成漂移區(qū)。
[0061]步驟二、如圖4B所示，在所述硅襯底I上形成場(chǎng)氧化層3。所述場(chǎng)氧化層3是一熱氧化層，且是采用局部場(chǎng)氧化層(LOCOS)工藝形成，所述場(chǎng)氧化層3的厚度為4000埃?8000 埃。
[0062]步驟三、如圖4C所示，在所述硅襯底I上形成P型阱區(qū)，由所述P型阱區(qū)組成溝道區(qū)4 ;在橫向方向上所述漂移區(qū)和所述溝道區(qū)4相鄰接；令漏端的場(chǎng)氧化層3為第一場(chǎng)氧化層3，所述第一場(chǎng)氧化層3位于所述漏區(qū)9和所述溝道區(qū)4之間。本發(fā)明實(shí)施例中所述P型阱區(qū)通過(guò)離子注入形成于所述N型阱區(qū)2中，所述P型阱區(qū)的離子注入的注入雜質(zhì)為硼、注入能量為OkeV?2000keV、注入劑量為IO11CnT2?1015cnT2、注入次數(shù)為一次或多次注入。
[0063]步驟四、如圖4C所示，通過(guò)離子注入工藝形成P型頂層5，所述P型頂層5位于所述漂移區(qū)中、且靠近所述第一場(chǎng)氧化層3的底部表面。所述P型頂層5的離子注入的注入雜質(zhì)為硼、注入能量為IOOkeV?2000keV、注入劑量為IO11CnT2?1015cnT2。
[0064]所述P型頂層5也同時(shí)形成于所述第一場(chǎng)氧化層3之外的所述漂移區(qū)和所述溝道區(qū)4中，由于沒(méi)有所述第一場(chǎng)氧化層3的阻擋，所述P型頂層5在所述第一場(chǎng)氧化層3之外的所述漂移區(qū)和所述溝道區(qū)4中的深度要小于位于所述第一場(chǎng)氧化層3底部的所述P型頂層5的深度。
[0065]步驟五、如圖4D所示，在所述硅襯底I正面形成柵氧化層，在所述柵氧化層上淀積多晶娃層。
[0066]步驟六、如圖4D所示，對(duì)所述多晶硅進(jìn)行光刻刻蝕同時(shí)形成柵極多晶硅6和多晶硅電阻7，所述多晶硅電阻7和所述柵極多晶硅6相隔一段距離。
[0067]所述柵極多晶硅6位于所述溝道區(qū)4的硅襯底I表面上方，所述源區(qū)8和所述柵極多晶硅6的一側(cè)自對(duì)準(zhǔn)，所述柵極多晶硅6的另一側(cè)延伸到所述第一場(chǎng)氧化層3上方，從所述源區(qū)8到所述漏區(qū)9的方向上所述柵極多晶硅6依次覆蓋所述溝道區(qū)4、位于所述第一場(chǎng)氧化層3和所述溝道區(qū)4之間的所述漂移區(qū)以及部分所述第一場(chǎng)氧化層3。
[0068]所述多晶硅電阻7位于所述第一場(chǎng)氧化層3之上，通過(guò)對(duì)所述多晶硅電阻7進(jìn)行摻雜能夠調(diào)節(jié)所述多晶硅電阻7的電阻值。
[0069]步驟七、如圖4D所示，進(jìn)行N型的源漏注入在所述溝道區(qū)4中和所述漂移區(qū)中形成的N型的重?fù)诫s區(qū)，所述源區(qū)8由形成于所述溝道區(qū)4中的N型的重?fù)诫s區(qū)組成；所述漏區(qū)9由形成于所述漂移區(qū)中的N型的重?fù)诫s區(qū)組成；
[0070]所述源漏注入是利用柵極多晶硅6和場(chǎng)氧化層3做硬質(zhì)掩模進(jìn)行注入的，所述源漏注入的注入雜質(zhì)磷或者砷、注入能量為OkeV?200keV、注入劑量為1013cm_2?1016cm_2、注入次數(shù)為單次或多次注入。因?yàn)樗鲈绰┳⑷胧抢脰艠O多晶硅6和場(chǎng)氧化層3做硬質(zhì)掩模，故所述源區(qū)8和所述柵極多晶硅6的一側(cè)自對(duì)準(zhǔn)，所述漏區(qū)9和所述第一場(chǎng)氧化層3的一側(cè)自對(duì)準(zhǔn)。
[0071]步驟八、如圖4D所示，進(jìn)行P型的重?fù)诫s離子注入在所述溝道區(qū)4中形成溝道區(qū)的引出區(qū)10。所述溝道區(qū)的引出區(qū)10的離子注入的注入雜質(zhì)硼、注入能量為OkeV?200keV、注入劑量為IO13CnT2?1016cnT2、注入次數(shù)為單次或多次注入。
[0072]最后做金屬接觸孔引出的所述N型L DMO S器件的源極、漏端電極即漏極、柵極、溝道區(qū)引出電極和硅襯底電極。源極和所述源區(qū)8相接觸，所述柵極和所述柵極多晶硅6相接觸，所述溝道區(qū)引出電極和所述溝道區(qū)的引出區(qū)10相接觸，硅襯底電極和所述硅襯底I相接觸。以及形成所述多晶硅電阻7的電阻電極。
[0073]如圖2所示，從所述N型L DMO S器件的源區(qū)8到漏區(qū)9的方向?yàn)殚L(zhǎng)度方向、和該長(zhǎng)度方向垂直且和所述娃襯底I表面平行的方向?yàn)閷挾确较颍趯挾确较蛏?，所述電阻電極包括分別形成于所述多晶硅電阻7兩端的第一電阻電極7a和第二電阻電極7b，所述漏端電極包括形成于所述漏區(qū)9兩端的第一漏端電極9a和第二漏端電極％。所述第一漏端電極9a和所述第一電阻電極7a位于同一長(zhǎng)度方向的連線上、所述第二漏端電極9b和所述第二電阻電極7b位于同一長(zhǎng)度方向的連線上，可以看出，所述第一電阻電極7a和所述第二電阻電極7b之間的長(zhǎng)度等于所述第一漏端電極9a和所述第二漏端電極9b之間的長(zhǎng)度，且所述第一漏端電極9a和所述第二漏端電極9b在寬度方向上所處的位置也和所述第一電阻電極7a和所述第二電阻電極7b的位置相同。所述漏區(qū)9和所述多晶硅電阻7不相連。在使用過(guò)程中，所述第一漏端電極9a和所述第一電阻電極7a所加的電壓相同，所述第二漏端電極％和所述第二電阻電極7b所加的電壓相同；所述源極、所述柵極、所述溝道區(qū)引出電極以及所述硅襯底電極上所加電壓為零。
[0074]本發(fā)明實(shí)施例中都是以N型LDMOS器件為例進(jìn)行說(shuō)明，對(duì)于P型L D M O S器件，僅需對(duì)相應(yīng)的摻雜區(qū)做相應(yīng)的變換即可，如將溝道區(qū)的摻雜類型為N型、漂移區(qū)的摻雜類型為P型，源漏區(qū)的摻雜類型為N型，其它結(jié)構(gòu)和N型L D M O S器件類似，本發(fā)明實(shí)施例就不對(duì)P型L D M O S器件做詳細(xì)的說(shuō)明。
[0075]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種多晶硅電阻，其特征在于:在硅襯底上形成有場(chǎng)氧化層，多晶硅電阻設(shè)置在LDMO S器件的漏端的場(chǎng)氧化層之上；從所述L DMO S器件的源區(qū)到漏區(qū)的方向?yàn)殚L(zhǎng)度方向、和該長(zhǎng)度方向垂直且和所述娃襯底表面平行的方向?yàn)閷挾确较?，在寬度方向?所述多晶硅電阻的兩端分別形成有第一電阻電極和第二電阻電極、所述漏區(qū)的兩端分別形成有第一漏端電極和第二漏端電極，所述第一漏端電極和所述第一電阻電極位于同一長(zhǎng)度方向的連線上、所述第二漏端電極和所述第二電阻電極位于同一長(zhǎng)度方向的連線上，所述漏區(qū)和所述多晶硅電阻不相連；在使用過(guò)程中，所述第一漏端電極和所述第一電阻電極所加的電壓相同，所述第二漏端電極和所述第二電阻電極所加的電壓相同，所述L DMO S器件的源極、柵極、溝道區(qū)引出電極以及硅襯底電極上所加電壓為零。
2.如權(quán)利要求1所述的多晶硅電阻，其特征在于:所述LDMO S器件包括: 溝道區(qū)，由第二導(dǎo)電類型阱區(qū)組成； 漂移區(qū)， 由第一導(dǎo)電類型阱區(qū)組成，在橫向方向上所述漂移區(qū)和所述溝道區(qū)相鄰接； 所述源區(qū)由形成于所述溝道區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成； 所述漏區(qū)由形成于所述漂移區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；所述漏區(qū)和所述溝道區(qū)相隔一段距離，令漏端的場(chǎng)氧化層為第一場(chǎng)氧化層，所述第一場(chǎng)氧化層位于所述漏區(qū)和所述溝道區(qū)之間，所述漏區(qū)和所述第一場(chǎng)氧化層的一側(cè)自對(duì)準(zhǔn)，所述第一場(chǎng)氧化層的另一側(cè)和所述溝道區(qū)相隔一段距離； 溝道區(qū)的引出區(qū)，由形成于所述溝道區(qū)中的第二導(dǎo)電類型的重?fù)诫s區(qū)組成； 柵極多晶硅，形成于所述溝道區(qū)的硅襯底表面上方，所述源區(qū)和所述柵極多晶硅的一側(cè)自對(duì)準(zhǔn)，所述柵極多晶硅的另一側(cè)延伸到所述第一場(chǎng)氧化層上方，從所述源區(qū)到所述漏區(qū)的方向上所述柵極多晶硅依次覆蓋所述溝道區(qū)、位于所述第一場(chǎng)氧化層和所述溝道區(qū)之間的所述漂移區(qū)以及部分所述第一場(chǎng)氧化層；所述柵極多晶硅和其覆蓋的所述溝道區(qū)和所述漂移區(qū)之間隔離有柵氧化層； 第二導(dǎo)電類型頂層，形成于所述漂移區(qū)中、且靠近所述第一場(chǎng)氧化層的底部表面； 所述多晶硅電阻和所述柵極多晶硅由同一層多晶硅刻蝕形成，所述多晶硅電阻和所述柵極多晶硅相隔一段距離。
3.如權(quán)利要求2所述的多晶硅電阻，其特征在于:所述LD M O S器件為N型L D MOS器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型，所述第二導(dǎo)電類型阱區(qū)為P型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為N型阱區(qū)，所述第二導(dǎo)電類型頂層為P型頂層； 或者，所述L D M O S器件為P型L D M O S器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，所述第二導(dǎo)電類型阱區(qū)為N型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為P型阱區(qū)，所述第二導(dǎo)電類型頂層為N型頂層。
4.一種多晶硅電阻的制造方法，其特征在于，包括如下步驟: 在硅襯底上形成L D M O S器件； 在所述L DMO S器件的漏端的場(chǎng)氧化層之上形成多晶硅電阻； 從所述L DMO S器件的源區(qū)到漏區(qū)的方向?yàn)殚L(zhǎng)度方向、和該長(zhǎng)度方向垂直且和所述娃襯底表面平行的方向?yàn)閷挾确较?；所述多晶娃電阻的寬度方向上的兩端分別形成第一電阻電極和第二電阻電極，在所述漏區(qū)的寬度方向上的兩端分別形成第一漏端電極和第二漏端電極，所述第一漏端電極和所述第一電阻電極位于同一長(zhǎng)度方向的連線上、所述第二漏端電極和所述第二電阻電極位于同一長(zhǎng)度方向的連線上。
5.如權(quán)利要求4所述的方法，其特征在于:形成所述LDMO S器件的步驟為: 步驟一、在所述硅襯底上形成第一導(dǎo)電類型阱區(qū)，由所述第一導(dǎo)電類型阱區(qū)組成漂移區(qū)； 步驟二、在硅襯底上形成場(chǎng)氧化層； 步驟三、在所述硅襯底上形成第二導(dǎo)電類型阱區(qū)，由所述第二導(dǎo)電類型阱區(qū)組成溝道區(qū)；在橫向方向上所述漂移區(qū)和所述溝道區(qū)相鄰接；令漏端的場(chǎng)氧化層為第一場(chǎng)氧化層，所述第一場(chǎng)氧化層位于所述漏區(qū)和所述溝道區(qū)之間； 步驟四、通過(guò)離子注入工藝形成第二導(dǎo)電類型頂層，所述第二導(dǎo)電類型頂層位于所述漂移區(qū)中、且靠近所述第一場(chǎng)氧化層的底部表面； 步驟五、在所述硅襯底正面形成柵氧化層，在所述柵氧化層上淀積多晶硅層； 步驟六、對(duì)所述多晶硅進(jìn)行光刻刻蝕同時(shí)形成柵極多晶硅和所述多晶硅電阻，所述多晶硅電阻和所述柵極多晶硅相隔一段距離；所述柵極多晶硅位于所述溝道區(qū)的硅襯底表面上方，所述源區(qū)和所述柵極多晶硅的一側(cè)自對(duì)準(zhǔn)，所述柵極多晶硅的另一側(cè)延伸到所述第一場(chǎng)氧化層上方，從所述源區(qū)到所述漏區(qū)的方向上所述柵極多晶硅依次覆蓋所述溝道區(qū)、位于所述第一場(chǎng)氧化層和所述溝道區(qū)之間的所述漂移區(qū)以及部分所述第一場(chǎng)氧化層； 步驟七、進(jìn)行第一導(dǎo)電類型的源漏注入在所述溝道區(qū)中和所述漂移區(qū)中形成的第一導(dǎo)電類型的重?fù)诫s區(qū)，所述源區(qū)由形成于所述溝道區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；所述漏區(qū)由形成于所述漂移區(qū)中的第一導(dǎo)電類型的重?fù)诫s區(qū)組成；所述源區(qū)和所述柵極多晶硅的一側(cè)自對(duì)準(zhǔn)，所述漏區(qū)和所述第一場(chǎng)氧化層的一側(cè)自對(duì)準(zhǔn)； 步驟八、進(jìn)行第二導(dǎo)電類型的重?fù)诫s離子注入在所述溝道區(qū)中形成溝道區(qū)的引出區(qū)。
6.如權(quán)利要求5所述的方法，其特征在于:所述LDMO S器件為N型L DMO S器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型，所述第二導(dǎo)電類型阱區(qū)為P型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為N型阱區(qū)，所述第二導(dǎo)電類型頂層為P型頂層。
7.如權(quán)利要求6所述的方法，其特征在于:步驟一中所述N型阱區(qū)由離子注入加高溫推阱形成，所述N型阱區(qū)的離子注入的注入雜質(zhì)為磷、注入能量為IOOkeV~300keV、注入劑量為IO11CnT2~1014cnT2，所述N型阱區(qū)的高溫推阱的溫度為1000°C~1200°C、時(shí)間為100分鐘~500分鐘； 步驟三中的所述P型阱區(qū)通過(guò)離子注入形成于所述N型阱區(qū)中，所述P型阱區(qū)的離子注入的注入雜質(zhì)為硼、注入能量為OkeV~2000keV、注入劑量為IO11CnT2~1015cnT2、注入次數(shù)為一次或多次注入。
8.如權(quán)利要求6所述的方法，其特征在于:步驟四中的所述P型頂層的離子注入的注入雜質(zhì)為硼、注入能量為IOOkeV~2000keV、注入劑量為IO11CnT2~1015cnT2。
9.如權(quán)利要求6所述的方法，其特征在于:步驟七的所述源漏注入的注入雜質(zhì)磷或者砷、注入能量為OkeV~200keV、注入劑量為1013cm_2~1016cm_2、注入次數(shù)為單次或多次注A ； 所述溝道區(qū)的引出區(qū)的離子注入的注入雜質(zhì)硼、注入能量為OkeV~200keV、注入劑量為1013cm_2~1016cm_2、注入次數(shù)為單次或多次注入。
10.如權(quán)利要求5所述的方法，其特征在于:所述LDMOS器件為P型LDMOS器件， 所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，所述第二導(dǎo)電類型阱區(qū)為N型阱區(qū)、所述第一導(dǎo)電類型阱區(qū)為P型阱區(qū)，所述第二導(dǎo)電類型頂層為N型頂層。
【文檔編號(hào)】H01L21/02GK103633089SQ201210297949
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2012年8月20日 優(yōu)先權(quán)日:2012年8月20日
【發(fā)明者】董金珠, 胡君 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司