專利名稱：一種基于SOI的SiGe-HBT晶體管的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于固體電子與微電子領(lǐng)域，涉及一種SiGe雙極晶體管的制備方法，特別是涉及一種基于SOI的SiGe雙極晶體管(SiGe-HBT)的制備方法。
背景技術(shù)：
由于現(xiàn)代通信對高頻帶下高性能、低噪聲和低成本的RF組件的需求，傳統(tǒng)的Si材料器件無法滿足性能規(guī)格、輸出功率等新的要求。在Si材料中引入Ge作為雙極晶體管的基極形成的硅鍺異質(zhì)結(jié)雙極晶體管(SiGe-HBT)則以低成本、高性能的潛質(zhì)，受到市場的青睞。同樣條件下，SiGe器件比Si器件頻率高、速度快、噪聲低、電流增益高，適合于高頻應(yīng)用。SiGeHBT工藝屬于硅基技術(shù)，與Si器件工藝、BICMOS工藝有很好的兼容性，SiGe BICMOS工藝為功放與邏輯控制電路的集成提供極大的便利，也降低了工藝成本。SOI (Silicon On Insulator)是指絕緣體上娃技術(shù)。寄生電容電容小,使得SOI器件擁有高速度和低功耗。SOI CMOS器件的全介質(zhì)隔離徹底消除了體硅CMOS器件的寄生閂鎖效應(yīng)，SOI全介質(zhì)隔離使得SOI技術(shù)集成密度高以及抗輻照特性好。SOI技術(shù)廣泛應(yīng)用于射頻、高壓、抗輻照等領(lǐng)域。因此，將SiGe-HBT工藝和SOI工藝結(jié)合，制造更高性能的基于SOI的SiGeBICMOS器件，成為一個新的器件研究方向。SiGe-HBT傳統(tǒng)制造工藝中，在發(fā)射極刻蝕成型之后，外基區(qū)的自對準注入摻雜是必要的一步工藝，用來減小基區(qū)電阻。由于SiGe外延層較薄，外基區(qū)自對準注入摻雜往往會穿透SiGe外延層，注入到基區(qū)下方的集電區(qū)中，使部分外基區(qū)先下延伸到集電區(qū)，在集電區(qū)中形成額外的P型基區(qū)。對于體硅工藝和厚膜SOI工藝，由于集電區(qū)縱向?qū)挾却螅娏鲿蛳陆?jīng)集電區(qū)下部的重摻雜埋層區(qū)至側(cè)方的重摻雜集電區(qū)引出，因此這個額外基區(qū)對集電區(qū)電阻的影響可以忽略。但對于薄膜SOI工藝，因為頂層硅膜很薄(小于等于0. 15um)，集電區(qū)縱向?qū)挾刃?，外基區(qū)注入向下延伸形成的額外基區(qū)將會導(dǎo)致SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數(shù)明顯降低。因此，如何提出一種改進的基于SOI的SiGe-HBT的制備方法，以解決傳統(tǒng)HBT制造工藝用于薄膜SOI工藝時，外基區(qū)注入向下延伸形成的額外基區(qū)將會導(dǎo)致SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數(shù)明顯降低、以及由于集電區(qū)摻雜濃度增加導(dǎo)致的器件耐壓降低的問題，成為目前亟待解決的問題。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種基于SOI的SiGe-HBT的制備方法，用于解決現(xiàn)有技術(shù)中HBT制造工藝用于薄膜SOI工藝時，外基區(qū)注入向下延伸形成的額外基區(qū)將會導(dǎo)致SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數(shù)明顯降低、以及由于集電區(qū)摻雜濃度增加導(dǎo)致的器件耐壓降低的問題。為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種基于SOI的SiGe-HBT的制備方法，所述方法至少包括
I)提供一包括襯底硅、埋層氧化硅和頂層硅的SOI襯底，采用離子注入工藝在所述頂層硅中進行N+型摻雜，以形成集電區(qū)，并在所述集電區(qū)周緣形成淺溝槽隔離；2)在所述頂層硅上制備第一氧化硅層，在所述第一氧化硅層上制備第一多晶硅層，然后在所述第一多晶硅層上進行光刻及刻蝕直至暴露出下方的集電區(qū)，以形成基區(qū)窗Π ；3)利用選擇性外延工藝在所述基區(qū)窗口以及刻蝕剩下的所述第一多晶硅層上制備SiGe外延層，以形成基區(qū)和外基區(qū)；4)在所述SiGe外延層上制備第二氧化硅層，在所述第二氧化硅層上制備氮化硅層，然后在所述基區(qū)窗口區(qū)域內(nèi)的所述氮化硅層上進行光刻及刻蝕直至暴露出下方的基區(qū)，以形成發(fā)射區(qū)窗口 ；5)在所述氮化硅層上制備N+型摻雜的第二多晶硅層，直至沉積在所述發(fā)射區(qū)窗口 中的第二多晶硅層的厚度大于所述氮化硅層和第二氧化硅層的總厚度；6)在所述第二多晶硅層表面旋涂光刻膠對其進行光刻及刻蝕工藝，以刻蝕掉除覆蓋在所述發(fā)射區(qū)窗口上方之外的其它第二多晶硅層；繼續(xù)以該光刻膠為掩膜，對所述氮化硅層和第二氧化硅層進行刻蝕直至暴露出所述外基區(qū)，形成以所述氮化硅層和第二氧化硅層為側(cè)墻隔離的發(fā)射區(qū)；7)繼續(xù)以步驟6)中所述光刻膠為掩膜，利用離子注入工藝，并控制注入的能量向所述外基區(qū)中注入氟化硼進行P+型摻雜；8)去除光刻膠，在所述集電區(qū)兩側(cè)刻蝕出集電極接觸區(qū)；9)在所述集電區(qū)、發(fā)射區(qū)以及外基區(qū)分別制備硅化物接觸面和電極?？蛇x地，所述SOI襯底中頂層硅為輕摻雜的P型硅，厚度為80nm 150nm ;所述第一氧化硅層的厚度為80nm ;第二氧化硅層的厚度為45nm ;所述氮化硅層的厚度為20nm ;第一多晶娃層的厚度為80nm 90nm ;第二多晶娃層的厚度為250nm 350nm ;所述SiGe外延層的厚度為80nm 150nm?？蛇x地，所述集電區(qū)N+摻雜的濃度為lE16cnT3 5E17cnT3 ;所述發(fā)射區(qū)N+摻雜的濃度為lE20cnT3 lE21cnT3 ;所述基區(qū)P型摻雜的濃度為lE19cnT3 lE20cnT3?？蛇x地，所述N+型摻雜的雜質(zhì)離子為磷、砷、或其組合。可選地，所述步驟7)中采用離子注入工藝注入氟化硼的能量為SKeV 12KeV，注入氟化硼的劑量為1E14 5E14 ;所述氟化硼注入的深度小于所述SiGe外延層的厚度。如上所述，本發(fā)明的基于SOI的SiGe-HBT的制備方法，具有以下有益效果該方法通過在所述外基區(qū)注入雜質(zhì)由硼改為氟化硼，并將注入能量和劑量限定在特定范圍內(nèi)，有效解決了薄膜SOI上(小于等于150nm)的SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數(shù)明顯降低的問題。同時，相對于增大集電區(qū)注入劑量和摻雜濃度的其它方法，該方法避免了集電區(qū)摻雜濃度增加導(dǎo)致的器件耐壓降低。此外，該制備工藝簡單，易于實現(xiàn)。


圖Ia Ik顯示為本發(fā)明中制備基于SOI的SiGe-HBT的工藝流程截面圖。圖2顯示為本發(fā)明中所述外基區(qū)注入時分別使用氟化硼和硼時器件SiGe外延層和頂層硅層中縱向雜質(zhì)分布對比圖示意圖。圖3a 3b顯示為本發(fā)明中所述外基區(qū)注入摻雜時分別使用氟化硼和硼時所制備的SiGe-HBT器件測試對比示意圖。元件標號說明11SOI 襯底110襯底硅111埋層氧化硅112頂層硅1120集電極 12淺槽隔離(STI)13第一氧化硅層14第一多晶硅層15基區(qū)窗口16SiGe 外延層160基區(qū)161外基區(qū)17第二氧化硅層18氮化硅層19發(fā)射極窗口20第二多晶硅層200發(fā)射區(qū)21光刻膠
具體實施例方式以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式
加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。請參閱Ia至圖lk、圖2、圖3a至圖3b。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。實施例一對照附圖Ia至圖lk，本發(fā)明提供一種基于SOI的縱向SiGe-HBT的制備方法，包括以下幾個步驟步驟一如圖Ia至圖Ib所示，提供一個SOI襯底11，包括背襯底硅110、埋層氧化硅111和頂層硅112，其中所述SOI襯底11是常規(guī)SOI起始晶片，所述埋層氧化硅111厚度為IOOnm 200nm,所述頂層娃112的厚度為50nm 150nm。本實施例中所述埋層氧化娃111的厚度暫選為150納米，所述頂層硅112的厚度暫選為lOOnm，但并不限于此，在其它實施例亦可為其它厚度，例如埋層氧化娃111的厚度可取100nm、120nm、180nm、或200nm等，頂層娃112的厚度可取50nm、80nm、lOOnm、120nm、或150nm等。然后，米用離子注入工藝在所述頂層硅112中進行N+型摻雜以形成集電區(qū)1120，并在所述集電區(qū)1120周緣形成淺溝槽隔離(STI) 12。所述N+型集電區(qū)1120的摻雜離子為磷和砷，且摻雜濃度為lE16cm_3 5E17cm_3，但并不限于此，在其它實施例中，亦可選用其它N型摻雜劑。需要說明的是，所述SOI襯底11的頂層硅112為輕摻雜的P型硅，本發(fā)明通過在所述輕摻雜的P型硅中注入N+型雜質(zhì)形成N阱區(qū)作為集電區(qū)1120 (圖中僅以N+阱區(qū)集電區(qū)示出)。步驟二 如圖Ic所示，采用熱氧化工作在所述集電區(qū)1120上制備第一氧化硅層13，該第一氧化硅層13的厚度為SOnm ;然后采用低壓化學汽相淀積(LPCVD)或等離子體增強化學氣相沉積工藝(PECVD)在所述第一氧化娃層13上制備第一多晶娃層14,該第一多晶娃層14的厚度為80nm 90nm,本實施例中暫選為82nm ;接著在所述第一多晶娃層14上進行圖形化光刻，根據(jù)光刻的圖形對所述第一氧化硅層13和第一多晶硅層14進行刻蝕直至 暴露出下方的集電區(qū)1120，以形成基區(qū)窗口 15 ;所述刻蝕方法采用本領(lǐng)域技術(shù)人員所公知的技術(shù)，在此不再贅述。所述第一氧化硅層13在后續(xù)步驟中被刻蝕為基區(qū)的隔離層。需要說明的是，本實施例中制備的第一多晶硅層14為后續(xù)步驟中在其表面制備的SiGe外延層16提供結(jié)構(gòu)匹配的襯底支持，外延材料與襯底材料的晶體結(jié)構(gòu)相同或相近具有晶格常數(shù)失配小、結(jié)晶性能好、缺陷密度低的優(yōu)點。步驟三如圖Id所示，采用選擇性外延工藝在所述基區(qū)窗口 15以及刻蝕剩下的所述第一多晶娃層14上生長一層SiGe外延層16,該SiGe外延層16的厚度為80nm 150nm,本實施例中暫選為lOOnm。但并不限于此，在其它實施例中所述SiGe外延層16的厚度亦可取80nm、90nm、120nm、或150nm等。所述SiGe外延層16用來作為所述SiGe-HBT的基區(qū)160和外基區(qū)161，位于后續(xù)步驟中發(fā)射區(qū)下方的SiGe外延層16為基區(qū)160，所述基區(qū)160兩側(cè)的SiGe外延層16作為外基區(qū)161。步驟四如圖Ie至圖If所示，采用磁控濺射工藝或真空蒸發(fā)工藝在所述SiGe外延層16上依次制備第二氧化硅層17和氮化硅層18，本實施例中所制備的第二氧化硅層17的厚度為45nm，所制備的氮化硅層18的厚度為20nm，但并不限于此，在其它實施例中，所述第二氧化硅層17和氮化硅層18的厚度可以根據(jù)所制備的器件的性能的不同也改變。然后在所述基區(qū)窗口 15區(qū)域內(nèi)的所述氮化硅層18上進行光刻及刻蝕直至暴露出下方的SiGe外延層16也即基區(qū)160，以形成發(fā)射區(qū)窗口 19。步驟五如圖Ig所示，利用低壓化學汽相淀積(LPCVD)或等離子體增強化學氣相沉積工藝(PECVD)在所述氮化硅層18上及發(fā)射區(qū)窗口 19中制備第二多晶硅層20，并同時對所述第二多晶硅層20進行N+摻雜，直至沉積在所述發(fā)射區(qū)窗口 19中的第二多晶硅層20的厚度大于所述氮化硅層18和第二氧化硅層17的總厚度；所述第二多晶硅層20的厚度為250nm 350nm,本實施例中暫選為300nm,但并不限于此,在其它實施例中亦可選250nm、280nm、300nm、320nm、或350nm等厚度。所述第二多晶硅20中N+摻雜的雜質(zhì)可以為磷或砷，本實施例中暫選為砷；摻雜砷的濃度為lE20cm_3 lE21cnT3。步驟六如圖Ih所示，在所述第二多晶硅層20表面旋涂光刻膠21進行光刻及刻蝕工藝，以刻蝕掉除覆蓋在所述發(fā)射區(qū)窗口 19上方之外的其它第二多晶硅層20，具體工藝為首先，在所述第二多晶硅層20表面旋涂一層粘附性好、厚度適當、均勻的光刻膠21，所用光刻膠21為負性光刻膠，光照后形成不可溶物質(zhì)，例如采用聚乙烯醇月桂酸酯等作為光敏材料。所述光刻膠21的典型厚度小于3 μ m，本實施例暫選為2 μ m，在其它實施例中，亦可以選用其它合適的厚度，特此聲明。然后通過前烘、曝光、顯影、堅膜等工藝將需要刻蝕掉的第二多晶娃層20上方的光刻膠21顯影掉,而所述發(fā)射區(qū)窗口 19上方的光刻膠21保留。其次，利用光刻膠21為掩膜，對所述第二多晶硅層20進行干法或濕法刻蝕，直至露出下方的氮化娃層18 ;繼續(xù)以光刻膠21為掩膜,對所述氮化娃層18和第二氧化娃層17進行刻蝕直至暴露出所述外基區(qū)161，以形成所述氮化硅層18和第二氧化硅層17為側(cè)墻隔離的發(fā)射區(qū)200。步驟七如圖Ii所示，繼續(xù)以所述光刻膠21為掩膜，利用離子注入工藝，并控制注入的能量向所述外基區(qū)161中注入氟化硼(BF2)進行P+型摻雜，且所述氟化硼注入的深 度小于所述外基區(qū)層161即SiGe外延層16的厚度；其中，所述離子注入的能量為SKeV 12KeV，注入氟化硼的劑量為1E14 5E14。如圖2所示為外基區(qū)161注入離子分別使用氟化硼(BF2)和硼(Boron)時，器件SiGe外延層16和頂層硅112中縱向雜質(zhì)分布對比圖，其中橫軸X為離子注入深度，縱軸為注入雜質(zhì)濃度分布。從圖中可以看出，盡管氟化硼的注入能量大于硼的注入能量，但是氟化硼注入的深度小于硼注入的深度，同時，隨著注入深度的增加，氟化硼雜質(zhì)分布濃度顯著地由高到低遞減，而注入的硼雜質(zhì)分布濃度是平穩(wěn)遞減。因此在所述外基區(qū)注入改為氟化硼時，P型雜質(zhì)進入頂層硅112的濃度非常小，不會產(chǎn)生額外P型區(qū)。步驟八如圖Ij所示，去除光刻膠21，從所述外基區(qū)161向下依次刻蝕掉部分SiGe外延層16、第一多晶硅層14、以及第一氧化硅層13，露出集電區(qū)1120以形成集電極接觸區(qū)(未示出)。所采用的刻蝕工藝為本領(lǐng)域技術(shù)人員所熟知的技術(shù)，在此不再贅述。步驟九如圖Ik所示，在所述集電區(qū)1120接觸區(qū)、發(fā)射區(qū)200以及外基區(qū)161裸露處分別制備硅化物接觸面(未示出)，然后分別在所述硅化物接觸面形成有金屬電極(未示出)，即對應(yīng)集電區(qū)1120、發(fā)射區(qū)200和外基區(qū)161的電極分別為集電極C、發(fā)射極e和基極b。該步驟中基極b、集電極C、發(fā)射極e以及各自對應(yīng)的硅化物的形成工藝和現(xiàn)有半導(dǎo)體工藝技術(shù)相同，不在詳細寫出。至此，所述基于SOI的SiGe-HBT晶體管的制備工藝完成。如圖3a至圖3b所示，圖3a顯示為現(xiàn)有技術(shù)中在外基區(qū)中注入硼的最終器件測試圖，圖3b為本發(fā)明中所述外基區(qū)注入氟化硼的最終器件測試圖；其中，橫軸Vbe為器件基極b和發(fā)射極e之間的偏壓，縱軸分別為器件截止頻率Ft和集電極c電流Ic。通過對比可知，本發(fā)明中通過在SiGe外延層16中摻雜來代替硼，集電區(qū)1120電阻得到極大改善，器件的最高截止頻率Ft由原來的16. 9GHz大幅提高到29GHz，從而器件的性能得到了極大改善。綜上所述，本發(fā)明提出了一種基于SOI的SiGe-HBT晶體管的制備方法，該方法通過在所述外基區(qū)注入雜質(zhì)由硼改為氟化硼，并將注入能量和劑量限定在特定范圍內(nèi)，有效解決了薄膜SOI上(小于等于150nm)的SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數(shù)明顯降低的問題。而且，相對于增大集電區(qū)注入劑量和摻雜濃度的其它方法，該方法避免了集電區(qū)摻雜濃度增加導(dǎo)致的器件耐壓降低。而且，該制備工藝簡單，易于實現(xiàn)。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因 此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種基于SOI的SiGe-HBT晶體管的制備方法，其特征在于，所述工藝至少包括 1)提供一包括襯底硅、埋層氧化硅和頂層硅的SOI襯底，采用離子注入工藝在所述頂層硅中進行N+型摻雜，以形成集電區(qū)，并在所述集電區(qū)周緣形成淺溝槽隔離； 2)在所述頂層硅上制備第一氧化硅層，在所述第一氧化硅層上制備第一多晶硅層，然后在所述第一多晶硅層上進行光刻及刻蝕直至暴露出下方的集電區(qū)，以形成基區(qū)窗口 ； 3)利用選擇性外延工藝在所述基區(qū)窗口以及刻蝕剩下的所述第一多晶硅層上制備SiGe外延層，以形成基區(qū)和外基區(qū)； 4)在所述SiGe外延層上制備第二氧化硅層，在所述第二氧化硅層上制備氮化硅層，然后在所述基區(qū)窗口區(qū)域內(nèi)的所述氮化硅層上進行光刻及刻蝕直至暴露出下方的基區(qū)，以形成發(fā)射區(qū)窗口； 5)在所述氮化硅層上制備N+型摻雜的第二多晶硅層，直至沉積在所述發(fā)射區(qū)窗口中的第二多晶硅層的厚度大于所述氮化硅層和第二氧化硅層的總厚度； 6)在所述第二多晶硅層表面旋涂光刻膠對其進行光刻及刻蝕工藝，以刻蝕掉除覆蓋在所述發(fā)射區(qū)窗口上方之外的其它第二多晶硅層；繼續(xù)以該光刻膠為掩膜，對所述氮化硅層和第二氧化硅層進行刻蝕直至暴露出所述外基區(qū)，形成以所述氮化硅層和第二氧化硅層為側(cè)墻隔離的發(fā)射區(qū)； 7)繼續(xù)以步驟6)中所述光刻膠為掩膜，利用離子注入工藝，并控制注入的能量向所述外基區(qū)中注入氟化硼進行P+型摻雜； 8)去除光刻膠，在所述集電區(qū)兩側(cè)刻蝕出集電極接觸區(qū)； 9)在所述集電區(qū)、發(fā)射區(qū)以及外基區(qū)分別制備硅化物接觸面和電極。
2.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述SOI襯底中頂層硅為輕摻雜的P型硅，厚度為80nm 150nm。
3.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述第一氧化硅層的厚度為80nm ;第二氧化硅層的厚度為45nm ;所述氮化硅層的厚度為20nm。
4.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法,其特征在于第一多晶娃層的厚度為80nm 90nm ;第二多晶娃層的厚度為250nm 350nm。
5.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述SiGe外延層的厚度為80nm 150nm。
6.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述集電區(qū)N+摻雜的濃度為lE16cnT3 5E17cnT3 ;所述發(fā)射區(qū)N+摻雜的濃度為lE20cnT3 lE21cnT3 ;所述基區(qū)P型摻雜的濃度為lE19cnT3 lE20cnT3。
7.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述N+型摻雜的雜質(zhì)離子為磷、砷、或其組合。
8.根據(jù)權(quán)利要求I所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述步驟7)中采用離子注入工藝注入氟化硼的能量為SKeV 12KeV，注入氟化硼的劑量為1E14 5E14。
9.根據(jù)權(quán)利要求8所述的基于SOI的SiGe-HBT晶體管的制備方法，其特征在于所述氟化硼注入的深度小于所述SiGe外延層的厚度。
全文摘要
本發(fā)明提供一種基于SOI的SiGe-HBT晶體管的制備方法，該方法通過在所述外基區(qū)注入雜質(zhì)由硼改為氟化硼，并將注入能量和劑量限定在特定范圍內(nèi)，有效解決了薄膜SOI上(小于等于150nm)的SiGe-HBT器件的集電極電阻大幅增加和最高截止頻率Ft參數(shù)明顯降低的問題。同時，相對于增大集電區(qū)注入劑量和摻雜濃度的其它方法，該方法避免了集電區(qū)摻雜濃度增加導(dǎo)致的器件耐壓降低。此外，該制備工藝簡單，易于實現(xiàn)。
文檔編號H01L29/737GK102800589SQ20121030413
公開日2012年11月28日 申請日期2012年8月24日 優(yōu)先權(quán)日2012年8月24日
發(fā)明者柴展, 陳靜, 羅杰馨, 伍青青, 王曦 申請人:中國科學院上海微系統(tǒng)與信息技術(shù)研究所