浮柵電可擦除型只讀存儲器及制造方法
【專利摘要】本發(fā)明公開了一種浮柵電可擦除型只讀存儲器，源漏區(qū)為埋層結(jié)構(gòu)，形成于隧穿氧化層之前，在采用熱氧化工藝形成隧穿氧化層時，能使得位于源漏區(qū)上方的熱氧化層的厚度大于位于溝道區(qū)上方的熱氧化層的厚度，從而能夠降低源漏區(qū)和浮柵的耦合電容，能夠提高存儲器的耦合系數(shù)，降低器件的操作電壓。本發(fā)明存儲器的同一列的源漏區(qū)的摻雜區(qū)都能分別連接在一起并通過一個接觸孔引出并形成該列的源線端和位線端，本發(fā)明不需要在每一個源漏區(qū)都形成一個接觸孔引出，故能夠大大縮小存儲單元的面積，也能大大降低器件的成本，適合于制造更低成本的浮柵電可擦除型只讀存儲器。本發(fā)明公開了一種浮柵電可擦除型只讀存儲器的制造方法。
【專利說明】浮柵電可擦除型只讀存儲器及制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種浮柵電可擦除型只讀存儲器；本發(fā)明還涉及一種浮柵電可擦除型只讀存儲器的制造方法。
【背景技術(shù)】
[0002]非揮發(fā)行存儲器(NVM)技術(shù)發(fā)性發(fā)展至今，主要有浮柵(floating gate)技術(shù)、分壓柵(split gate)技術(shù)以及 SONOS (Silicon-Oxide-Nitride-Oxide-Silicon,娃氧化氮氧化硅)技術(shù)。為獲得更高性能及更大存儲容量，嵌入式非揮發(fā)行存儲器(NVM)希望存儲單元的面積越小越好。浮柵型NVM相對于其他技術(shù)有著更高數(shù)據(jù)保持能力的優(yōu)勢，所以浮柵(floating gate)技術(shù)一直是電可擦除只讀存儲器(EEPROM)的主流技術(shù)，其擁有高速高可靠性的特性，非常適合嵌入式技術(shù)，在MCU和智能卡和金融支付，安全芯片等領(lǐng)域有巨大的市場占有量。EEPROM的一個特點是具有高操作電壓以及其隧穿氧化層厚度不能減薄，這就導(dǎo)致了存儲器的單元結(jié)構(gòu)的面積一直都比較大，故其單元結(jié)構(gòu)的生產(chǎn)成本一直都比較高。同時，浮柵本身尺寸的減小會造成浮柵與控制柵之間的介質(zhì)面積的減小，也就是耦合電容減小，這會使得電壓耦合效率降低從而降低器件性能，所以EEPROM在尺寸減小方面面臨困難。
[0003]如圖1所述，是現(xiàn)有浮柵電可擦除型只讀存儲器的單元結(jié)構(gòu)示意圖。以N型結(jié)構(gòu)的現(xiàn)有浮柵電可擦除型只讀存儲器為例說明，器件形成于硅襯底上，有源區(qū)由場氧隔離，場氧能為淺溝槽場氧(STI)或局部場氧(L0C0S)。在有源區(qū)中形成有P型阱101，在有源區(qū)上方依次形成有隧穿氧化層104、浮柵105、0N0層106和控制柵107，其中浮柵105和控制柵107的組成材料都為多晶娃，0N0層106由依次形成的第一氧化娃層、第二氮化娃層和第三氧化硅層組成；通過光刻刻蝕形成由隧穿氧化層104、浮柵105、0N0層106和控制柵107組成的柵極結(jié)構(gòu)。在柵極結(jié)構(gòu)自對準(zhǔn)下在所述P型阱101中形成有輕摻雜源漏(LDD)，在柵極結(jié)構(gòu)的側(cè)面形成有側(cè)壁，在側(cè)壁的自對準(zhǔn)下在所述P型阱101中形成有源區(qū)103和漏區(qū)102 ;在漏區(qū)102上方形成有金屬接觸108，該金屬接觸108為該單元結(jié)構(gòu)的位線端，與存儲器的位線相連；在漏區(qū)103上方形成有金屬接觸109，該金屬接觸109為該單元結(jié)構(gòu)的源線端，與存儲器的源線相連。
[0004]浮柵型EEPROM器件中，是通過電荷在隧穿氧化層之間的隧穿來實現(xiàn)數(shù)據(jù)存儲的，其隧穿電流與電場強度成指數(shù)關(guān)系。由于考慮到數(shù)據(jù)保持能力(data retention)及等離子創(chuàng)傷形成的空洞(pin-hole from plasma damage),浮柵型EEPROM隧穿氧化層的厚度基本控制在70?9M很難再減小了。所以在隧穿氧化層厚度一定的條件下，要得到高電場，就需要在隧穿氧化層上加高的電壓。而施加在隧穿氧化層上的電壓是浮柵耦合的有效電壓，如圖3所示，現(xiàn)有浮柵電可擦除型只讀存儲器的單元結(jié)構(gòu)的耦合電容示意圖，VCG為加在控制柵107上的電壓，VFG為耦合到浮柵105上的電壓，VD為加在漏區(qū)102上的電壓，VS為加在源區(qū)103上的電壓，VB為加在襯底電極即P型阱101上的電壓；由上述耦合關(guān)系可以得到如下兩個耦合系數(shù)，包括擦除系數(shù)Ke及寫入系數(shù)Kw:
【權(quán)利要求】
1.一種浮柵電可擦除型只讀存儲器，其特征在于，形成于硅襯底上，有源區(qū)由場氧隔離，在所述有源區(qū)中形成有第一導(dǎo)電類型阱，浮柵電可擦除型只讀存儲器的單元結(jié)構(gòu)包括: 源區(qū)，由形成于所述第一導(dǎo)電類型阱中的第二導(dǎo)電類型離子注入?yún)^(qū)組成；漏區(qū)，由形成于所述第一導(dǎo)電類型阱中的第二導(dǎo)電類型離子注入?yún)^(qū)組成；所述源區(qū)和所述漏區(qū)相隔一段距離且互相平行，所述源區(qū)和所述漏區(qū)之間的所述第一導(dǎo)電類型阱組成溝道區(qū)，所述源區(qū)和所述漏區(qū)的摻雜濃度大于所述溝道區(qū)的摻雜濃度； 熱氧化層，通過熱氧化工藝形成于所述有源區(qū)上方，由于所述源區(qū)和所述漏區(qū)的摻雜濃度大于所述溝道區(qū)的摻雜濃度，在所述源區(qū)和所述漏區(qū)上的所述熱氧化層的厚度大于所述溝道區(qū)上的所述熱氧化層的厚度；由所述溝道區(qū)上的所述熱氧化層形成所述浮柵電可擦除型只讀存儲器的隧穿氧化層； 在所述熱氧化層上形成有浮柵，所述浮柵覆蓋所述溝道區(qū)、所述浮柵的兩側(cè)邊界分別和所述源區(qū)和所述漏區(qū)對齊； 在所述浮柵的頂部和側(cè)壁表面由下往上依次形成有第一氧化硅層、第二氮化硅層和第三氧化硅層，由所述第一氧化硅層、第二氮化硅層和第三氧化硅層組成ONO層； 控制柵，形成于所述浮柵上方并通過所述ONO層和所述浮柵相隔離，所述控制柵還延伸到所述浮柵外側(cè)的有源區(qū)上方。
2.如權(quán)利要求1所述浮柵電可擦除型只讀存儲器，其特征在于:所述浮柵電可擦除型只讀存儲器由多個所述單元結(jié)構(gòu)組成、且各所述單元結(jié)構(gòu)組成陣列結(jié)構(gòu)； 位于同一列上的各所述單元結(jié)構(gòu)的所述源區(qū)的各所述第二導(dǎo)電類型離子注入?yún)^(qū)連接成一整體，并在連接在一起的所述源區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)的一側(cè)端形成一個接觸孔引出該列的源線端； 位于同一列上的各所述單元結(jié)構(gòu)的所述漏區(qū)的各所述第二導(dǎo)電類型離子注入?yún)^(qū)連接成一整體，并在連接在一起的所述漏區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)的一側(cè)端形成一個接觸孔引出該列的位線端； 位于同一列上的各相鄰的所述單元結(jié)構(gòu)的所述控制柵相隔一段距離且互相平行、且各所述單元結(jié)構(gòu)的所述控制柵的線條方向和所述源區(qū)的線條方向垂直；位于同一行上的各所述單元結(jié)構(gòu)的所述控制柵都連接在一起，每一行的所述控制柵分別通過一個接觸孔引出該行的字線端。
3.如權(quán)利要求1或2所述浮柵電可擦除型只讀存儲器，其特征在于: 當(dāng)所述浮柵電可擦除型只讀存儲器為N型器件時， 第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型； 當(dāng)所述浮柵電可擦除型只讀存儲器為P型器件時，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
4.如權(quán)利要求1所述浮柵電可擦除型只讀存儲器，其特征在于:在所述源區(qū)和所述漏區(qū)上的所述熱氧化層的厚度為150埃~200埃；所述溝道區(qū)上的所述熱氧化層的厚度為70埃~90埃。
5.如權(quán)利要求1所述浮柵電可擦除型只讀存儲器，其特征在于:所述浮柵和所述控制柵的組成材料都為多晶硅。
6.一種浮柵電可擦除型只讀存儲器的制造方法，其特征在于，采用如下步驟來形成浮柵電可擦除型只讀存儲器的單元結(jié)構(gòu): 步驟一、在硅襯底上形成場氧并隔離出有源區(qū)；進行離子注入在所述有源區(qū)中形成第一導(dǎo)電類型講； 步驟二、進行第二導(dǎo)電類型離子注入在所述第一導(dǎo)電類型阱中形成源區(qū)和漏區(qū)；所述源區(qū)和所述漏區(qū)相隔一段距離且互相平行，所述源區(qū)和所述漏區(qū)之間的所述第一導(dǎo)電類型阱組成溝道區(qū)，所述源區(qū)和所述漏區(qū)的摻雜濃度大于所述溝道區(qū)的摻雜濃度； 步驟三、通過熱氧化工藝形成在所述有源區(qū)上方形成熱氧化層；由于所述源區(qū)和所述漏區(qū)的摻雜濃度大于所述溝道區(qū)的摻雜濃度，在所述源區(qū)和所述漏區(qū)上的所述熱氧化層的厚度大于所述溝道區(qū)上的所述熱氧化層的厚度；由所述溝道區(qū)上的所述熱氧化層形成所述浮柵電可擦除型只讀存儲器的隧穿氧化層； 步驟四、在所述硅襯底正面淀積多晶硅并對該多晶硅進行光刻刻蝕在所述熱氧化層上形成浮柵，所述浮柵覆蓋所述溝道區(qū)、所述浮柵的兩側(cè)邊界分別和所述源區(qū)和所述漏區(qū)對齊; 步驟五、在所述硅襯底正面由下往上依次形成第一氧化硅層、第二氮化硅層和第三氧化硅層，由所述第一氧化硅層、第二氮化硅層和第三氧化硅層組成ONO層；對所述ONO層進行光刻刻蝕使所述ONO層僅覆蓋在所述浮柵的頂部和側(cè)壁表面； 步驟六、在所述硅襯底正面淀積多晶硅并對該多晶硅進行光刻刻蝕在所述浮柵上方形成控制柵，所述控制柵通過所述ONO層和所述浮柵相隔離，所述控制柵還延伸到所述浮柵外側(cè)的有源區(qū)上方。
7.—種如權(quán)利要求6所述的方法，其特征在于，通過如下步驟使各所述單元結(jié)構(gòu)組成陣列結(jié)構(gòu)并形成所述浮柵電可擦除型只讀存儲器: 步驟二中位于同一列上的各所述單元結(jié)構(gòu)的所述源區(qū)的各所述第二導(dǎo)電類型離子注入?yún)^(qū)連接成一整體；位于同一列上的各所述單元結(jié)構(gòu)的所述漏區(qū)的各所述第二導(dǎo)電類型離子注入?yún)^(qū)連接成一整體； 步驟六中位于同一列上的各相鄰的所述單元結(jié)構(gòu)的所述控制柵相隔一段距離且互相平行、且各所述單元結(jié)構(gòu)的所述控制柵的線條方向和所述源區(qū)的線條方向垂直；位于同一行上的各所述單元結(jié)構(gòu)的所述控制柵都連接在一起； 還包括步驟七、在同一列的連接在一起的所述源區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)的一側(cè)端形成一個接觸孔引出該列的源線端；在同一列的連接在一起的所述漏區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)的一側(cè)端形成一個接觸孔引出該列的位線端；在每一行的所述控制柵的一側(cè)端形成一個接觸孔引出該行的字線端。
8.如權(quán)利要求6或7所述浮柵電可擦除型只讀存儲器，其特征在于: 當(dāng)所述浮柵電可擦除型只讀存儲器為N型器件時，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型； 當(dāng)所述浮柵電可擦除型只讀存儲器為P型器件時，第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
9.如權(quán)利要求6所述浮柵電可擦除型只讀存儲器，其特征在于:步驟三中在所述源區(qū)和所述漏區(qū)上的所述熱氧化層的厚度為150埃~200埃；所述溝道區(qū)上的所述熱氧化層的厚度為70埃~90埃。
【文檔編號】H01L29/06GK103633118SQ201210306772
【公開日】2014年3月12日 申請日期:2012年8月24日 優(yōu)先權(quán)日:2012年8月24日
【發(fā)明者】陳廣龍, 張可鋼, 譚穎 申請人:上海華虹宏力半導(dǎo)體制造有限公司