芯片封裝基板和結(jié)構(gòu)及其制作方法
【專利摘要】一種芯片封裝基板，包括第一薄銅層、導(dǎo)電線路圖形及防焊層。該導(dǎo)電線路圖形凸出形成于該薄銅層一表面且與薄銅層為一體結(jié)構(gòu)，該導(dǎo)電線路圖形的導(dǎo)電線路間形成凹陷。該防焊層形成于該導(dǎo)電線路圖形的表面部分區(qū)域以及該導(dǎo)電線路圖形間的凹陷內(nèi)，該導(dǎo)電線路圖形上未被防焊層覆蓋的部位構(gòu)成多個(gè)電性連接墊。本發(fā)明還涉及芯片封裝基板的制作方法、芯片封裝結(jié)構(gòu)及其制作方法。
【專利說明】芯片封裝基板和結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路板制作領(lǐng)域，尤其涉及一種芯片封裝基板和芯片封裝結(jié)構(gòu)及該芯片封裝基板和芯片封裝結(jié)構(gòu)的制作方法。
【背景技術(shù)】
[0002]芯片封裝基板可為芯片提供電連接、保護(hù)、支撐、散熱、組裝等功效，以實(shí)現(xiàn)多引腳化，縮小封裝產(chǎn)品體積、改善電性能及散熱性、超高密度或多芯片模塊化的目的。
[0003]當(dāng)電子產(chǎn)品的體積日趨縮小，所采用的芯片封裝基板的體積和線路間距也必須隨之減小。習(xí)知的芯片封裝基板包括一基底及形成于該基底相對表面的導(dǎo)電線路圖形，基底兩側(cè)的導(dǎo)電線路圖形通過導(dǎo)通孔電連接。然而，習(xí)知的芯片封裝基板的基底使得整個(gè)芯片封裝結(jié)構(gòu)的厚度減小受到了限制，有悖于芯片封裝結(jié)構(gòu)的輕薄的發(fā)展趨勢，而且基板上需要加工導(dǎo)通孔，增加了制造成本。

【發(fā)明內(nèi)容】

[0004]因此，有必要提供一種輕薄且成本低的芯片封裝基板和結(jié)構(gòu)及其制作方法。
[0005]一種芯片封裝基板的制作方法，包括步驟:提供一支撐板、第一銅箔及第二銅箔，該第一銅箔和第二銅箔分別通過離型膜貼附于該支撐板相對的兩個(gè)表面；在該第一銅箔層上形成圖案化的第一凹陷，該第一凹陷的深度小于該第一銅箔層的厚度，與該第一凹陷在平行于該第一銅箔層的方向上相鄰的第一銅箔層構(gòu)成第一導(dǎo)電線路圖形，該第一導(dǎo)電線路圖形與對支撐板之間的第一銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第一薄銅層；在該第二銅箔層上形成圖案化的第二凹陷，該第二凹陷的深度小于該第二銅箔層的厚度，與該第二凹陷在平行于該第二銅箔層的方向上相鄰的第二銅箔層構(gòu)成第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形與對支撐板之間的第二銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第二薄銅層；在該第一導(dǎo)電線路圖形的表面部分區(qū)域以及該第一凹陷內(nèi)形成第一防焊層，及在該第二導(dǎo)電線路圖形的表面部分區(qū)域以及第二凹陷內(nèi)形成第二防焊層，使該第一導(dǎo)電線路圖形上未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊，及使該第二導(dǎo)電線路圖形上未被第二防焊層覆蓋的部位構(gòu)成多個(gè)第二電性接觸墊；及去除該支撐板和離型膜，得到相互分離的第一芯片封裝基板和第二芯片封裝基板。
[0006]一種芯片封裝基板的制作方法，包括步驟:提供一第一支撐板、第二支撐板、第一銅箔及第二銅箔，該第一支撐板與第二支撐板之間通過第一離型膜相互貼附，該第一銅箔通過第二離型膜貼附于該第一支撐板遠(yuǎn)離該第二支撐板的表面，該第二銅箔通過第三離型膜貼附于該第二支撐板遠(yuǎn)離該第一支撐板的表面；在該第一銅箔層上形成圖案化的第一凹陷，該第一凹陷的深度小于該第一銅箔層的厚度，與該第一凹陷在平行于該第一銅箔層的方向上相鄰的第一銅箔層構(gòu)成第一導(dǎo)電線路圖形，該第一導(dǎo)電線路圖形與對支撐板之間的第一銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第一薄銅層；在該第二銅箔層上形成圖案化的第二凹陷，該第二凹陷的深度小于該第二銅箔層的厚度，與該第二凹陷在平行于該第二銅箔層的方向上相鄰的第二銅箔層構(gòu)成第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形與對支撐板之間的第二銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第二薄銅層；在該第一導(dǎo)電線路圖形的表面部分區(qū)域以及該第一凹陷內(nèi)形成第一防焊層，及在該第二導(dǎo)電線路圖形的表面部分區(qū)域以及第二凹陷內(nèi)形成第二防焊層，使該第一導(dǎo)電線路圖形上未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊，及使該第二導(dǎo)電線路圖形上未被第二防焊層覆蓋的部位構(gòu)成多個(gè)第二電性接觸墊；及將該第一支撐板和第二支撐板相互剝離，得到相互分離的第一芯片封裝基板和第二芯片封裝基板。
[0007]—種芯片封裝基板，包括第一薄銅層、第一導(dǎo)電線路圖形及第一防焊層。該第一導(dǎo)電線路圖形凸出形成于該第一薄銅層一表面且與第一薄銅層為一體結(jié)構(gòu)，該第一導(dǎo)電線路圖形間形成第一凹陷。該第一防焊層形成于該第一導(dǎo)電線路圖形的表面部分區(qū)域以及該第一導(dǎo)電線路圖形之間的第一凹陷內(nèi)，該第一導(dǎo)電線路圖形上未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊。
[0008]一種芯片封裝結(jié)構(gòu)，包括第一導(dǎo)電線路圖形、第一防焊層、芯片及第三電性接觸墊，該第一導(dǎo)電線路圖形的線路間具有凹陷，該第一防焊層形成于該第一導(dǎo)電線路圖形的其中一表面部分區(qū)域以及該第一導(dǎo)電線路圖形的導(dǎo)電線路間的凹陷內(nèi)，該第一導(dǎo)電線路圖形與該第一防焊層相鄰的表面未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊，該芯片封裝于該第一防焊層上并與該多個(gè)第一電性接觸墊電連接，該多個(gè)第三電性接觸墊與該第一導(dǎo)電線路圖形為一體結(jié)構(gòu)且位于該第一導(dǎo)電線路圖形遠(yuǎn)離該芯片的一側(cè)。
[0009]所述芯片封裝結(jié)構(gòu)的制作方法制成的芯片封裝結(jié)構(gòu)中，與芯片電連接的第一導(dǎo)電線路圖形及對應(yīng)的用于與其他電子元器件電連接的第三電性接觸墊為一體結(jié)構(gòu)從而直接電連接，未設(shè)置基底層，如此則芯片封裝結(jié)構(gòu)厚度更小，更有利于芯片封裝結(jié)構(gòu)的輕薄的發(fā)展趨勢；另外，所述的芯片封裝結(jié)構(gòu)無需進(jìn)行導(dǎo)通孔的制作等，降低了制造成本。
【專利附圖】

【附圖說明】
[0010]圖1是本發(fā)明第一實(shí)施例提供的支撐板、第一銅箔層及第二銅箔層的分解剖視圖。
[0011]圖2是圖1中的支撐板、第一銅箔層及第二銅箔層堆疊后的剖視圖。
[0012]圖3是在圖2中的第一銅箔層和第二銅箔層上分別壓合干膜后的剖視圖。
[0013]圖4是將圖3中的干膜曝光、顯影后的剖視圖。
[0014]圖5是將圖4中的第一銅箔層形成第一導(dǎo)電線路圖形成和第一薄銅層以及將第二銅箔層形成第二導(dǎo)電線路圖形和第二薄銅層的剖視圖。
[0015]圖6是將圖5中的剩余的干膜去除后的剖視圖。
[0016]圖7是在圖6中的第一導(dǎo)電線路圖形和第二導(dǎo)電線路圖形上覆蓋防焊層后的剖視圖。
[0017]圖8是去除圖7中的部分防焊層形成第一電性接觸墊和第二電性接觸墊后的剖視圖。
[0018]圖9是在圖8中的第一電性接觸墊和第二電性接觸墊上形成表面處理層后的剖視圖。
[0019]圖10是去除圖9中的支撐板后形成分離的第一芯片封裝基板和第二芯片封裝基板的剖視圖。
[0020]圖11是在圖10中的第一芯片封裝基板上連接芯片后的剖視圖。
[0021]圖12是在圖11中的第一芯片封裝基板和芯片上形成封裝膠體后的剖視圖。
[0022]圖13是在圖12中的第一芯片封裝基板的第一薄銅層上形成圖案化的干膜后的剖視圖。
[0023]圖14是將圖13中的第一芯片封裝基板蝕刻形成第三電性接觸墊后的剖視圖。
[0024]圖15是將圖14中的剩余的干膜去除后形成的芯片封裝結(jié)構(gòu)的剖視圖。
[0025]圖16是本發(fā)明第二實(shí)施例提供的第一支撐板、第二支撐板、第一銅箔層及第二銅箔層的分解剖視圖。
[0026]圖17是圖16中的第一支撐板、第二支撐板、第一銅箔層及第二銅箔層堆疊后的剖視圖。
[0027]圖18是在圖17中的第一銅箔層和第二銅箔層上分別壓合干膜后的剖視圖。
[0028]圖19是將圖18中的干膜曝光、顯影后的剖視圖。
[0029]圖20是將圖19中的第一銅箔層形成第一導(dǎo)電線路圖形成和第一薄銅層以及將第二銅箔層形成第二導(dǎo)電線路圖形和第二薄銅層的剖視圖。
[0030]圖21是將圖20中的剩余的干膜去除后的剖視圖。
[0031]圖22是在圖21中的第一導(dǎo)電線路圖形和第二導(dǎo)電線路圖形上覆蓋防焊層后的剖視圖。
[0032]圖23是去除圖22中的部分防焊層形成第一電性接觸墊和第二電性接觸墊后的剖視圖。
[0033]圖24是在圖23中的第一電性接觸墊和第二電性接觸墊上形成表面處理層后的剖視圖。
[0034]圖25是將第一支撐板和第二支撐板相互剝離后形成分離的第一芯片封裝基板和第二芯片封裝基板的剖視圖。
[0035]圖26是在圖25中的第一芯片封裝基板上連接芯片后的剖視圖。
[0036]圖27是在圖26中的第一芯片封裝基板和芯片上形成封裝膠體后的剖視圖。
[0037]圖28是將圖27中的第一支撐板去除后的剖視圖。
[0038]圖29是在圖28中的第一芯片封裝基板的第一薄銅層上形成圖案化的干膜后的剖視圖。
[0039]圖30是將圖29中的第一芯片封裝基板蝕刻形成第三電性接觸墊后的剖視圖。
[0040]圖31是將圖30中的剩余的干膜去除后形成的芯片封裝結(jié)構(gòu)的剖視圖。
[0041]主要元件符號說明 _
支撐板110
Wl 膜—Ii
第一銅箔層_12, 12a

蛋~二銅箔層 —13, 13a "
￥銅基板一 16, 16a -1 一導(dǎo)電線路圖形 122，122~^

竟二導(dǎo)電線路圖形 132，132~^
第一薄銅層_ 124, 124a
第二薄銅層_ 134, 134a
【權(quán)利要求】
1.一種芯片封裝基板的制作方法，包括步驟: 提供一支撐板、第一銅箔及第二銅箔，該第一銅箔和第二銅箔分別通過離型膜貼附于該支撐板相對的兩個(gè)表面； 在該第一銅箔層上形成圖案化的第一凹陷，該第一凹陷的深度小于該第一銅箔層的厚度，與該第一凹陷在平行于該第一銅箔層的方向上相鄰的第一銅箔層構(gòu)成第一導(dǎo)電線路圖形，該第一導(dǎo)電線路圖形與對支撐板之間的第一銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第一薄銅層； 在該第二銅箔層上形成圖案化的第二凹陷，該第二凹陷的深度小于該第二銅箔層的厚度，與該第二凹陷在平行于該第二銅箔層的方向上相鄰的第二銅箔層構(gòu)成第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形與對支撐板之間的第二銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第二薄銅層； 在該第一導(dǎo)電線路圖形的表面部分區(qū)域以及該第一凹陷內(nèi)形成第一防焊層，及在該第二導(dǎo)電線路圖形的表面部分區(qū)域以及第二凹陷內(nèi)形成第二防焊層，使該第一導(dǎo)電線路圖形上未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊，及使該第二導(dǎo)電線路圖形上未被第二防焊層覆蓋的部位構(gòu)成多個(gè)第二電性接觸墊；及 去除該支撐板和離型膜，得到相互分離的第一芯片封裝基板和第二芯片封裝基板。
2.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，該多個(gè)第一電性接觸墊和第二電性接觸墊的表面均形成有表面處理層，該表面處理層通過電鍍金、鍍鎳金、化鎳浸金、鍍鎳鈕金或鍍錫的方法形成。
3.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，在該第一銅箔層上形成圖案化的第一凹陷的方法包括步驟: 在該第一銅箔層上壓合第一干膜； 對該第一銅箔層上的第一干膜進(jìn)行選擇性曝光并顯影，形成圖案化的干膜層，使得該第一銅箔層需要蝕刻的部分露出于第一干膜，而該第一銅箔層需要形成線路的部分仍被第一干膜覆蓋； 蝕刻該第一銅箔層，去除部分厚度的露出于第一干膜的第一銅箔層，形成圖案化的第一凹陷；及 利用剝膜工藝去除該第一干膜。
4.如權(quán)利要求1所述的芯片封裝基板的制作方法，其特征在于，在該第一銅箔層上形成圖案化的第二凹陷的方法包括步驟: 在該第二銅箔層上壓合干膜； 對該第一銅箔層上的干膜進(jìn)行選擇性曝光并顯影，形成圖案化的干膜層，使得該第一銅箔層需要蝕刻的部分露出于干膜，而該第一銅箔層需要形成線路的部分仍被干膜覆蓋； 蝕刻該第一銅箔層，去除部分厚度的露出于干膜的第一銅箔層，形成圖案化的第一凹陷；及 利用剝膜工藝去除該干膜。
5.一種芯片封裝基板的制作方法，包括步驟: 提供一第一支撐板、第二支撐板、第一銅箔及第二銅箔，該第一支撐板與第二支撐板之間通過第一離型膜相互貼附，該第一銅箔通過第二離型膜貼附于該第一支撐板遠(yuǎn)離該第二支撐板的表面，該第二銅箔通過第三離型膜貼附于該第二支撐板遠(yuǎn)離該第一支撐板的表面； 在該第一銅箔層上形成圖案化的第一凹陷，該第一凹陷的深度小于該第一銅箔層的厚度，與該第一凹陷在平行于該第一銅箔層的方向上相鄰的第一銅箔層構(gòu)成第一導(dǎo)電線路圖形，該第一導(dǎo)電線路圖形與對支撐板之間的第一銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第一薄銅層； 在該第二銅箔層上形成圖案化的第二凹陷，該第二凹陷的深度小于該第二銅箔層的厚度，與該第二凹陷在平行于該第二銅箔層的方向上相鄰的第二銅箔層構(gòu)成第二導(dǎo)電線路圖形，該第二導(dǎo)電線路圖形與對支撐板之間的第二銅箔層構(gòu)成完全覆蓋對應(yīng)離型膜的第二薄銅層； 在該第一導(dǎo)電線路圖形的表面部分區(qū)域以及該第一凹陷內(nèi)形成第一防焊層，及在該第二導(dǎo)電線路圖形的表面部分區(qū)域以及第二凹陷內(nèi)形成第二防焊層，使該第一導(dǎo)電線路圖形上未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊，及使該第二導(dǎo)電線路圖形上未被第二防焊層覆蓋的部位構(gòu)成多個(gè)第二電性接觸墊；及 將該第一支撐板和第二支撐板相互剝離，得到相互分離的第一芯片封裝基板和第二芯片封裝基板。
6.如權(quán)利要求5所述的芯片封裝基板的制作方法，其特征在于，該多個(gè)第一電性接觸墊和第二電性接觸墊的表面均形成有表面處理層，該表面處理層通過電鍍金、鍍鎳金、化鎳浸金、鍍鎳鈕金或鍍錫的方法形成。
7.如權(quán)利要求5所述的芯片封裝基板的制作方法，其特征在于，在該第一銅箔層上形成圖案化的第一凹陷的方法包括步驟: 在該第一銅箔層上壓合第一干膜； 對該第一銅箔層上的第一干膜進(jìn)行選擇性曝光并顯影，形成圖案化的干膜層，使得該第一銅箔層需要蝕刻的部分露出于第一干膜，而該第一銅箔層需要形成線路的部分仍被第一干膜覆蓋； 蝕刻該第一銅箔層，去除部分厚度的露出于第一干膜的第一銅箔層，形成圖案化的第一凹陷；及 利用剝膜工藝去除該第一干膜。
8.如權(quán)利要求5所述的芯片封裝基板的制作方法，其特征在于，在該第一銅箔層上形成圖案化的第二凹陷的方法包括步驟: 在該第二銅箔層上壓合干膜； 對該第一銅箔層上的干膜進(jìn)行選擇性曝光并顯影，形成圖案化的干膜層，使得該第一銅箔層需要蝕刻的部分露出于干膜，而該第一銅箔層需要形成線路的部分仍被干膜覆蓋； 蝕刻該第一銅箔層，去除部分厚度的露出于干膜的第一銅箔層，形成圖案化的第一凹陷 '及 利用剝膜工藝去除該干膜。
9.一種芯片封裝基板，包括第一薄銅層、第一導(dǎo)電線路圖形及第一防焊層，該第一導(dǎo)電線路圖形凸出形成于該第一薄銅層一表面且與第一薄銅層為一體結(jié)構(gòu)，該第一導(dǎo)電線路圖形間形成第一凹陷，該第一防焊層形成于該第一導(dǎo)電線路圖形的表面部分區(qū)域以及該第一導(dǎo)電線路圖形之間的第一凹陷內(nèi)，該第一導(dǎo)電線路圖形上未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊。
10.如權(quán)利要求9所述的芯片封裝基板，其特征在于，該多個(gè)第一電性接觸墊的表面分別覆蓋均有表面處理層，該表面處理層的材料包括金或錫。
11.如權(quán)利要求9所述的芯片封裝基板，其特征在于，該芯片封裝基板進(jìn)一步包括第一支撐板，該第一支撐板通過第二離型膜貼附于該第一薄銅層相對于該第一導(dǎo)電線路圖形的表面。
12.一種芯片封裝結(jié)構(gòu)的制作方法，包括步驟: 提供一如權(quán)利要求9所述的芯片封裝基板: 將一芯片封裝于該芯片封裝基板的第一防焊層側(cè)，并使芯片與該多個(gè)第一電性接觸墊電連接 '及 將該第一薄銅層形成多個(gè)第三電性接觸墊，從而形成芯片封裝結(jié)構(gòu)。
13.如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，該芯片為導(dǎo)線鍵合芯片，將該導(dǎo)線鍵合芯片封裝于該芯片封裝基板的方法包括步驟: 將導(dǎo)線鍵合芯片通過多個(gè)鍵合導(dǎo)線與與該第一電性接觸墊電連接；及 采用封裝膠體將該多個(gè)鍵合導(dǎo)線、該導(dǎo)線鍵合芯片及該第一芯片封裝基板外露的第一防焊層和第一電性接觸墊 進(jìn)行包覆封裝。
14.如權(quán)利要求13所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，將該第一薄銅層形成多個(gè)第三電性接觸墊的方法包括步驟: 在該第一薄銅層上壓合第二干膜，并對該第一薄銅層上的第二干膜進(jìn)行選擇性曝光并顯影，形成圖案化的干膜層； 蝕刻該第一薄銅層，去除從該第二干膜露出的第一薄銅層，被該第二干膜覆蓋的第一薄銅層形成多個(gè)第三電性接觸墊；及 利用剝膜工藝去除該第二干膜。
15.如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，在蝕刻該第一薄銅層時(shí)，蝕刻厚度為該第一薄銅層的厚度，從該第二干膜露出的第一薄銅層的區(qū)域所對應(yīng)的第一導(dǎo)電線路圖形保留。
16.如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，該芯片封裝基板進(jìn)一步包括第一支撐板，該第一支撐板通過第二離型膜貼附于該第一薄銅層相對于該第一導(dǎo)電線路圖形的表面，將該第一薄銅層形成多個(gè)第三電性接觸墊之前，去除該第一支撐板和第二離型膜。
17.—種芯片封裝結(jié)構(gòu)，包括第一導(dǎo)電線路圖形、第一防焊層、芯片及第三電性接觸墊，該第一導(dǎo)電線路圖形的線路間具有凹陷，該第一防焊層形成于該第一導(dǎo)電線路圖形的其中一表面部分區(qū)域以及該第一導(dǎo)電線路圖形的導(dǎo)電線路間的凹陷內(nèi)，該第一導(dǎo)電線路圖形與該第一防焊層相鄰的表面未被第一防焊層覆蓋的部位構(gòu)成多個(gè)第一電性接觸墊，該芯片封裝于該第一防焊層上并與該多個(gè)第一電性接觸墊電連接，該多個(gè)第三電性接觸墊與該第一導(dǎo)電線路圖形為一體結(jié)構(gòu)且位于該第一導(dǎo)電線路圖形遠(yuǎn)離該芯片的一側(cè)。
18.如權(quán)利要求17所述的芯片封裝結(jié)構(gòu)，其特征在于，該芯片為導(dǎo)線鍵合芯片，該芯片通過多個(gè)鍵合導(dǎo)線與該多個(gè)第一電性接觸墊電性連接，該芯片封裝結(jié)構(gòu)進(jìn)一步包括封裝膠體，該封裝膠體包覆該鍵合導(dǎo)線、芯片及該第一芯片封裝基板外露的第一防焊層和第一電性接觸墊。
19.如權(quán)利要求17所述的芯片封裝結(jié)構(gòu)，其特征在于，該多個(gè)第一電性接觸墊的表面均沈積有表面處理層，該表面處理層的材料包括金或錫。
【文檔編號】H01L23/14GK103632979SQ201210307163
【公開日】2014年3月12日 申請日期:2012年8月27日 優(yōu)先權(quán)日:2012年8月27日
【發(fā)明者】王峰 申請人:宏啟勝精密電子(秦皇島)有限公司, 臻鼎科技股份有限公司