專利名稱：存儲裝置、半導體裝置及其制造方法
技術領域：
實施方式涉及存儲裝置、半導體裝置及其制造方法。
背景技術：
已知將多個半導體芯片進行疊層而制造的半導體裝置。在如此的半導體裝置中，已知將各半導體芯片通過設置于半導體芯片端部的接合線與基板進行連接的方法。近年，提出以下構成:在設置于下層的半導體芯片(以下，下層芯片)上，將比下層芯片大的半導體芯片(以下，上層芯片)進行疊層。在如此的構成中，用于防止下層芯片端的接合線接觸到上層芯片，使對上層芯片及下層芯片進行連接的粘接層的厚度比從下層芯片表面突出的接合線的高度厚。

發(fā)明內容
本發(fā)明的實施方式的目的在于提供制造成本低廉的存儲裝置、半導體裝置及其制造方法。實施方式涉及的半導體裝置的制造方法特征為:所述半導體裝置具有搭載于基板上、通過接合線與基板連接的第I芯片和疊層于第I芯片上地搭載于基板上、比前述第I芯片大的第2芯片；在第2芯片的與第I芯片的粘接面的與形成有接合線的部分相對應的部分涂敷絕緣層，在第2芯片的粘接面形成粘接層，并使基板與第2芯片相貼合。


圖1是表示第I實施方式涉及的半導體裝置的構成例的俯視圖。圖2是該半導體裝置的側視圖。圖3是表示該實施方式涉及的半導體裝置的制造方法的流程圖。圖4是用于對該制造方法的第I工序進行說明的概略圖。圖5是用于對該制造方法的第I加熱處理進行說明的概略圖。圖6是用于對該制造方法的第2工序進行說明的概略圖。圖7是用于對該制造方法的第3工序進行說明的概略圖。圖8是用于進行通過該制造方法的第3工序制造的結構的說明的概略圖。符號說明I...基板，2...接合線，3...第I芯片，4...粘接層，5...疊層體，6...絕緣層，7...夾頭，
51...第2芯片，52...芯片，53...疊層體層的接合線。
具體實施例方式第I實施方式整體構成圖1是第I實施方式涉及的半導體裝置的構成例的俯視圖，圖2是該半導體裝置的側視圖。本實施方式涉及的半導體裝置具有基板1、通過接合線2與基板I連接的第I芯片3、覆蓋第I芯片3整體的粘接層4和介由粘接層4與基板I連接的疊層體5。疊層體5具有介由粘接層4粘接于基板I及第I芯片3的第2芯片51和疊層于第2芯片51表面的多個芯片52。第2芯片51及多個芯片52通過疊層體用的接合線53連接于基板I。并且，在第2芯片51的與第I芯片3的粘接面之中的與設置于第I芯片3的接合線2對置的部分形成絕緣層6。能夠在第2芯片51采用例如半導體存儲器、在第I芯片3采用用于對第2芯片51進行控制的存儲器控制器。因為若使半導體存儲器的面積比存儲器控制器的面積大，則能夠使存儲容量增大，所以適合于采用了本實施方式的存儲裝置。制造方法接下來，關于本實施方式涉及的半導體裝置的制造方法進行說明。圖3是表示本實施方式涉及的半導體裝置的制造方法的流程圖。在本實施方式涉及的半導體裝置的制造方法中，如示于圖4地，首先在成為第2芯片51的硅晶片51A的粘接面以例如5 10 μ m的厚度涂敷成為絕緣層6的絕緣樹脂6A(步驟SI )。雖然在本實施方式中，作為絕緣樹脂6A使用熱固化性的環(huán)氧類的絕緣樹脂，但是也可以使用通過熱以外的方法進行固化的絕緣體。絕緣樹脂6A涂敷為，在之后從硅晶片51A切出成為多個第2芯片51的每個部分，描畫多個相同圖形。作為圖形例如可以應用覆蓋第I芯片3的周圍的2 3mm寬度的圖形等。在絕緣樹脂6A的涂敷中，例如可以采用噴墨法等的方法。接下來，如示于圖5地，在涂敷有絕緣樹脂6A的硅晶片51A例如進行90°C、I小時程度的第I加熱處理，使絕緣樹脂6A的粘度升高而成為絕緣樹脂6B (步驟)。接下來，如示于圖6地，在硅晶片51A的粘接面貼付片狀的粘接劑4A (步驟S3)，將硅晶片51A切分為多個第2芯片51(步驟S4)。作為粘接劑4A可以應用熱塑性的粘接劑，也可以采用丙烯酸類、聚酰亞胺類的粘接劑等。接下來，對于第2芯片51進行第2加熱處理(步驟S5)。通過第2加熱處理粘接劑4A的粘度下降，成為粘接劑4B。第2加熱處理例如使第2芯片51幾秒間載置于預先加熱的未圖示的平板，利用預先加熱的后述的夾頭7使第2芯片51移動，通過利用從預先加熱的基板I傳遞的熱而進行。由此能夠對粘接劑4A進行加熱。如示于圖7地通過夾頭7在第I芯片3上貼付第2芯片51 (步驟S6)。粘接劑4B在第2加熱處理中低粘度化。當?shù)贗芯片3與第2芯片51的貼付時，基板I的一部分表面、接合線2及第I芯片3埋進形成于第2芯片51的粘接面的粘接層4B。并且，在第2芯片51的粘接面之中的與接合線2對置的部分形成絕緣層6B，防止接合線2與第2芯片51的接觸。用于實現(xiàn)前述方法，需要使絕緣層6B —定以上高粘度化，以免接合線2貫通。需要的粘度雖然可以通過接合線2的直徑和/或絕緣層6B的厚度等進行適當調整，但是例如在使用直徑30 μ m以下的接合線2的情況下，只要使粘度為lOOOOOPas程度，就可以將絕緣層6B的厚度抑制為15 μ m以下。接下來，如示于圖8地，將半導體裝置置于例如100 150°C的空氣中I小時左右，進行第3加熱處理(步驟S7)。通過第3加熱處理而固化，絕緣樹脂6B的粘度更一步升高，成為絕緣層6。同樣地，粘接劑4B也固化并成為粘接劑4。此后，通過在第2芯片51將多個芯片52進行疊層，形成疊層體5，并形成接合線53等、各種接觸布線路等，制造半導體裝置。在上述制造方法中，通過在第2芯片51的粘接面設置絕緣層進行第2芯片51與接合線2的絕緣。從而，即使在粘接層4的厚度比從第I芯片3的表面突出的接合線2的高度薄的情況下，也可以使第I芯片3與第2芯片51相絕緣。上述方法與直至從第I芯片3的表面突出的接合線2的高度形成粘接層的方法相比較，可抑制粘接層的材料成本，或相對于從第I芯片3的表面突出的接合線2的高度的加工不均勻性的余量提高，并可以進而謀求半導體裝置的細微化。并且，因為并非在第2芯片51的粘接面整面設置絕緣層，而僅在與接合線2面對的部分設置絕緣層6，所以可抑制絕緣層6的材料成本。而且，在通過噴墨法進行絕緣樹脂6A的涂敷的情況下，因為可以高精度地進行絕緣樹脂6A的涂敷，所以可進一步抑制絕緣層6的材料成本。其他的實施方式雖然對本發(fā)明的實施方式進行了說明，但是這些實施方式出示為例，并非意圖對發(fā)明的范圍進行限定。這些新的實施方式可以以其他的各種方式實施，在不脫離發(fā)明的要旨的范圍，能夠進行各種省略、替換、變更。這些實施方式和/或其變形包括于發(fā)明的范圍和/或要旨，并包括于記載于權利要求的范圍的發(fā)明及其等同的范圍。
權利要求
1.一種半導體裝置的制造方法，所述半導體裝置具有搭載于基板上、通過接合線與前述基板連接的第I芯片和疊層于前述第I芯片上地搭載于前述基板上、比前述第I芯片大的第2芯片，該半導體裝置的制造方法的特征在于包括以下工序: 在前述第2芯片的與前述第I芯片的粘接面的與形成有前述接合線的部分相對應的部分采用噴墨法涂敷絕緣層； 在前述絕緣層的涂敷后進行第I加熱處理； 在前述第2芯片的前述粘接面形成粘接層； 在前述粘接層的形成后進行第2加熱處理； 使前述基板與前述第2芯片相貼合； 在使前述第2芯片貼合之后進行第3加熱處理。
2.一種半導體裝置的制造方法，所述半導體裝置具有搭載于基板上、通過接合線與前述基板連接的第I芯片和疊層于前述第I芯片上地搭載于前述基板上、比前述第I芯片大的第2芯片，該半導體裝置的制造方法的特征在于包括以下工序: 在前述第2芯片的與前述第I芯片的粘接面的與形成有前述接合線的部分相對應的部分涂敷絕緣層； 在前述第2芯片的前述粘接面形成粘接層； 使前述基板與前述第2芯片相貼合。
3.根據(jù)權利要求2所述的 半導體裝置的制造方法，其特征在于: 前述絕緣層采用噴墨法進行涂敷。
4.根據(jù)權利要求2或3所述的半導體裝置的制造方法，其特征在于: 在涂敷了前述絕緣層之后且在貼付前述粘接層之前進行第I加熱處理； 在貼付了前述粘接層之后且在使前述第2芯片貼合之前進行第2加熱處理。
5.一種半導體裝置，其特征在于，具有: 第I芯片，其搭載于基板上，通過多條接合線與前述基板連接， 第2芯片，其疊層于前述第I芯片上地搭載于前述基板上，比前述第I芯片大； 該半導體裝置通過以下工序而制造: 在前述第2芯片的與前述第I芯片的粘接面的與形成有前述接合線的部分相對應的部分涂敷絕緣層， 在前述第2芯片的前述粘接面貼付粘接層， 使前述第I芯片與前述第2芯片相貼合。
6.一種存儲裝置，其特征在于，具有: 第I芯片，其搭載于基板上，通過多條接合線與前述基板連接， 第2芯片，其疊層于前述第I芯片上地搭載于前述基板上，比前述第I芯片大； 該存儲裝置通過以下工序而制造: 在前述第I芯片采用存儲器， 在前述第2芯片采用用于對前述存儲器進行控制的控制器， 在前述第2芯片的與前述第I芯片的粘接面的與形成有前述接合線的部分相對應的部分涂敷絕緣層， 在前述第2芯片的前述粘接面貼付粘接層，使前述第I芯片 與前述第2芯片相貼合。
全文摘要
本發(fā)明涉及存儲裝置、半導體裝置及其制造方法。提供制造成本低廉的存儲裝置、半導體裝置及其制造方法。半導體裝置具有搭載于基板上、通過接合線與基板連接的第1芯片和疊層于第1芯片上地搭載于基板上、比前述第1芯片大的第2芯片。在第2芯片的與第1芯片的粘接面的與形成有接合線的部分相對應的部分涂敷絕緣層，在第2芯片的粘接面形成粘接層，并使基板與第2芯片相貼合。
文檔編號H01L23/00GK103094220SQ20121031337
公開日2013年5月8日 申請日期2012年8月29日 優(yōu)先權日2011年10月28日
發(fā)明者種泰雄, 井本孝志, 川戶雅敏, 宮下浩一, 安藤善康, 谷本亮 申請人:株式會社 東芝