專利名稱：一種提高Cu CMP效率的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種提高Cu CMP效率的方法。
背景技術(shù)：
隨著半導體技術(shù)的迅速發(fā)展，雙大馬士革結(jié)構(gòu)的銅線互聯(lián)技術(shù)已經(jīng)成為集成電路互聯(lián)線形成的主要方式。在銅線互聯(lián)工藝中，于光刻、蝕刻以形成連線凹槽后，經(jīng)銅電鍍(Electro-plating,簡稱ECP)以及退火(anneal)后直接進入銅化學機械研磨(ChemicalMechanical Polishing,簡稱CMP)工藝,并最終定義出銅線。圖1-5是本發(fā)明背景技術(shù)中傳統(tǒng)銅互聯(lián)線工藝流程示意圖；如圖1-5所示，在層間
介質(zhì)層11的上表面從下至上順序依次覆蓋有刻蝕阻擋層(etch stop) 12、低介電常數(shù)介質(zhì)層13和金屬硬掩膜14，通孔15貫穿低介電常數(shù)介質(zhì)層13和金屬硬掩膜14至刻蝕阻擋層12的上表面；首先，填充并電鍍銅16充滿通孔15并覆蓋金屬硬掩膜14的上表面，由于圖形形狀有一定的高低變化，使得電鍍銅16的上表面不平整；其次，采用快速研磨工藝(CMP)去除銅16表面大部分銅膜以初步達到平坦，并繼續(xù)采用低速的研磨工藝去除剩余銅161至金屬硬掩膜14的上表面；然后，去除金屬硬掩膜14，并對再次研磨剩余銅162進行平坦化處理，最后形成銅互連線163。由于電鍍的銅需要退火才能滿足生產(chǎn)工藝需要的相關(guān)參數(shù)，而退火需要一定的銅線厚度才能達到預期的效果，所以電鍍的銅膜的厚度遠大于Cu CMP研磨實際需要電鍍的銅膜厚度。這就增加了 Cu CMP的研磨負載，提高的研磨整體成本，降低了生產(chǎn)效率(Throughput)。
發(fā)明內(nèi)容
本發(fā)明公開了一種提高Cu CMP效率的方法，其中，包括以下步驟
步驟Si:在具有互聯(lián)線通孔的大馬士革結(jié)構(gòu)上，電鍍金屬銅膜充滿所述通孔并覆蓋所述半導體結(jié)構(gòu)的上表面，且所述銅膜的上表面不平整；
步驟S2 :根據(jù)工藝需求電解去除部分所述銅膜，對所述銅膜進行平坦化處理后，電解剩余銅膜厚度符合后續(xù)CMP低速精細研磨工藝需求，并繼續(xù)CMP平坦化工藝形成銅互聯(lián)線。上述的提高Cu CMP效率的方法，其中，所述大馬士革結(jié)構(gòu)還包括半導體基體、層間介質(zhì)層、刻蝕阻擋層、低介電常數(shù)介質(zhì)層和金屬硬掩膜，所述半導體基體上從下至上順便依次覆蓋有所述層間介質(zhì)層、刻蝕阻擋層、低介電常數(shù)介質(zhì)層和金屬硬掩膜。上述的提高Cu CMP效率的方法，其中，所述互聯(lián)線通孔貫穿所述金屬硬掩膜和所述低介電常數(shù)介質(zhì)層至所述刻蝕阻擋層的上表面。上述的提高Cu CMP效率的方法，其中，所述銅膜覆蓋所述金屬硬掩膜的上表面。上述的提高Cu CMP效率的方法，其中，所述步驟S2中根據(jù)工藝需求電解去除部分所述銅膜后，采用CMP低速研磨工藝去除部分所述銅膜至所述金屬硬掩膜的上表面。上述的提高Cu CMP效率的方法，其中，采用CMP低速研磨工藝去除部分所述銅膜至所述金屬硬掩膜的上表面后，去除所述硬掩膜，并繼續(xù)采用CMP平坦化工藝對研磨剩余銅膜進行平坦化處理，以形成銅互聯(lián)線。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明提出一種提高Cu CMP效率的方法，通過電鍍金屬銅后對形成的銅膜進行電解處理，能可控的去除部分銅膜，以滿足Cu CMP工藝需求，從而簡化了 Cu CMP研磨工藝步驟，減少Cu CMP工藝時間，節(jié)省了研磨成本，提高產(chǎn)出率，不僅能保證Cu CMP的工藝效果，還與傳統(tǒng)Cu CMP工藝兼容。
圖1-5是本發(fā)明背景技術(shù)中傳統(tǒng)銅互聯(lián)線工藝流程示意 圖6-13是本發(fā)明提高Cu CMP效率的方法的流程結(jié)構(gòu)示意圖。
具體實施例方式 下面結(jié)合附圖對本發(fā)明的具體實施方式
作進一步的說明
圖6-13是本發(fā)明提高Cu CMP效率的方法的流程結(jié)構(gòu)示意 如圖6-13所示，首先，在半導體基體2的上表面從下至上順序依次沉積層間介質(zhì)層21、刻蝕阻擋層22、低介電常數(shù)介質(zhì)層23和金屬硬掩膜24。其次，旋涂光刻膠覆蓋金屬硬掩膜24的上表面，曝光、顯影后，去除多余的光刻膠，形成光阻，并以該光阻為掩膜依次刻蝕金屬硬掩膜24和低介電常數(shù)層23至刻蝕阻擋層22的上表面，去除光阻后，形成互聯(lián)線通孔25。之后，電鍍金屬銅膜26充滿互聯(lián)線通孔25并覆蓋剩余金屬硬掩膜241的上表面；由于圖像具有高低結(jié)構(gòu)，使得形成的銅膜26的上表面凹凸不平。然后，在電解槽中根據(jù)后續(xù)的CMP低速精細研磨工藝需求，采用銅的精確可控性電解裝置進行電解工藝3電解去除部分銅膜26，以對銅膜26的上表面進行初步的平坦化處理，并去除掉多余的部分銅膜；由于采用電解工藝3對具有凹凸不平上表面的銅膜26進行初步的平坦化處理，能可控的去除部分銅膜，不僅簡化了 Cu CMP研磨工藝步驟，還有效的減少了 Cu CMP工藝時間，進而提高產(chǎn)出率。最后，再采用CMP低速精細研磨工藝研磨去除部分電解剩余銅膜261至剩余金屬硬掩膜241的上表面，去除剩余金屬硬掩膜241后，繼續(xù)采用CMP平坦化工藝對研磨剩余銅膜262進行平坦化處理至剩余低介電常數(shù)介質(zhì)層231的上表面，形成符合工藝需求的銅互聯(lián)線263。綜上所述，由于采用了上述技術(shù)方案，本發(fā)明實施例提出一種提高Cu CMP效率的方法，通過在電鍍金屬銅后對形成的具有凸凹不平上表面的銅膜進行電解處理，能可控的去除部分銅膜，進而滿足Cu CMP工藝需求，不僅簡化了 Cu CMP研磨工藝步驟，還減少CuCMP工藝時間，提高產(chǎn)出率，保證Cu CMP的工藝效果，并與傳統(tǒng)Cu CMP工藝兼容。通過說明和附圖，給出了具體實施方式
的特定結(jié)構(gòu)的典型實施例，基于本發(fā)明精神，還可作其他的轉(zhuǎn)換。盡管上述發(fā)明提出了現(xiàn)有的較佳實施例，然而，這些內(nèi)容并不作為局限。對于本領(lǐng)域的技術(shù)人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權(quán)利要求書應看作是涵蓋本發(fā)明的真實意圖和范圍的全部變化和修正。在權(quán)利要求書范圍內(nèi)任何和所有等價的范圍與內(nèi)容，都應認為仍屬本發(fā)明的意圖和范圍內(nèi)。
權(quán)利要求
1.一種提高Cu CMP效率的方法，其特征在于，包括以下步驟 步驟Si:在具有互聯(lián)線通孔的大馬士革結(jié)構(gòu)上，電鍍金屬銅膜充滿所述通孔并覆蓋所述半導體結(jié)構(gòu)的上表面，且所述銅膜的上表面不平整； 步驟S2 :根據(jù)工藝需求電解去除部分所述銅膜，對所述銅膜進行平坦化處理后，電解剩余銅膜厚度符合后續(xù)CMP低速精細研磨工藝需求，并繼續(xù)CMP平坦化工藝形成銅互聯(lián)線。
2.根據(jù)權(quán)利要求I所述的提高CuCMP效率的方法，其特征在于，所述大馬士革結(jié)構(gòu)還包括半導體基體、層間介質(zhì)層、刻蝕阻擋層、低介電常數(shù)介質(zhì)層和金屬硬掩膜，所述半導體基體上從下至上順便依次覆蓋有所述層間介質(zhì)層、刻蝕阻擋層、低介電常數(shù)介質(zhì)層和金屬硬掩膜。
3.根據(jù)權(quán)利要求2所述的提高CuCMP效率的方法，其特征在于，所述互聯(lián)線通孔貫穿所述金屬硬掩膜和所述低介電常數(shù)介質(zhì)層至所述刻蝕阻擋層的上表面。
4.根據(jù)權(quán)利要求2所述的提高CuCMP效率的方法，其特征在于，所述銅膜覆蓋所述金屬硬掩膜的上表面。
5.根據(jù)權(quán)利要求I所述的提高CuCMP效率的方法，其特征在于，所述步驟S2中根據(jù)工藝需求電解去除部分所述銅膜后，采用CMP低速研磨工藝去除部分所述銅膜至所述金屬硬掩膜的上表面。
6.根據(jù)權(quán)利要求5所述的提高CuCMP效率的方法，其特征在于，采用CMP低速研磨工藝去除部分所述銅膜至所述金屬硬掩膜的上表面后，去除所述硬掩膜，并繼續(xù)采用CMP平坦化工藝對研磨剩余銅膜進行平坦化處理，以形成銅互聯(lián)線。
全文摘要
本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種提高CuCMP效率的方法。本發(fā)明提出一種提高CuCMP效率的方法，通過電鍍金屬銅后對形成的銅膜進行電解處理，能可控的去除部分銅膜，以滿足CuCMP工藝需求，從而簡化了CuCMP研磨工藝步驟，減少CuCMP工藝時間，節(jié)省了研磨成本，提高產(chǎn)出率，不僅能保證CuCMP的工藝效果，還與傳統(tǒng)CuCMP工藝兼容。
文檔編號H01L21/768GK102891104SQ20121034166
公開日2013年1月23日 申請日期2012年9月17日 優(yōu)先權(quán)日2012年9月17日
發(fā)明者白英英, 張守龍, 張冬芳, 徐友峰, 陳玉文 申請人:上海華力微電子有限公司