專(zhuān)利名稱(chēng)：焊盤(pán)和芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種焊盤(pán)和芯片。
背景技術(shù)：
隨著集成電路的制作向超大規(guī)模集成電路發(fā)展，晶片上的電路密度越來(lái)越大，所含元件數(shù)量不斷增加，晶體表面已無(wú)法提供足夠的面積來(lái)制作所需的互連線(interconnect)結(jié)構(gòu)，因此焊盤(pán)(pad)是極其重要的連接構(gòu)件。現(xiàn)有芯片中多包括地線、電源線、靜電隔離環(huán)和焊盤(pán)等結(jié)構(gòu)，且地線、電源線、靜電隔離環(huán)和焊盤(pán)等均可以由多個(gè)金屬層組成，根據(jù)設(shè)計(jì)需要使金屬層之間通過(guò)通孔進(jìn)行電連接。地線、電源線、靜電隔離環(huán)和焊盤(pán)中包含的金屬層數(shù)目可以不同，但是其頂層金屬層一 般都位于同一層。在芯片的上表面還會(huì)形成覆蓋地線、電源線、靜電隔離環(huán)和焊盤(pán)的鈍化層，且會(huì)在焊盤(pán)對(duì)應(yīng)的鈍化層中形成露出焊盤(pán)上表面的開(kāi)口，并在開(kāi)口中形成導(dǎo)線以實(shí)現(xiàn)芯片與外部器件的電連接。在一個(gè)具體例子中，參考圖I所示，所述芯片10包括電源線20，包括兩個(gè)金屬層，金屬層之間通過(guò)通孔25實(shí)現(xiàn)電連接；焊盤(pán)30，包括兩個(gè)金屬層，金屬層之間通過(guò)通孔32實(shí)現(xiàn)電連接，各金屬層的結(jié)構(gòu)均為矩形且尺寸相同；所述焊盤(pán)30位于所述電源線20的外圍區(qū)域；鈍化層(圖中未示出)，位于電源線20和焊盤(pán)30的上表面，所述鈍化層與焊盤(pán)30對(duì)應(yīng)的位置形成有一開(kāi)口 35，所述開(kāi)口 35的尺寸小于所述焊盤(pán)30金屬層的尺寸。焊盤(pán)30金屬層的寬度W2與開(kāi)口 35的寬度Wl有關(guān)，開(kāi)口 35的寬度Wl又與芯片封裝的形式密切相關(guān)。但是在現(xiàn)有的封裝技術(shù)中，對(duì)開(kāi)口 35的寬度Wl有尺寸要求，如COB(Chip On Board，板上芯片)封裝中需要開(kāi)口 35的寬度Wl達(dá)到75微米，從而使得焊盤(pán)30各金屬層的寬度W2會(huì)接近80微米，最終導(dǎo)致芯片面積會(huì)變大很多，降低了電路的集成度。因此，如何減小芯片的面積以提高集成度就成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題之一 O

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種焊盤(pán)和芯片，以減小芯片面積，最終提高電路集成度。為解決上述問(wèn)題，本發(fā)明提供了一種焊盤(pán)，包括頂層金屬層，所述頂層金屬層包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域沿寬度方向連接，所述第一區(qū)域的形狀為矩形，所述第一區(qū)域的長(zhǎng)度大于或等于所述第二區(qū)域的平均長(zhǎng)度?？蛇x地，所述焊盤(pán)還包括位于所述頂層金屬層下方的M個(gè)金屬層，所述M個(gè)金屬層的尺寸與所述第一區(qū)域的尺寸相等，所述M為大于或等于I的整數(shù)。可選地，所述第二區(qū)域的形狀為矩形。可選地，所述第二區(qū)域的寬度與所述第一區(qū)域和第二區(qū)域的寬度之和的比值大于或等于十分之一?？蛇x地，所述第一區(qū)域的寬度范圍包括20微米 80微米；所述第二區(qū)域的寬度范圍包括5微米飛O微米。為了解決上述問(wèn)題，本發(fā)明還提供了一種芯片，包括位于芯片邊緣區(qū)域的地線、電源線或靜電隔離環(huán)，所述地線、電源線或靜電隔離環(huán)包括頂層金屬層和其它金屬層；多個(gè)上述的焊盤(pán)，所述焊盤(pán)位于所述地線、電源線或靜電隔離環(huán)的外圍區(qū)域，所述焊盤(pán)的頂層金屬層和所述地線、電源線或靜電隔離環(huán)的頂層金屬層位于同一層，所述焊盤(pán)的頂層金屬層形狀與所述地線、電源線或靜電隔離環(huán)對(duì)應(yīng)的頂層金屬層形狀相匹配?？蛇x地，所述焊盤(pán)的頂層金屬層形狀為凸字型，對(duì)應(yīng)位置所述地線、電源線或靜電 隔離環(huán)的頂層金屬層形狀為凹字形?？蛇x地，所述芯片還包括位于頂層金屬層上表面的鈍化層，所述鈍化層中包括多個(gè)與所述焊盤(pán)對(duì)應(yīng)的開(kāi)口，所述開(kāi)口同時(shí)暴露出對(duì)應(yīng)焊盤(pán)的部分第一區(qū)域和部分第二區(qū)域。與現(xiàn)有技術(shù)相比，本發(fā)明技術(shù)方案具有以下優(yōu)點(diǎn)本發(fā)明同時(shí)改變了焊盤(pán)頂層金屬層的形狀和位置以及相匹配的電源線、地線或靜電隔離環(huán)的形狀，使焊盤(pán)頂層金屬層在矩形的第一區(qū)域的基礎(chǔ)上增加第二區(qū)域，兩個(gè)區(qū)域沿寬度方向連接，且保證第一區(qū)域的長(zhǎng)度不小于第二區(qū)域的平均長(zhǎng)度，從而在增大鈍化層中開(kāi)口的寬度尺寸的同時(shí)，不增加芯片的面積，最終可以提聞電路的集成度。進(jìn)一步地，由于鈍化層中開(kāi)口的尺寸比較大，在滿足COB封裝工藝的同時(shí)，還可以兼容 CSP (Chip Scale Package,芯片級(jí)封裝)和 CLCC (Ceramic Leaded Chip Carrier,有引線陶瓷芯片載體)等其它類(lèi)型的封裝要求。


圖I是現(xiàn)有技術(shù)中芯片的結(jié)構(gòu)示意圖；圖2是本發(fā)明實(shí)施例一中芯片的結(jié)構(gòu)示意圖；圖3是本發(fā)明實(shí)施例一中焊盤(pán)的結(jié)構(gòu)示意圖；圖4是本發(fā)明實(shí)施例二中芯片的結(jié)構(gòu)示意圖；圖5是本發(fā)明實(shí)施例二中焊盤(pán)的結(jié)構(gòu)示意圖；圖6是本發(fā)明實(shí)施例三中芯片的結(jié)構(gòu)示意圖；圖7是本發(fā)明實(shí)施例三種焊盤(pán)的結(jié)構(gòu)示意圖。
具體實(shí)施例方式為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其它不同于在此描述的其它方式來(lái)實(shí)施，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)中焊盤(pán)頂層金屬層與其下面的金屬層的尺寸完全相同且形狀均為矩形，當(dāng)要求其上表面的鈍化層中的開(kāi)口寬度比較大時(shí)，將使得焊盤(pán)中各金屬層的寬度均比較大，從而增大了芯片的面積，不利于電路的高度集成化。針對(duì)上述缺陷，本發(fā)明提供了一種新的焊盤(pán)結(jié)構(gòu)和芯片結(jié)構(gòu)，在保證焊盤(pán)的頂層金屬層和芯片中地線、電源線或靜電隔離環(huán)對(duì)應(yīng)的頂層金屬層形狀相匹配的同時(shí)，僅通過(guò)改變焊盤(pán)頂層金屬層形狀或位置中的一種或兩種的方式增加了焊盤(pán)頂層金屬層的面積，而保持焊盤(pán)頂層金屬層下面的各金屬層的形狀和尺寸均不變，從而就可以在焊盤(pán)頂層金屬層上表面的鈍化層中形成寬度較大的開(kāi)口，實(shí)現(xiàn)各種芯片封裝工藝的兼容，最終不增加芯片的面積，提高了電路的集成度。下面結(jié)合附圖進(jìn)行詳細(xì)說(shuō)明。本實(shí)施方式提供了一種芯片，包括位于芯片邊緣區(qū)域的地線、電源線或靜電隔離環(huán)，所述地線、電源線或靜電隔離環(huán) 包括頂層金屬層和其它金屬層；多個(gè)焊盤(pán)，所述焊盤(pán)位于所述地線、電源線或靜電隔離環(huán)的外圍區(qū)域，所述焊盤(pán)包括頂層金屬層和其它金屬層，所述焊盤(pán)的頂層金屬層和所述地線、電源線或靜電隔離環(huán)的頂層金屬層位于同一層，所述焊盤(pán)的頂層金屬層形狀與所述地線、電源線或靜電隔離環(huán)對(duì)應(yīng)的頂層金屬層形狀相匹配；所述焊盤(pán)的頂層金屬層包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域沿寬度方向連接，所述第一區(qū)域的形狀為矩形，所述第一區(qū)域的長(zhǎng)度大于或等于所述第二區(qū)域的平均長(zhǎng)度。為了簡(jiǎn)單起見(jiàn)，以下以焊盤(pán)位于電源線的外圍區(qū)域?yàn)槔M(jìn)行說(shuō)明，但其不限制本發(fā)明的保護(hù)范圍。實(shí)施例一結(jié)合參考圖2和圖3所示，本實(shí)施例中芯片100包括電源線，位于芯片100的邊緣區(qū)域，所述電源線包括頂層金屬層200和位于頂層金屬層200下面的N個(gè)其它金屬層，所述N為大于或等于I的整數(shù)，金屬層通過(guò)通孔250實(shí)現(xiàn)電連接；多個(gè)焊盤(pán)，位于所述電源線的外圍區(qū)域，所述焊盤(pán)包括頂層金屬層300和位于頂層金屬層300下面的M個(gè)其它金屬層，金屬層通過(guò)通孔(圖中未示出)實(shí)現(xiàn)電連接，所述焊盤(pán)的頂層金屬層300和所述電源線的頂層金屬層200位于同一層，所述焊盤(pán)的頂層金屬層300形狀與所述電源線對(duì)應(yīng)的頂層金屬層200形狀相匹配；所述焊盤(pán)的頂層金屬層300包括第一區(qū)域310和第二區(qū)域320，所述第一區(qū)域310和第二區(qū)域320沿寬度方向連接，所述第一區(qū)域310的形狀為矩形，所述第一區(qū)域310的長(zhǎng)度大于或等于所述第二區(qū)域320的平均長(zhǎng)度，所述M為大于或等于I的整數(shù)；鈍化層(圖中未示出)，位于頂層金屬層(包括頂層金屬層200和頂層金屬層300)上表面，所述鈍化層中包括多個(gè)與所述焊盤(pán)對(duì)應(yīng)的開(kāi)口 400，所述開(kāi)口 400同時(shí)暴露出對(duì)應(yīng)焊盤(pán)的部分第一區(qū)域310和部分第二區(qū)域320。所述金屬層的材料可以包括銅、鋁、鎢等，其與現(xiàn)有技術(shù)相同，在此不再贅述。所述電源線中其它金屬層的數(shù)目與焊盤(pán)中其它金屬層的數(shù)目可以相同，也可以不同。
由于所述焊盤(pán)的頂層金屬層300形狀與所述電源線對(duì)應(yīng)的頂層金屬層200形狀相匹配，因此與現(xiàn)有技術(shù)相比，本實(shí)施例在改變焊盤(pán)的頂層金屬層300形狀的同時(shí)，也改變了對(duì)應(yīng)位置電源線的頂層金屬層200的形狀。本實(shí)施例中第二區(qū)域320的形狀為矩形，即所述焊盤(pán)的頂層金屬層300形狀為凸字型，對(duì)應(yīng)位置所述電源線的頂層金屬層200形狀為凹字形。所述第二區(qū)域320的寬度可以大于所述第一區(qū)域310的寬度，也可以小于或等于所述第一區(qū)域310的寬度。所述第一區(qū)域310的寬度范圍可以包括20微米 80微米，如20微米、50微米或80微米。所述第二區(qū)域320的寬度范圍可以包括5微米飛O微米，如5微米、30微米或60微米。 所述第二區(qū)域320的寬度與所述第一區(qū)域310和第二區(qū)域320的寬度之和的比值可以大于或等于十分之一，如十分之一、五分之一、三分之一、二分之一或五分之四等。所述第二區(qū)域320的長(zhǎng)度可以小于或等于所述第一區(qū)域310的長(zhǎng)度。作為一個(gè)具體例子，所述第一區(qū)域310的寬度W4為50微米，所述第二區(qū)域320的寬度W3為30微米，第二區(qū)域320的長(zhǎng)度為80微米，第一區(qū)域310的長(zhǎng)度為120微米。為達(dá)到相同尺寸的開(kāi)口，現(xiàn)有技術(shù)中焊盤(pán)的各金屬層(包括頂層金屬層)為長(zhǎng)度為120微米、寬度為80微米的矩形，則本實(shí)施例中焊盤(pán)的其它金屬層可以節(jié)省1200平方微米，從而可以節(jié)省對(duì)應(yīng)芯片的寬度為30微米，最終大大節(jié)省芯片的面積。所述焊盤(pán)的其它金屬層的形狀和尺寸與頂層金屬層300中第一區(qū)域310的形狀和尺寸均對(duì)應(yīng)相同。所述電源線的其它金屬層的形狀為多邊形，如矩形，其與頂層金屬層200的形狀和尺寸可以不同，也可以相同。本實(shí)施例中同時(shí)改變了焊盤(pán)的頂層金屬層的形狀和位置以及相匹配的電源線的頂層金屬層的形狀，在不影響電源線正常工作的前提下，使焊盤(pán)的頂層金屬層占用與其相匹配的電源線的頂層金屬層的部分面積，從而在不增加芯片總面積的前提下，可以提高芯片中鈍化層開(kāi)口尺寸，以兼容各種封裝技術(shù)，提高集成度。實(shí)施例二結(jié)合參考圖4和圖5所示，與實(shí)施例一相比，本實(shí)施例中焊盤(pán)500包括第一區(qū)域510和第二區(qū)域520，第一區(qū)域510和第二區(qū)域520的形狀均為矩形，且第一區(qū)域510的長(zhǎng)度和第二區(qū)域520的長(zhǎng)度相等，其余與實(shí)施例一均相同，在此不再贅述。本實(shí)施例中僅改變了焊盤(pán)頂層金屬層的位置和相匹配的電源線的頂層金屬層的形狀，在不影響電源線正常工作的前提下，使焊盤(pán)的頂層金屬層占用與其相匹配的電源線的頂層金屬層的部分面積，從而在不增加芯片總面積的前提下，可以提高芯片中鈍化層開(kāi)口尺寸，兼容各種封裝技術(shù)，提高集成度。實(shí)施例三結(jié)合參考圖6和圖7所示，與實(shí)施例一相比，本實(shí)施例中焊盤(pán)600包括第一區(qū)域610和第二區(qū)域620，第一區(qū)域610為矩形，但第二區(qū)域620為半圓形，其余與實(shí)施例一均相同，在此不再贅述。
本實(shí)施例中同時(shí)改變了焊盤(pán)的頂層金屬層的形狀和位置和相匹配的電源線的頂層金屬層的形狀，在不影響電源線正常工作的前提下，使焊盤(pán)的頂層金屬層占用與其相匹配的電源線的頂層金屬層的部分面積，從而在不增加芯片總面積的前提下，可以提高芯片中鈍化層開(kāi)口尺寸，兼容各種封裝技術(shù)，提高集成度。需要說(shuō)明的是，在保證焊盤(pán)頂層金屬層的第一區(qū)域的長(zhǎng)度大于或等于第二區(qū)域的平均長(zhǎng)度的前提下，所述焊盤(pán)的第二區(qū)域還可以是其它形狀，其不限制本發(fā)明的保護(hù)范圍。雖然本發(fā)明已以 較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種焊盤(pán)，包括頂層金屬層，其特征在于，所述頂層金屬層包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域沿寬度方向連接，所述第一區(qū)域的形狀為矩形，所述第一區(qū)域的長(zhǎng)度大于或等于所述第二區(qū)域的平均長(zhǎng)度。
2.如權(quán)利要求I所述的焊盤(pán)，其特征在于，還包括位于所述頂層金屬層下方的M個(gè)金屬層，所述M個(gè)金屬層的尺寸與所述第一區(qū)域的尺寸相等，所述M為大于或等于I的整數(shù)。
3.如權(quán)利要求I所述的焊盤(pán)，其特征在于，所述第二區(qū)域的形狀為矩形。
4.如權(quán)利要求3所述的焊盤(pán)，其特征在于，所述第二區(qū)域的寬度與所述第一區(qū)域和第二區(qū)域的寬度之和的比值大于或等于十分之一。
5.如權(quán)利要求4所述的焊盤(pán)，其特征在于，所述第一區(qū)域的寬度范圍包括20微米10微米；所述第二區(qū)域的寬度范圍包括5微米飛O微米。
6.—種芯片,其特征在于,包括 位于芯片邊緣區(qū)域的地線、電源線或靜電隔離環(huán)，所述地線、電源線或靜電隔離環(huán)包括頂層金屬層和其它金屬層； 多個(gè)如權(quán)利要求I至5中任一項(xiàng)所述的焊盤(pán)，所述焊盤(pán)位于所述地線、電源線或靜電隔離環(huán)的外圍區(qū)域，所述焊盤(pán)的頂層金屬層和所述地線、電源線或靜電隔離環(huán)的頂層金屬層位于同一層，所述焊盤(pán)的頂層金屬層形狀與所述地線、電源線或靜電隔離環(huán)對(duì)應(yīng)的頂層金屬層形狀相匹配。
7.如權(quán)利要求6所述的芯片，其特征在于，所述焊盤(pán)的頂層金屬層形狀為凸字型，對(duì)應(yīng)位置所述地線、電源線或靜電隔離環(huán)的頂層金屬層形狀為凹字形。
8.如權(quán)利要求6所述的芯片，其特征在于，還包括位于頂層金屬層上表面的鈍化層，所述鈍化層中包括多個(gè)與所述焊盤(pán)對(duì)應(yīng)的開(kāi)口，所述開(kāi)口同時(shí)暴露出對(duì)應(yīng)焊盤(pán)的部分第一區(qū)域和部分第二區(qū)域。
全文摘要
本發(fā)明提供一種焊盤(pán)和芯片。所述焊盤(pán)包括頂層金屬層，所述頂層金屬層包括第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域沿寬度方向連接，所述第一區(qū)域的形狀為矩形，所述第一區(qū)域的長(zhǎng)度大于或等于所述第二區(qū)域的平均長(zhǎng)度。所述芯片包括位于芯片邊緣區(qū)域的地線、電源線或靜電隔離環(huán)，所述地線、電源線或靜電隔離環(huán)包括頂層金屬層和其它金屬層；多個(gè)上述的焊盤(pán)，所述焊盤(pán)位于所述地線、電源線或靜電隔離環(huán)的外圍區(qū)域，所述焊盤(pán)的頂層金屬層和所述地線、電源線或靜電隔離環(huán)的頂層金屬層位于同一層，所述焊盤(pán)的頂層金屬層形狀與所述地線、電源線或靜電隔離環(huán)對(duì)應(yīng)的頂層金屬層形狀相匹配。本發(fā)明可以減小芯片的面積，提高集成度。
文檔編號(hào)H01L23/488GK102856280SQ201210353109
公開(kāi)日2013年1月2日 申請(qǐng)日期2012年9月20日 優(yōu)先權(quán)日2012年9月20日
發(fā)明者趙立新, 喬勁軒, 占世武 申請(qǐng)人:格科微電子(上海)有限公司