專利名稱：一種用于銅互連的刻蝕阻擋層及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導體集成電路技術(shù)領(lǐng)域，具體涉及一種用于銅互連的雙層刻蝕阻擋層及其制造方法。
背景技術(shù)：
銅互連技術(shù)指在半導體集成電路互連層的制作中采用銅金屬材料取代傳統(tǒng)鋁金屬互連材料的半導體制造工藝技術(shù)。隨著超大規(guī)模集成電路工藝技術(shù)的不斷進步，半導體器件的特征尺寸不斷縮小，芯片面積持續(xù)增大，人們面臨著如何克服由于連線長度的急速增長而帶來的RC(R指電阻，C指電容)延遲顯著增加的問題。特別是由于金屬布線線間電容的影響日益嚴重，造成器件性能大幅度下降，已經(jīng)成為半導體工業(yè)進一步發(fā)展的關(guān)鍵制約因素。
由于寄生電容C正比于電路互連層中隔絕介質(zhì)的相對介電常數(shù)值，因此低介電常數(shù)介質(zhì)被廣泛應用于銅互連的不同電路層的隔絕介質(zhì)，但是在每一層互連完成之后都需要另外做一層氮化硅(SiN)作為刻蝕阻擋層以及同一層銅互連的絕緣。然而，隨著技術(shù)節(jié)點的不斷縮小，從90納米到現(xiàn)在的22納米工藝技術(shù)節(jié)點，SiN刻蝕阻擋層由于介電常數(shù)值較大，會使整體絕緣層的介電常數(shù)值增大，從而使整個互連電路的延遲上升。現(xiàn)在有提議使用由一層較薄的介電常數(shù)值較大的硅碳氮(SiCN)層和一層較厚的介電常數(shù)值較小的碳含量豐富的SiCN層構(gòu)成的雙層刻蝕阻擋層，但是該雙層刻蝕阻擋層給整個互連電路帶來的可靠性方面不是非常理想，比如電遷移的抑制能力不是非常強，時間引起的介質(zhì)擊穿性能也不是非常的理想，并且，在長期電應力之下會造成體內(nèi)的空洞等。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可靠性強、延遲低的雙層刻蝕阻擋層。在減小互連電路中的整體絕緣層的介電常數(shù)值的同時，還可以增強互連電路的可靠性。本發(fā)明所提供的一種用于銅互連的位于待刻蝕材料之下的雙層刻蝕阻擋層，其主要由一層超薄的SiN刻蝕阻擋層和一層位于所述SiN刻蝕阻擋層之上的厚的SiCN刻蝕阻擋層構(gòu)成。所述的SiN刻蝕阻擋層經(jīng)過氧氣等離子體和紫外光照射處理，且其厚度范圍為1-5納米。所述的SiCN刻蝕阻擋層的厚度范圍為20-50納米。進一步地，本發(fā)明還提出了所述用于銅互連的雙層刻蝕阻擋層的制造方法，其步驟在于
在提供的半導體基底表面淀積一層超薄的SiN刻蝕阻擋層；
對所形成的SiN刻蝕阻擋層進行氧氣的等離子體和紫外光照射處理；
在所述SiN刻蝕阻擋層之上淀積一層SiCN刻蝕阻擋層。如上所述的用于銅互連的雙層刻蝕阻擋層的制造方法，所述的SiN刻蝕阻擋層的厚度范圍為1-5納米。所述的SiCN刻蝕阻擋層的厚度范圍為20-50納米。
本發(fā)明所提出的由一層超薄的SiN刻蝕阻擋層和一層厚的SiCN刻蝕阻擋層形成雙的層刻蝕阻擋層具有以下優(yōu)點
I.本發(fā)明使用氧的等離子體以及紫外光照射超薄SiN刻蝕阻擋層的表面，可以減少或消除超薄SiN刻蝕阻擋層的懸掛鍵以及Si-NH，有效抑制同層金屬銅的相互擴散并有效增加互連電路的可靠性，同時，該工藝過程不會對之前已做成的芯片表面產(chǎn)生影響，也不會帶來副作用。2.本發(fā)明所提出的雙層刻蝕阻擋層可以使得整體電路的介電常數(shù)值保持在一個比較低的水平，從而使得整個電路的延遲保持在一個較低的水平。3.本發(fā)明所提出的雙層刻蝕阻擋層能夠適應器件小型化的趨勢，將對未來小于40納米工藝節(jié)點的互連工藝起到非常大的促進作用。
圖I本發(fā)明提出用于銅互連的雙層刻蝕阻擋層的一個實施例的截面圖。圖2-圖7為在前道銅互連上生長本發(fā)明所提出的雙層刻蝕阻擋層的一個實施例的工藝流程圖。
具體實施例方式下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明，在圖中，為了方便說明，放大或縮小了層和區(qū)域的厚度，所示大小并不代表實際尺寸。盡管這些圖并不能完全準確的反映出器件的實際尺寸，但是它們還是完整的反映了區(qū)域和組成結(jié)構(gòu)之間的相互位置，特別是組成結(jié)構(gòu)之間的上下和相鄰關(guān)系。圖I為本發(fā)明所提出的用于銅互連的位于待刻蝕材料(未示出)之下的雙層刻蝕阻擋層的一個實施例的截面圖，如圖1，本發(fā)明所提出的用于銅互連的雙層刻蝕阻擋層包括一層經(jīng)過氧氣的等離子體和紫外光照射處理的超薄SiN刻蝕阻擋層11以及一層位于SiN刻蝕阻擋層11之上的厚的SiCN刻蝕阻擋層12。本發(fā)明所提出的用于銅互連的雙層刻蝕阻擋層可以應用于不同的銅互連結(jié)構(gòu)中，以下所敘述的是本發(fā)明所公開的在前道銅互連上生長本發(fā)明所提出的雙層刻蝕阻擋層的一個實施例。如圖2所示，首先在提供的半導體基底200的表面生長低介電常數(shù)介質(zhì)層201，之后在低介電常數(shù)介質(zhì)層201之上旋涂光刻膠301并掩模、曝光、顯影定義出互連通孔的位置。所述半導體基底200的材質(zhì)可以是單晶硅、多晶硅、非晶硅中的一種，也可以是絕緣體上的硅結(jié)構(gòu)或硅上外延層結(jié)構(gòu)。在所述半導體基底200中形成有半導體器件(未示出)，例如具有柵極、源極和漏極的金屬氧化物半導體器件。所述半導體基底200中還可以形成有金屬互連結(jié)構(gòu)(未示出)，如銅的通孔或者互連線。所述低介電常數(shù)介質(zhì)層201可以是二氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃
坐寸ο接下來，刻蝕掉沒有被光刻膠保護的低介電常數(shù)介質(zhì)層形成互連通孔，剝除光刻膠301后如圖3所示。
接下來，覆蓋互連通孔的底壁、側(cè)壁以及剩余的低介電常數(shù)介質(zhì)層201的表面生長一層抗銅擴散阻擋層202，然后在互連通孔中電鍍銅金屬203，如圖4所示。接下來，對銅金屬進行化學機械拋光，以去除多余的銅金屬、抗銅擴散阻擋層和低介電常數(shù)介質(zhì)層，如圖5所示。接下來，先對化學機械拋光后的器件表面進行等離子體還原處理，接著利用等離子體增強化學氣相沉積(PECVD)工藝使用SiH4和NH3作為反應氣體生長一層厚度約3納米的SiN刻蝕阻擋層204，如圖6所示。然后對SiN刻蝕阻擋層204的表面進行氧氣的等離子體和紫外光照射處理。最后，在SiN刻蝕阻擋層204之上淀積一層厚度約為40納米的SiCN刻蝕阻擋層205。SiN刻蝕阻擋層204和SiCN刻蝕阻擋層205即構(gòu)成雙層刻蝕阻擋層。如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實施例。應當理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體實例。
權(quán)利要求
1.一種用于銅互連的刻蝕阻擋層，其特征在于，其主要由一層超薄的氮化硅刻蝕阻擋層和一層位于所述氮化硅刻蝕阻擋層之上的厚的硅碳氮刻蝕阻擋層構(gòu)成。
2.根據(jù)權(quán)利要求I所述的用于銅互連的刻蝕阻擋層，其特征在于，所述的氮化硅刻蝕阻擋層經(jīng)過氧氣等離子體和紫外光照射處理，其厚度范圍為1-5納米。
3.根據(jù)權(quán)利要求I所述的用于銅互連的刻蝕阻擋層，其特征在于，所述的硅碳氮刻蝕阻擋層的厚度范圍為20-50納米。
4.一種如權(quán)利要求I所述的用于銅互連的刻蝕阻擋層的制造方法，包括 在提供的半導體基底表面淀積一層超薄的氮化硅刻蝕阻擋層； 對所形成的氮化硅刻蝕阻擋層進行氧氣的等離子體和紫外光照射處理； 在所述氮化硅刻蝕阻擋層之上淀積一層硅碳氮刻蝕阻擋層。
5.根據(jù)權(quán)利要求4所述的用于銅互連的刻蝕阻擋層的制造方法，其特征在于，所述的氮化硅刻蝕阻擋層的厚度范圍為1-5納米。
6.根據(jù)權(quán)利要求4所述的用于銅互連的刻蝕阻擋層的制造方法，其特征在于，所述的硅碳氮刻蝕阻擋層的厚度范圍為20-50納米。
全文摘要
本發(fā)明屬于半導體集成電路技術(shù)領(lǐng)域，具體涉及一種用于銅互連的刻蝕阻擋層及其制造方法。本發(fā)明采用一層超薄的經(jīng)過氧氣等離子體和紫外光照射處理的SiN刻蝕阻擋層和一層厚的介電常數(shù)值較小的碳含量豐富的SiCN刻蝕阻擋層來形成雙層刻蝕阻擋層，不僅工藝過程簡單，還可以改善目前刻蝕阻擋層的存在會影響整體介電常數(shù)值的現(xiàn)狀，使得互連電路中的延遲減小、提升互連電路的可靠性，有望在未來銅互連的刻蝕阻擋層的制造中得到應用。
文檔編號H01L21/768GK102842569SQ20121035922
公開日2012年12月26日 申請日期2012年9月24日 優(yōu)先權(quán)日2012年9月24日
發(fā)明者孫清清, 房潤辰, 張衛(wèi), 王鵬飛, 周鵬 申請人:復旦大學