專利名稱：半導(dǎo)體封裝件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體封裝件及其制造方法，且特別是有關(guān)于一種具有導(dǎo)線架的半導(dǎo)體封裝件，且此導(dǎo)線架具有數(shù)個(gè)內(nèi)引腳及數(shù)個(gè)外引腳的半導(dǎo)體封裝件及其制造方法。
背景技術(shù)：
四方形平面無引腳封裝(Quad Flat Non-Ieaded Package,QFN)的體積小，生產(chǎn)良率高，且具有減少引腳電感、腳位面積(footprint)小、厚度小且信號傳輸速度快等優(yōu)點(diǎn)，因此，四方扁平無引腳封裝為一種普遍的封裝結(jié)構(gòu)且適于用來作為高頻(例如射頻頻寬(radio frequency bandwidth))傳輸?shù)男酒庋b。但四方形平面無引腳封裝多為打線接合 產(chǎn)品，在高頻應(yīng)用時(shí)會帶來許多雜訊而無法滿足功能要求。 覆晶接合(Flip Chip, FC)屬于陣列式接合,能應(yīng)用于極高密度的封裝接合工藝，可以解決高頻響應(yīng)的功能性需求，但通常需使用塑膠基板作為載體，因此成本較高。

發(fā)明內(nèi)容
本發(fā)明有關(guān)于一種半導(dǎo)體封裝件及其制造方法。半導(dǎo)體封裝件具有一導(dǎo)線架，此導(dǎo)線架具有數(shù)個(gè)內(nèi)引腳及數(shù)個(gè)外引腳，內(nèi)引腳具有數(shù)個(gè)第一接墊，外引腳具有數(shù)個(gè)第二接墊，且至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心。利用導(dǎo)線架不對稱的引腳設(shè)計(jì)，使得傳統(tǒng)四方形平面無引腳封裝可采用覆晶接合取代打線接合，以符合高頻產(chǎn)品的需求,并達(dá)到降低成本的目的。根據(jù)本發(fā)明的一方面，提出一種半導(dǎo)體封裝件，包括導(dǎo)線架、芯片、數(shù)個(gè)導(dǎo)電凸塊及封膠體。導(dǎo)線架具有數(shù)個(gè)內(nèi)引腳及數(shù)個(gè)外引腳，內(nèi)引腳具有數(shù)個(gè)第一接墊，外引腳具有數(shù)個(gè)第二接墊，至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心。芯片設(shè)置于內(nèi)引腳上。導(dǎo)電凸塊電性連接芯片與第一接墊。封膠體包覆內(nèi)引腳、芯片及導(dǎo)電凸塊。根據(jù)本發(fā)明的另一方面，提出一種半導(dǎo)體封裝件的制造方法，半導(dǎo)體封裝件的制造方法包括以下步驟。提供一金屬導(dǎo)線架，金屬導(dǎo)線架具有一第一表面及與第一表面相對的一第二表面。進(jìn)行一第一蝕刻工藝，圖案化金屬導(dǎo)線架的第一表面，以形成數(shù)個(gè)第一接墊于第一表面上。提供一芯片，芯片具有一主動表面，主動表面具有數(shù)個(gè)導(dǎo)電凸塊。設(shè)置芯片于第一接墊上，并經(jīng)由導(dǎo)電凸塊電性連接芯片及第一接墊。在金屬導(dǎo)線架上形成一封膠體，以包覆第一接墊、導(dǎo)電凸塊及芯片。進(jìn)行一第二蝕刻工藝，圖案化金屬導(dǎo)線架的第二表面，以形成數(shù)個(gè)第二接墊于第二表面上，其中至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心。為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下


圖I繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的剖面示意圖。圖2本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的剖面示意圖。圖3本發(fā)明又另一實(shí)施例的半導(dǎo)體封裝件的剖面示意圖。圖4本發(fā)明又另一實(shí)施例的半導(dǎo)體封裝件的剖面示意圖。圖5A 5B繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的俯視圖。圖6A 6B繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的仰視圖。圖7 12繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過程示意圖。圖13繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件的制造過程示意圖。
圖14繪示依照本發(fā)明又另一實(shí)施例的半導(dǎo)體封裝件的制造過程示意圖。圖15 18繪示依照本發(fā)明又另一實(shí)施例的半導(dǎo)體封裝件的制造過程示意圖。主要元件符號說明10、20、30、40 :半導(dǎo)體封裝件100、100，、300、300’ 金屬載板102、302:導(dǎo)線架100a、100b、100’ a、300a、300b、300’ a、308a’104a、104b、1020a、1020b、1022a、1022b、1024a、1024b、1026a、1026b :表面1020、1022、3020、3022 :內(nèi)引腳1024、1026、3024、3026 :外引腳103a、103b、303a、303b :光阻110a、110b、112a、112b、310、312 :接墊106、306a、306b :導(dǎo)電凸塊104、304 :芯片108、308 :封膠體114b、114c:側(cè)壁114:屏蔽膜216 :黏著層218 :散熱片106、306a、306b :導(dǎo)電凸塊108b,308b,308c :側(cè)壁
具體實(shí)施例方式請參考圖1，其繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件10的剖面示意圖。半導(dǎo)體封裝件10包括導(dǎo)線架102、芯片104、導(dǎo)電凸塊106、封膠體108、第一接墊110a、第一接墊110b、第二接墊112a及第二接墊112b。導(dǎo)電凸塊106電性連接芯片104、第一接墊IlOa及第一接墊110b。導(dǎo)線架102具有內(nèi)引腳1020、內(nèi)引腳1022、外引腳1024及外引腳1026。內(nèi)引腳1020及內(nèi)引腳1022分別具有第一接墊IlOa及第一接墊110b，外引腳1024及外引腳1026分別具有第二接墊112a及第二接墊112b。圖I以第一接墊IlOa的中心偏離對應(yīng)的第二接墊112a的中心，且第一接墊IlOb的中心偏離對應(yīng)的第二接墊112b的中心為例作說明。于一實(shí)施例中，至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心即可。芯片104具有一上表面104a及一主動表面104b，上表面104a與主動表面104b相對而設(shè)，主動表面104b上具有數(shù)個(gè)導(dǎo)電凸塊106，芯片104以主動表面104b朝向內(nèi)引腳1020,1022的方式設(shè)置于內(nèi)引腳1020及內(nèi)引腳1022上，并利用導(dǎo)電凸塊106與第一接墊IlOaUlOb 連接。內(nèi)引腳1020包括一第一上表面1020a及一第一下表面1020b，外引腳1024包括一第二上表面1024a及一第二下表面1024b,第一上表面1020a與第二上表面1024a具有一高度差，第一下表面1020b與第二下表面1024b具有另一高度差。第一接墊IlOa設(shè)于第一上表面1020a上，第一接墊IlOb設(shè)于第一上表面1022a上，第二接墊112a設(shè)于第二下表面1024b上，第二接墊112b設(shè)于第二下表面1026b上。第一接墊IlOa與第一接墊IlOb的面積可以不同，也就是說，部分的第一接墊IlOa具有一第一面積，部分的第一接墊IlOa具有一第二面積，第一面積大于第二面積。同樣地，第二接墊112a與第二接墊112b的面積可以不同。此外，導(dǎo)電凸塊106的尺寸可以不同。于一實(shí)施例 中，對應(yīng)于第一面積的導(dǎo)電凸塊106的尺寸，大于對應(yīng)于第二面積的導(dǎo)電凸塊106的尺寸。封膠體108包覆內(nèi)引腳1020、內(nèi)引腳1022、芯片104及導(dǎo)電凸塊106。封膠體108的材料可包括酌·醒基樹月旨(Novolac-based resin)、環(huán)氧基樹月旨(epoxy-basedresin)、娃基樹脂(silicone-based resin)或其他適當(dāng)?shù)陌矂?。封膠體108亦可包括適當(dāng)?shù)奶畛鋭?，例如是粉狀的二氧化硅。可利用?shù)種封裝技術(shù)形成封膠體108，例如是壓縮成型(compression molding)、注射成型(injection molding)或轉(zhuǎn)注成型(transfermolding)。請參考圖2，本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件20的剖面示意圖。半導(dǎo)體封裝件20與圖I的半導(dǎo)體封裝件10，相同的元件以相同標(biāo)號表示，容此不再贅述，差異在于，半導(dǎo)體封裝件20更包括一屏蔽膜114，覆蓋芯片104的上表面104a與封膠體108的上表面108a上，且覆蓋于封膠體108的側(cè)壁108b及側(cè)壁108c上。如圖2所示，第二接墊112b電性連接于屏蔽膜114，以作為接地用途的接地接墊。經(jīng)由屏蔽膜114的設(shè)置，可以降低雜訊的干擾。屏蔽膜114的材料例如鋁、銅、鉻、錫、金、銀、鎳、不銹鋼及上述材料的組合的群組。屏蔽膜114可以利用例如是化學(xué)蒸鍍(Chemical Vapor Deposition, CVD)、無電鍍(electroless plating)、電鍍、印刷(printing)、噴布(spraying)、派鍍或真空沉積(vacuum deposition)等工藝方式形成。請參考圖3，本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件30的剖面示意圖。半導(dǎo)體封裝件30與圖I的半導(dǎo)體封裝件10，相同的元件以相同標(biāo)號表示，容此不再贅述，差異在于半導(dǎo)體封裝件30更包括一黏著層216及一散熱片218，黏著層216設(shè)于芯片104的上表面104a及封膠體108的上表面108a上。散熱片218設(shè)于黏著層216上，以提升芯片104的散熱效果。散熱片218的材質(zhì)可以包括硅或金屬。請參考圖4，半導(dǎo)體封裝件40包括導(dǎo)線架302、芯片304、導(dǎo)電凸塊306a、導(dǎo)電凸塊306b、封膠體308、第一接墊310及第二接墊312。導(dǎo)線架302具有內(nèi)引腳3020、內(nèi)引腳3022、外引腳3024及外引腳3026。內(nèi)引腳3020及內(nèi)引腳3022上具有第一接墊310，外引腳3024及外引腳3026上具有第二接墊312，至少一第一接墊310的中心偏離對應(yīng)的第二接墊312的中心。內(nèi)引腳3020包括第一上表面3020a及一第一下表面3020b,外引腳3024包括一第二上表面3024a及一第二下表面3024b。第一上表面3020a與第二上表面3024a具有一高度差，第一下表面3020b與第二下表面3024b具有另一高度差。第一接墊310設(shè)于第一上表面3020a及第一上表面3022a上，第二接墊108設(shè)于第二下表面3024b及第二下表面3026b上。每一個(gè)第一接墊310的面積可以不同，也就是說，部分的第一接墊310具有一第一面積，部分的第一接墊310具有一第二面積，第一面積大于第二面積。此外，導(dǎo)電凸塊306a與導(dǎo)電凸塊306b的尺寸可以不同。對應(yīng)于第一面積的導(dǎo)電凸塊306b的尺寸，大于對應(yīng)于第二面積的導(dǎo)電凸塊306a的尺寸。芯片304設(shè)置于內(nèi)引腳3020及內(nèi)引腳3022上。導(dǎo)電凸塊306a及導(dǎo)電凸塊306b電性連接芯片304及第一接墊310。封膠體308包覆內(nèi)引腳3020、內(nèi)引腳3022、導(dǎo)電凸塊306a、導(dǎo)電凸塊306b及芯片304。封膠體308的材料及形成方式可以與封膠體108相同，于此不多贅述。
于另一實(shí)施例中，可以在半導(dǎo)體封裝件40上，再形成一屏蔽膜(未繪示)，覆蓋芯片304的上表面304a與封膠體308的上表面308a上，且覆蓋于封膠體308的側(cè)壁308b及側(cè)壁308c上，經(jīng)由屏蔽膜電性連接于其中一第二接墊312作接地的用途，可以降低雜訊的干擾。屏蔽膜的材料及形成方式與屏蔽膜114相同，不再贅述。于又另一實(shí)施例中，可以在圖4的半導(dǎo)體封裝件40上，再形成一黏著層(未繪示)于芯片304的上表面304a及封膠體308的上表面308a上。然后，形成一散熱片(未繪不)于黏著層上，以提升芯片304的散熱效果。散熱片可以包括硅或金屬。本發(fā)明的上述實(shí)施例，可以依照工藝的需求調(diào)整第一接墊及第二接墊的形狀、長寬、間距及數(shù)量。并且，經(jīng)由第一接墊及第二接墊彼此中心偏離地設(shè)置(錯(cuò)位設(shè)置)，通過I/o接墊向外延伸作連接，可以減少接墊的腳數(shù)且加大接墊的間距。圖5A 5B繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的俯視圖。于此僅繪示第一接墊IlOa及第一接墊IlOb設(shè)置于導(dǎo)線架102上的可能形式，并省略其他元件以簡化說明。如圖5A 5B所示，第一接墊I IOa及第一接墊IlOb的大小及形狀可以相同或不同，且第一接墊IlOa及第一接墊IlOb (例如指狀接墊)的形狀例如圓形、橢圓形、條狀及其群組的組
八
口 ο圖6A 6B繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的仰視圖。于此僅繪示第二接墊112a及第二接墊112b設(shè)置于導(dǎo)線架102上的可能形式，并省略其他元件以簡化說明。如圖6A 6B所示，第二接墊112a及第二接墊112b的大小及形狀可以相同或不同，且第二接墊112a及第二接墊112b的形狀例如圓形、橢圓形、條狀及其群組的組合。第二接墊112a及第二接墊112b例如輸出入接墊(I/O接墊)。圖7 12繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過程圖。請參考圖7，提供一金屬載板100,金屬載板100可以銅、鐵及其組成的群組。金屬載板100具有一第一表面IOOa及一第二表面100b,第一表面IOOa與第二表面IOOb相對而設(shè),分別形成圖案化的光阻層103a及光阻層103b于第一表面IOOa及第二表面IOOb上。請參考圖8，于光阻層103a及光阻層103b未遮蔽的地方，形成金屬材質(zhì)的接墊材料，以形成數(shù)個(gè)第一接墊IlOa及第一接墊IlOb于第一表面IOOa上，且形成數(shù)個(gè)第二接墊112a及第二接墊112b于第二表面IOOb上。第一接墊110a、第一接墊110b、第二接墊112a及第二接墊112b的材質(zhì)可選自于鎳(Ni)、鈀(Pd)、金(Au)及其組合所構(gòu)成的群組。形成接墊材料的步驟例如以電鍍的方式形成。請參考圖9，移除光阻層103a(繪示于圖8)及光阻層103b (繪示于圖8)，形成如圖9所示的第一接墊IlOa及第一接墊IlOb于第一表面IOOa上，且形成第二接墊112a及第二接墊112b于第二表面IOOb上，第二接墊112a之中心偏離所對應(yīng)的第一接墊IlOa之中心,且第二接墊112b的中心偏離所對應(yīng)的第一接墊IlOb的中心。于一實(shí)施例中,第一接墊IlOa及第一接墊IlOb例如一指狀接墊(finger pad),第二接墊112a及第二接墊112b例如一輸出入接墊(I/O pad)。請參考圖10，執(zhí)行第一蝕刻工藝，以第一接墊IlOa及第一接墊IlOb作為蝕刻阻擋層，且保護(hù)下表面102b，圖案化該金屬載板100 (繪示于圖9)的第一表面100a(繪示于圖9)，以形成蝕刻后的金屬載板100’，蝕刻后的金屬載板100’具有數(shù)個(gè)第一接墊IlOa及 第一接墊IlOb設(shè)置于第一表面IOOa上。如圖10所示，于此所述的蝕刻工藝?yán)缫詽袷轿g刻液執(zhí)行一半蝕刻(half etch)步驟。請參考圖11，提供一芯片104，芯片104具有一主動表面，主動表面具有數(shù)個(gè)導(dǎo)電凸塊106，設(shè)置芯片104于第一接墊IlOa及第一接墊IlOb上，并經(jīng)由導(dǎo)電凸塊106電性連接芯片104及第一接墊IlOa及第一接墊110b。于一實(shí)施例中，芯片104例如一砷化鎵(GaAs)，導(dǎo)電凸塊106例如錫球或其他具有導(dǎo)電性質(zhì)的材料，導(dǎo)電凸塊110的尺寸大小可以不同，且導(dǎo)電凸塊110的形狀例如球狀、橢球狀、條狀及其群組的組合。請參考圖12，形成封膠體108于金屬載板100’上，以包覆第一接墊110a、第一接墊110b、蝕刻后的第一表面100’ a、導(dǎo)電凸塊110及芯片104。于一實(shí)施例中，芯片104的上表面112a與封膠體108的上表面108a實(shí)質(zhì)上齊平。于此所述的實(shí)質(zhì)上齊平，涵蓋到本發(fā)明所屬技術(shù)領(lǐng)域的人所可以理解的工藝公差所造成的影響。接著，進(jìn)行一第二蝕刻工藝，以第二接墊112a及第二接墊112b作為蝕刻阻擋層，圖案化金屬載板100’ (繪示于圖12)的第二表面100b，形成如圖I所示的導(dǎo)線架102，即形成半導(dǎo)體封裝件10。圖13繪示依照本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件20的制造過程示意圖。于圖13的步驟前，先執(zhí)行圖7 12的上述步驟。接著，利用例如是化學(xué)蒸鍍、無電鍍、電鍍、印刷、噴布、濺鍍或真空沉積工藝方式，形成一屏蔽膜114覆蓋于芯片104的上表面104a與封膠體108的上表面108a上，且覆蓋于封膠體108的側(cè)壁108b及側(cè)壁108c上，使得第二接墊112b (例如接地接墊)電性連接于屏蔽膜114，以形成半導(dǎo)體封裝件20。圖14本發(fā)明另一實(shí)施例的半導(dǎo)體封裝件30的制造過程示意圖。圖14的步驟前，先執(zhí)行圖7 12的上述步驟。接著，形成一黏著層216于芯片104的上表面104a與封膠體108的上表面108a上。然后，形成一散熱片218于黏著層216上，即形成半導(dǎo)體封裝件30。圖15 18繪示依照本發(fā)明一實(shí)施例的半導(dǎo)體封裝件的制造過程圖。請參考圖15，提供一金屬載板300,金屬載板300可以銅、鐵及其組成的群組。金屬載板300具有一第一表面300a及一第二表面300b,第一表面300a與第二表面300b相對而設(shè),分別形成圖案化的光阻層303a及光阻層303b于第一表面300a及第二表面300b上。接著，于光阻層303a及光阻層303b未遮蔽的地方,形成金屬材質(zhì)的接墊材料，以形成數(shù)個(gè)第一接墊310于第一表面300a上，且形成數(shù)個(gè)第二接墊312于第二表面300b上。第一接墊310及第二接墊312的材質(zhì)可選自于鎳(Ni)、鈀(Pd)、金(Au)及其組合所構(gòu)成的群組，形成接墊材料的步驟例如以電鍍的方式形成。請參考圖16，移除光阻層303a(繪示于圖15)及光阻層303b (繪示于圖15)。以第一接墊310作為蝕刻阻擋層執(zhí)行一第一蝕刻工藝(例如一半蝕刻工藝)，圖案化該金屬載板300的第一表面300a(繪示于圖15)，以形成蝕刻后的金屬載板300’，于此所述的半蝕刻工藝?yán)缫詽裎g刻步驟進(jìn)行。圖16僅為示意圖，依照工藝的條件，蝕刻的凹槽可能會有傾斜的側(cè)壁，而非完全筆直。于一實(shí)施例中，第一接墊310例如一指狀接墊(finger pad),第二接墊312例如一輸出入接墊(I/O pad)。請參考圖17，提供一芯片304，芯片304具有一上表面304a及與上表面304a相對而設(shè)的主動表面304b,主動表面304b具有導(dǎo)電凸塊306a及導(dǎo)電凸塊306b。設(shè)置芯片304于第一接墊310上。于一實(shí)施例中，芯片304例如一砷化鎵(GaAs)芯片，導(dǎo)電凸塊306a例如錫球或其他具有導(dǎo)電性質(zhì)的材料，導(dǎo)電凸塊306a的大小可以相同或不同，且導(dǎo)電凸塊 306a的形狀例如球狀、橢球狀、條狀及其群組的組合。導(dǎo)電凸塊306b例如由數(shù)個(gè)導(dǎo)電凸塊306a融合所形成，經(jīng)由導(dǎo)電凸塊306a與導(dǎo)電凸塊306b電性連接芯片304的主動表面304b及第一接墊310。請參考圖18，形成封膠體308于金屬載板300’上，以包覆第一接墊310、蝕刻后的第一表面300’a、導(dǎo)電凸塊306a、導(dǎo)電凸塊306b及芯片304。于一實(shí)施例中，芯片304的一表面304a與封膠體308的一表面308a實(shí)質(zhì)上齊平。于此所述的實(shí)質(zhì)上齊平涵蓋到本發(fā)明所屬技術(shù)領(lǐng)域的人所可以理解的工藝公差所造成的影響。接著，進(jìn)行一第二蝕刻工藝，以第二接墊312作為蝕刻阻擋層，蝕刻金屬載板300’的下表面300b，形成如圖4的導(dǎo)線架302，以形成半導(dǎo)體封裝件40。綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體封裝件，包括 一導(dǎo)線架，具有數(shù)個(gè)內(nèi)引腳及數(shù)個(gè)外引腳，所述內(nèi)引腳具有數(shù)個(gè)第一接墊，所述外引腳具有數(shù)個(gè)第二接墊，至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心； 一芯片，設(shè)置于所述內(nèi)引腳上； 數(shù)個(gè)導(dǎo)電凸塊，電性連接該芯片與所述第一接墊；以及 一封膠體，包覆所述內(nèi)引腳、該芯片及所述導(dǎo)電凸塊。
2.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該內(nèi)引腳包括一第一上表面及一第一下表面，該外引腳包括一第二上表面及一第二下表面，該第一上表面與該第二上表面具有一高度差，該第一下表面與該第二下表面具有另一高度差。
3.如權(quán)利要求2所述的半導(dǎo)體封裝件，其中所述第一接墊設(shè)于該第一上表面上，所述第二接墊設(shè)于該第二下表面上。
4.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中部分所述第一接墊具有一第一面積，部分所述第一接墊具有一第二面積，該第一面積大于該第二面積。
5.如權(quán)利要求4所述的半導(dǎo)體封裝件，其中對應(yīng)于該第一面積的所述導(dǎo)電凸塊的尺寸大于對應(yīng)于該第二面積的所述導(dǎo)電凸塊的尺寸。
6.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該芯片的一上表面與該封膠體的一上表面齊平，該半導(dǎo)體封裝件更包括一屏蔽膜，覆蓋于該芯片的該上表面與該封膠體的該上表面上，且覆蓋于該封膠體的一側(cè)壁上。
7.如權(quán)利要求6所述的半導(dǎo)體封裝件，其中至少一第二接墊一接地接墊，且該接地接墊電性連接于該屏蔽膜。
8.如權(quán)利要求I所述的半導(dǎo)體封裝件，其中該芯片的一表面與該封膠的一表面齊平，該半導(dǎo)體封裝件更包括 一黏著層，設(shè)置于該芯片的該上表面與該封膠的該上表面上；以及 一散熱片，設(shè)置于該黏著層上。
9.一種半導(dǎo)體封裝件的制造方法，包括 提供一金屬載板，該金屬載板具有一第一表面及與該第一表面相對的一第二表面； 進(jìn)行一第一蝕刻工藝，圖案化該金屬載板的該第一表面，以形成數(shù)個(gè)第一接墊于該第一表面上； 提供一芯片，該芯片具有一主動表面，該主動表面具有數(shù)個(gè)導(dǎo)電凸塊； 設(shè)置該芯片于所述第一接墊上，并經(jīng)由所述導(dǎo)電凸塊電性連接該芯片及所述第一接墊； 在該金屬載板上形成一封膠體，以包覆所述第一接墊、所述導(dǎo)電凸塊及該芯片；以及進(jìn)行一第二蝕刻工藝，圖案化該金屬載板的該第二表面，以形成數(shù)個(gè)第二接墊于該第二表面上,其中至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心。
10.如權(quán)利要求9所述的半導(dǎo)體封裝件的制造方法，其中該芯片的一上表面與該封膠體的一上表面齊平，該半導(dǎo)體封裝件的制造方法更包括 形成一屏蔽膜，覆蓋于該芯片的該上表面與該封膠體的該上表面上，且覆蓋于該封膠體的一側(cè)壁上。
11.如權(quán)利要求9所述的半導(dǎo)體封裝件的制造方法，其中該芯片的一上表面與該封膠體的一上表面齊平，半導(dǎo)體封裝件的制造方法更包括 形成一黏著層于該芯片的該上表面與該封膠體的該上表面上；以及形成一散熱片于該黏著層上。
全文摘要
一種半導(dǎo)體封裝件，包括導(dǎo)線架、芯片、數(shù)個(gè)導(dǎo)電凸塊及封膠體。導(dǎo)線架具有數(shù)個(gè)內(nèi)引腳及數(shù)個(gè)外引腳，內(nèi)引腳具有數(shù)個(gè)第一接墊，外引腳具有數(shù)個(gè)第二接墊，至少一第二接墊的中心偏離對應(yīng)的一第一接墊的中心。芯片設(shè)置于內(nèi)引腳上。導(dǎo)電凸塊電性連接芯片與第一接墊。封膠體包覆內(nèi)引腳、芯片及導(dǎo)電凸塊。
文檔編號H01L21/60GK102867805SQ20121035974
公開日2013年1月9日 申請日期2012年9月24日 優(yōu)先權(quán)日2012年9月24日
發(fā)明者鍾啟生 申請人:日月光半導(dǎo)體制造股份有限公司