專利名稱：動態(tài)記憶體結(jié)構(gòu)的制作方法
技術領域：
本發(fā)明涉及一種動態(tài)記憶體(存儲器)結(jié)構(gòu)。尤其涉及一種具有斷開柵極而且電容單元與源極端共享的動態(tài)記憶體結(jié)構(gòu)。
背景技術：
DRAM (dynamic random access memory)記憶體結(jié)構(gòu)單兀是一種由金屬氧化物半導體(metal oxide semiconductor, MOS)的晶體管串聯(lián)至一電容器(capacitor)所構(gòu)成的記憶體結(jié)構(gòu)單元。金屬氧化物半導體晶體管包含有柵極以及至少兩組的摻雜區(qū)，分別作為漏極(source)或源極(drain)之用。金屬氧化物半導體晶體管是由電連接至柵極的字符線(word line)控制整個晶體管的開關,并利用漏極電連接至一位元線(bit line)來形成電流傳輸通路，然后再經(jīng)由源極電連接至電容器的儲存電極(storage node)達成數(shù)據(jù)儲存或 輸出的目的。在目前的動態(tài)隨機存取記憶體工藝中，電容器大多設計成堆疊于基底表面上的堆疊電容(stack capacitor)或是埋入基底中的深溝渠電容(deep trench capacitor) 二種。無論是哪一種動態(tài)隨機存取記憶體，都只有一個柵極來控制埋在基材中的柵極通道的開關，而且需要另外建構(gòu)電連接至源極端的電容器來達成數(shù)據(jù)儲存或輸出的目的。隨著各種電子產(chǎn)品朝小型化發(fā)展的趨勢，動態(tài)隨機存取記憶體元件的設計也必須符合高積集度、高密度的要求。而縮小晶體管元件尺寸的設計，為提升動態(tài)隨機存取記憶體等積體電路積集度的有效方法。唯當晶體管元件尺寸微縮至極限，則需轉(zhuǎn)變?yōu)槿S(three-dimensional, 3D)晶體管，如鰭狀結(jié)構(gòu)。另外，為了促使動態(tài)隨機存取記憶體元件要有良好的性能，三維晶體管經(jīng)常需要要求通道區(qū)的長度至少大于通道區(qū)寬度的兩倍，但是這并不利于縮小晶體管元件尺寸的設計。有鑒于此，仍然希望能發(fā)展出新的動態(tài)隨機存取記憶體結(jié)構(gòu)，其具有更小的記憶單元尺寸、又不用限制通道區(qū)的長度與寬度的比例，以祈進一步降低成本，提升競爭力。

發(fā)明內(nèi)容
本發(fā)明的目的在于是提出一種新的動態(tài)隨機存取記憶體(存儲器)結(jié)構(gòu)，其具有位于基材上的柵極通道、復合式(composite)的源極端與電容器、強化控制柵極通道的背驅(qū)柵極(back gate)、又不用限制通道區(qū)的長度與寬度的比例以及更小的記憶單元尺寸，以進一步降低成本，提升競爭力。本發(fā)明的動態(tài)記憶體結(jié)構(gòu)，至少包含基材、第一條狀(strip)半導體材料、斷開柵極(split gate)、第一介電層、第一柵極介電層與第一電容單元。第一條狀半導體材料位于基材上，并沿著第一方向延伸。斷開柵極位于基材上并沿著第二方向延伸。斷開柵極包含獨立的第一區(qū)塊(block)以及第二區(qū)塊，而將第一條狀半導體材料分成第一源極端、第一漏極端及第一通道區(qū)。第一介電層至少部分夾置于斷開柵極與基材之間。第一柵極介電層至少部分夾置于斷開柵極與第一條狀半導體材料之間。第一電容單元則與第一源極端電連接。
在本發(fā)明的一實施方式中，基材可以為導電性娃基材、絕緣性娃基材或其組合。在本發(fā)明的另一實施方式中，第一方向與第二方向?qū)嵸|(zhì)上垂直，或是實質(zhì)上互相交錯但又不垂直。在本發(fā)明的另一實施方式中，第一電容單元位于基材上，并包含作為下電極用的第一源極端、至少部分覆蓋第一源極端并作為電容介電層用的第二介電層、以及至少部分覆蓋第二介電層而作為上電極用的電容金屬層，所以第一源極端又成為第一電容單元的下電極。在本發(fā)明的另一實施方式中，第一介電層與第二介電層可為相同或是不同的高介電常數(shù)材料。在本發(fā)明的另一實施方式中，第二介電層覆蓋第一源極端最多達五面。 在本發(fā)明的另一實施方式中，電容金屬層完全覆蓋第一源極端。在本發(fā)明的另一實施方式中，第一區(qū)塊以及第二區(qū)塊的其中一者為驅(qū)動柵極(drive gate)，而另一者則為背驅(qū)柵極，而分別控制同一個柵極通道。在本發(fā)明的另一實施方式中，動態(tài)記憶體結(jié)構(gòu)還包含與驅(qū)動柵極電連接的字符線。在本發(fā)明的另一實施方式中，動態(tài)記憶體結(jié)構(gòu)還包含與背驅(qū)柵極電連接的背驅(qū)線。在本發(fā)明的另一實施方式中，第一條狀半導體材料高于第一區(qū)塊以及第二區(qū)塊其中的至少一者。在本發(fā)明的另一實施方式中，第一區(qū)塊以及第二區(qū)塊其中的至少一者高于第一條狀半導體材料。在本發(fā)明的另一實施方式中，柵極包含金屬。在本發(fā)明的另一實施方式中，第一條狀半導體材料、第一源極端與第一漏極端為一體成形。在本發(fā)明的另一實施方式中，動態(tài)記憶體結(jié)構(gòu)還包含與第一漏極端電連接的位元線。在本發(fā)明的另一實施方式中，動態(tài)記憶體結(jié)構(gòu)還包含位于基材上并沿著第一方向延伸的第二條狀半導體材料、至少部分夾置于斷開柵極與第二條狀半導體材料間的第二柵極介電層、以及與第二源極端電連接的第二電容單元。斷開柵極還包含第三區(qū)塊，使得第二區(qū)塊以及第三區(qū)塊一起將第二條狀半導體材料分成第二源極端、第二漏極端及第二通道區(qū)。在本發(fā)明的另一實施方式中，第二電容單元位于基材上，并包含作為下電極的第二源極端、至少部分覆蓋第二源極端并作為第二電容介電層的第二介電層、以及至少部分覆蓋第二介電層而作為第二上電極的電容金屬層。第一源極端與第二源極端彼此不接觸。在本發(fā)明的另一實施方式中，第一條狀半導體材料、第二條狀半導體材料、斷開柵極、第一電容單元與第二電容單元一起成為一動態(tài)記憶體單元。在本發(fā)明的另一實施方式中，第一電容單元與第二電容單元一起共享電容金屬層。在本發(fā)明的另一實施方式中，第一電容單元與第二電容單元一起共享背驅(qū)柵極。
以下結(jié)合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。


圖1至圖4繪示本發(fā)明的動態(tài)記憶體結(jié)構(gòu)；圖1繪示第一條狀半導體材料高于第一區(qū)塊以及第二區(qū)塊；圖2繪示第一區(qū)塊以及第二區(qū)塊高于第一條狀半導體材料；圖3其繪示本發(fā)明三維立體動態(tài)記憶體結(jié)構(gòu)的第二種實施例；圖4其繪示本發(fā)明三維立體動態(tài)記憶體結(jié)構(gòu)的第三種實施例。其中，附圖標記100動態(tài)記憶體結(jié)構(gòu) 101基材105第一方向106第二方向110/115/117條狀半導體材料111第一通道區(qū)寬度120斷開柵極121第一通道區(qū)122第一柵極介電層123第一區(qū)塊、驅(qū)動柵極124第二區(qū)塊、背驅(qū)柵極125第三區(qū)塊、驅(qū)動柵極126字符線127背驅(qū)線128第二通道區(qū)130第一源極端131源極寬度135第二源極端137第三源極端140第一漏極端141漏極寬度142位元線143第二漏極端150第二介電層160第一電容單元160’第二電容單元161第三電容單元162電容金屬層200動態(tài)記憶體單元
具體實施例方式下面結(jié)合附圖對本發(fā)明的結(jié)構(gòu)原理和工作原理作具體的描述本發(fā)明提供一種具有斷開柵極的動態(tài)記憶體結(jié)構(gòu)，能夠有效強化控制柵極通道與控制漏電流，以及成就更小的記憶單元尺寸。圖1與圖2繪示本發(fā)明的動態(tài)記憶體結(jié)構(gòu)。在本發(fā)明動態(tài)記憶體結(jié)構(gòu)100的第一種實施例中，至少包含基材101、第一條狀半導體材料110、柵極120、第一源極端130、第一漏極端140、第一通道區(qū)121、第一柵極介電層122、第二介電層150與第一電容單元160。柵極120、第一源極端130、第一漏極端140、第一通道區(qū)121與第一電容單元160 —起成為動態(tài)記憶體結(jié)構(gòu)100的主要部分。基材101可為導電性娃基材，例如為含娃基材、三/五族覆娃基材(例如GaN-on-silicon)、石墨烯覆娃基材(graphene-on-silicon)或娃覆絕緣(silicon-on-1nsulator, SOI)基材等的半導體基材、絕緣性 娃基材或其組合。第一條狀半導體材料HO則至少部分位于基材101表面上，并沿著第一方向105延伸，且至少在第一條狀半導體材料110周圍或各第一條狀半導體材料110之間設置有淺溝渠隔離(STI)等的絕緣材料。第一條狀半導體材料110可以包含硅材料，例如單晶硅，其可利用蝕刻或外延制得。由于基材101可以為導電性硅基材或是硅覆絕緣基材，所以第一條狀半導體材料110可能與基材電絕緣或是電連接。在圖1所繪示的第一實施例中，基材101是為一塊狀硅基材，故第一條狀半導體材料110與基材101電連接。另一方面，斷開柵極120位于基材101上并沿著第二方向106延伸。如圖1所繪示，斷開柵極120至少包含獨立的第一區(qū)塊123 (block)以及第二區(qū)塊124。因為第一區(qū)塊123與第二區(qū)塊124的緣故，會將第一條狀半導體材料110分成第一源極端130、第一漏極端140及第一通道區(qū)121。在本發(fā)明的一個實施方式中，第一條狀半導體材料110、第一源極端130與第一漏極端140可以為一體成形(integrally formed)。另外,第一源極端130則可以與第一電容單兀160電連接。在本發(fā)明另一實施方式中,第一方向105與第二方向106可以實質(zhì)上垂直?；蚴?，第一方向105與第二方向106可以互相交錯但又不垂直。第一柵極介電層122至少部分夾置于斷開柵極120與第一條狀半導體材料110之間，成為斷開柵極120用來控制第一通道區(qū)121的介電層，第一柵極介電層122也可能至少部分夾置在第一條狀半導體材料110與基材101之間，而成為第一介電層。較佳者，第一柵極介電層122是一種介電常數(shù)大于氧化娃的高介電材料(high k material),例如第一柵極介電層122可以是氧化鉿(hafnium oxide, HfO2)、娃酸鉿氧化合物(hafniumsilicon oxide, HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSi0N)>氧化招(aluminum oxide, A1203)、氧化鑭(lanthanum oxide, La203)、氧化組(tantalumoxide, Ta205)等高介電材料,或其組合。本發(fā)明的斷開柵極120可以包含多晶硅、金屬硅化物或金屬等導電材料，并與第一柵極介電層122 —起構(gòu)成柵極結(jié)構(gòu)。在本發(fā)明較佳的實施方式中，斷開柵極120的第一區(qū)塊123以及第二區(qū)塊124的其中一者成為驅(qū)動柵極(drive gate)，而另一者則成為背驅(qū)柵極，而分別控制同一個柵極通道121，而具有控制第一通道區(qū)121開/關(οη/ο )的極佳能力。在開啟時，同時提供驅(qū)動柵極與背驅(qū)柵極正電壓，所以第一通道區(qū)121打開后充足的電流提供正確的儲存信息(storage signal)。而在關閉時，提供背驅(qū)柵極負電壓又可以彌補驅(qū)動柵極的不足，來盡量減低漏電流而提供較長的維持時間(retention time)。另一方面，在現(xiàn)有技術中為了促使三維晶體管元件要有良好的性能，經(jīng)常需要設計通道區(qū)的長度至少大于通道區(qū)寬度的兩倍，此為現(xiàn)有技術的缺點，而本發(fā)明正可避免此限制。在本發(fā)明的一實施方式中，如圖1所繪示，第一條狀半導體110材料可以高于第一區(qū)塊123以及第二區(qū)塊124其中的至少一者?；蚴?，如圖2所繪示，第一區(qū)塊123以及第二區(qū)塊124其中的至少一者高于第一條狀半導體材料110。在本發(fā)明另一實施方式中，第一源極端130的尺寸會較第一漏極端140的尺寸以及第一通道區(qū)121的尺寸都來的大，所以第一源極端130與第一漏極端140會具有不對稱的形狀。例如，第一源極端130沿著第二方向106上的源極寬度131大于第一條狀半導體材料110沿著第二方向106上的第一通道區(qū)寬度111，也大于第一漏極端140沿著第二方向106上的漏極寬度141。因此，第一源極端130、第一漏極端140以及第一通道區(qū)121 —起形成T字形，第一源極端130則為尺寸較大的一端。因此，本發(fā)明三維立體動態(tài)記憶體結(jié)構(gòu)100的第一電容單元160是與第一源極端 130 —起位于基材101的表面上,而且第一源極端130成為第一電容單兀160的一部分。例如，第一電容單兀160包含第一源極端130、第二介電層150與電容金屬層162,使得第一電容單元160會具有至少5pF的電容值。其中，第一源極端130可以作為第一電容單元160的下電極之用。其次，第二介電層150則至少部分覆蓋第一源極端130，而作為第一電容單元160的電容介電層之用。例如第二介電層150覆蓋第一源極端130的至少一面，或是第二介電層150覆蓋源極端130的兩面、三面、四面、而最多可達五面。此外，電容金屬層162又至少部分覆蓋第二介電層150,而作為第一電容單元160的上電極之用。第二介電層150較佳也為介電常數(shù)大于氧化硅的高介電材料。例如，電容金屬層162會完全覆蓋第二介電層150與第一源極端130。在本發(fā)明另一實施方式中，第一柵極介電層122與第二介電層150可以為相同的高介電常數(shù)材料，較佳者可于同一高介電常數(shù)工藝中一起制作。例如，以后置高介電常數(shù)后柵極(Gate-Last forHigh-K Last)工藝為例，第一柵極介電層122還有斷開柵極120，便可與第二介電層150以及電容金屬層162同時制得?；蛘?，第一柵極介電層122與第二介電層150可以是不同的高介電常數(shù)材料。在本發(fā)明另一實施方式中，本發(fā)明的動態(tài)記憶體結(jié)構(gòu)100中還可以包含位元線(bit line)、字符線(word line)與背驅(qū)線(back drive line),而分別與動態(tài)記憶體結(jié)構(gòu)100中的其他元件電連接。例如，位元線142與第一漏極端140電連接而用于信號的讀寫(read/write)，字符線126則與斷開柵極120中的驅(qū)動柵極123電連接。在本發(fā)明的另一實施方式中，動態(tài)記憶體結(jié)構(gòu)100還包含與背驅(qū)柵極124電連接的背驅(qū)線127，用來盡量減低漏電流而提供較長的維持時間。本發(fā)明動態(tài)記憶體結(jié)構(gòu)100的操作方式為本領域普通技術人員所熟知，因此不予贅述。請參考圖3，其繪示本發(fā)明三維立體動態(tài)記憶體結(jié)構(gòu)的第二種實施例。在本發(fā)明的第二種實施例中，多組的條狀半導體材料與斷開柵極還可以一起形成一個動態(tài)記憶體單元，以大幅提高通道寬度與電容面積。例如，請參考圖3，第一條狀半導體材料110、斷開柵極120、第一電容單元160、第二條狀半導體材料115與第二電容單元160’一起構(gòu)成動態(tài)記憶體單元200。本發(fā)明第二種實施例與本發(fā)明現(xiàn)有所述實施例的主要差異在于條狀半導體材料的數(shù)目、漏極的形狀與電容金屬層的形狀。在本發(fā)明的第二種實施例中，首先，第二條狀半導體材料115類似于現(xiàn)有述的第一條狀半導體材料110，均位于基材101上并沿著第一方向105延伸。第二條狀半導體材料115與第一條狀半導體材料110分別可以與基材101電絕緣或是電連接。斷開柵極120還包含第三區(qū)塊125，使得第二區(qū)塊124以及第三區(qū)塊125—起將第二條狀半導體材料115分成第二源極端135、第二漏極端143及第二通道區(qū)128。斷開柵極120將第一條狀半導體材料110分成第一源極端130、第一漏極端140及第一通道區(qū)121。其中，第一柵極介電層122至少部分夾置于斷開柵極120與第一條狀半導體材料110之間，以及同時夾置于斷開柵極120與第二條狀半導體材料115之間。位于基材101上的第一源極端130可以作為第一電容單元160的下電極之用。其次，第二介電層150則至少部分覆蓋第一源極端130，而作為第一電容單元160的電容介電 層之用。另外，電容金屬層162又至少部分覆蓋第二介電層150，而作為第一電容單元160的上電極之用。類似地，第二電容單元160’包含第二源極端135、第二介電層163與電容金屬層162。第二源極端135作為第二電容單元160’的下電極之用，所以第二源極端135電連接第二電容單元160’。第二介電層163則至少部分地覆蓋第二源極端135并作為第二電容單兀160’的電容介電層之用。又，第一電容單兀160與第二電容單兀160’共用電容金屬層162，使得電容金屬層162也至少部分地覆蓋第二介電層163而作為第二電容單元160’的上電極之用。在本發(fā)明一實施方式中，第一源極端130與第二源極135端彼此不接觸。在本發(fā)明的另一實施方式中，第一條狀半導體材料110、第二條狀半導體材料115、斷開柵極120、第一電容單元160與第二電容單元160’，因為第一電容單元160與第二電容單元160’一起共享電容金屬層162而成為一復合(composite)動態(tài)記憶體單兀。在本發(fā)明的另一實施方式中，第一電容單元160與第二電容單元160’也可以一起共享背驅(qū)柵極124，使得背驅(qū)柵極124可以分別協(xié)助并強化驅(qū)動柵極123 (電連接至字符線126)與驅(qū)動柵極125 (也電連接至字符線126)控制第一通道區(qū)121與第二通道區(qū)128的開與關。在本發(fā)明又一實施方式中，請參考圖4，其繪示本發(fā)明三維立體動態(tài)記憶體結(jié)構(gòu)的第三種實施例，具有三組或以上的條狀半導體材料與斷開柵極還可以一起形成一個動態(tài)記憶體單元，以大幅提高通道寬度與電容面積。三組或以上的條狀半導體材料110/115/117一起形成一個動態(tài)記憶體單元，其中第一源極端130、第二源極端135、第三源極端137分別作為第一電容單兀160、第二電容單兀160’、與第三電容單兀161的下電極之用。電容金屬層162也至少部分地覆蓋第一電容單元160、第二電容單元160’、與第三電容單元161而作為第一電容單元160、第二電容單元160’、與第三電容單元161的上電極之用。當然，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權(quán)利要求的保護范圍。
權(quán)利要求
1.一種動態(tài)記憶體結(jié)構(gòu)，其特征在于，包含 一基材； 位于該基材上并沿著一第一方向延伸的一第一條狀半導體材料； 位于該基材上并沿著一第二方向延伸的一斷開柵極，其包含獨立的一第一區(qū)塊以及一第二區(qū)塊，而將該第一條狀半導體材料分成一第一源極端、一第一漏極端及一第一通道區(qū)； 一第一介電層，至少部分夾置于該斷開柵極與該基材之間； 一第一柵極介電層，至少部分夾置于該斷開柵極與該第一條狀半導體材料之間；以及 一第一電容單兀，與該第一源極端電連接。
2.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該基材為一導電性娃基材、一絕緣性硅基材或其組合。
3.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一方向與該第二方向垂直。
4.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一方向與該第二方向互相交錯不垂直。
5.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一電容單元位于該基材上，并包含作為一下電極的該第一源極端、至少部分覆蓋該第一源極端并作為一電容介電層的一第二介電層、以及至少部分覆蓋該第二介電層而作為一上電極的一電容金屬層。
6.根據(jù)權(quán)利要求5的動態(tài)記憶體結(jié)構(gòu),其特征在于,該第一介電層與該第二介電層為相同與不同的一高介電常數(shù)材料的其中一者。
7.根據(jù)權(quán)利要求5的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第二介電層覆蓋該第一源極端最多達五面。
8.根據(jù)權(quán)利要求5的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該電容金屬層完全覆蓋該第一源極端。
9.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一區(qū)塊以及該第二區(qū)塊的其中一者為一驅(qū)動柵極(drive gate),而另一者為一背驅(qū)柵極(back gate)。
10.根據(jù)權(quán)利要求9的動態(tài)記憶體結(jié)構(gòu)，其特征在于，還包含 一字符線，與該驅(qū)動柵極電連接。
11.根據(jù)權(quán)利要求9的動態(tài)記憶體結(jié)構(gòu)，其特征在于，還包含 一背驅(qū)線，與該背驅(qū)柵極電連接。
12.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一條狀半導體材料高于該第一區(qū)塊以及該第二區(qū)塊其中的至少一者。
13.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一區(qū)塊以及該第二區(qū)塊其中的至少一者高于該第一條狀半導體材料。
14.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該柵極包含一金屬。
15.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一條狀半導體材料、該第一源極端與該第一漏極端為一體成形。
16.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，還包含 一位元線，與該第一漏極端電連接。
17.根據(jù)權(quán)利要求1的動態(tài)記憶體結(jié)構(gòu)，其特征在于，還包含位于該基材上并沿著該第一方向延伸的一第二條狀半導體材料，其中該斷開柵極還包含一第三區(qū)塊，使得該第二區(qū)塊以及該第三區(qū)塊一起將該第二條狀半導體材料分成一第二源極端、一第二漏極端及一第二通道區(qū)； 一第二柵極介電層，至少部分夾置于該斷開柵極與該第二條狀半導體材料之間；以及 一第二電容單元，與該第二源極端電連接。
18.根據(jù)權(quán)利要求17的動態(tài)記憶體結(jié)構(gòu)，其中該第二電容單元位于該基材上，并包含作為一下電極的該第二源極端、至少部分覆蓋該第二源極端并作為一第二電容介電層的一第二介電層、以及至少部分覆蓋該第二介電層而作為一第二上電極的一電容金屬層，其中該第一源極端與該第二源極端彼此不接觸。
19.根據(jù)權(quán)利要求17的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一條狀半導體材料、該第二條狀半導體材料、該斷開柵極、該第一電容單元與該第二電容單元一起成為一動態(tài)記憶體單元。
20.根據(jù)權(quán)利要求19的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一電容單元與該第二電容單兀一起共享一電容金屬層。
21.根據(jù)權(quán)利要求19的動態(tài)記憶體結(jié)構(gòu)，其特征在于，該第一電容單元與該第二電容單元一起共享一背驅(qū)柵極。
全文摘要
一種動態(tài)記憶體結(jié)構(gòu)，至少包含基材、條狀半導體材料、斷開柵極、介電層、柵極介電層與電容單元。條狀半導體材料位于基材上，并沿著第一方向延伸。斷開柵極位于基材上并沿著第二方向延伸。斷開柵極包含獨立的第一區(qū)塊以及第二區(qū)塊，而將條狀半導體材料分成源極端、漏極端及通道區(qū)。介電層至少部分夾置于斷開柵極與基材之間。柵極介電層至少部分夾置于斷開柵極與條狀半導體材料之間。電容單元則與源極端電連接。
文檔編號H01L27/108GK103000633SQ201210365860
公開日2013年3月27日 申請日期2012年9月27日 優(yōu)先權(quán)日2011年10月7日
發(fā)明者郭明宏 申請人:鈺創(chuàng)科技股份有限公司