專利名稱：半導體器件系統(tǒng)級封裝結構及封裝模組的制作方法
技術領域：
本發(fā)明屬于半導體制造領域技術，尤其涉及一種半導體器件系統(tǒng)級封裝結構及封裝模組。
背景技術：
系統(tǒng)級封裝，是指將多個具有不同功能的有源組件與無源組件，以及諸如微機電系統(tǒng)(MEMS)、光學(Optics)元件等其它元件組合在同一封裝體，使其成為可提供多種功能的單顆標準封裝組件，形成一個系統(tǒng)或子系統(tǒng)。其可以靈活而及時地對個別芯片或器件進 行升級換代，因此可以縮短IC設計周期，降低設計費用，減少芯片測試時間。另外，系統(tǒng)級封裝產(chǎn)品設計彈性大、開發(fā)時間快速，開發(fā)成本低，整合密度高，尺寸小，并使用更少的系統(tǒng)電路板空間，讓產(chǎn)品設計擁有更多的發(fā)揮空間?，F(xiàn)有地系統(tǒng)級封裝采用金屬引線工藝，將芯片與芯片間的焊盤用金屬線進行引線鍵合，起到電性連接的作用。然而，這樣的封裝方式會導致最后的產(chǎn)品尺寸較大，且生產(chǎn)效率較低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種解決上述技術問題的半導體器件系統(tǒng)級封裝結構及封裝模組。其中，該半導體器件系統(tǒng)級封裝結構，包括
第一芯片，所述第一芯片包括設有再分布第一焊墊和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述再分布第一焊墊；
第二芯片，所述第二芯片包括設有第二焊墊203和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述第二焊墊203 ；
所述再分布第一焊墊和所述第二焊墊203貼合并電性連接。作為本發(fā)明的進一步改進，所述半導體器件系統(tǒng)級封裝結構還包括設置于所述第一芯片的第一面上的焊球，所述焊球電性連接所述第一芯片的控制電路，所述焊球直徑大于所述第二芯片的厚度。作為本發(fā)明的進一步改進，所述半導體器件系統(tǒng)級封裝結構還包括設置于所述第一芯片的第一面上的焊球，所述焊球電性連接所述第一芯片的控制電路，所述焊球直徑小于所述第二芯片的厚度。作為本發(fā)明的進一步改進，所述再分布第一焊墊與所述第二焊墊203間設有各向異性導電膠。相應地，該半導體器件系統(tǒng)級封裝模組，包括
半導體器件系統(tǒng)級封裝結構和與所述半導體器件系統(tǒng)級封裝結構電性連接的外接電路板；所述半導體器件系統(tǒng)級封裝結構包括
第一芯片，所述第一芯片包括設有再分布第一焊墊和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述再分布第一焊墊，所述第一芯片的第一面上設有焊球，所述焊球電性連接所述第一芯片的控制電路和所述外接電路板；
第二芯片，所述第二芯片包括設有第二焊墊203和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述第二焊墊203 ；
所述再分布第一焊墊和所述第二焊墊203電性連接。作為本發(fā)明的進一步改進， 所述焊球直徑大于所述第二芯片的厚度。作為本發(fā)明的進一步改進，所述焊球直徑小于所述第二芯片的厚度。作為本發(fā)明的進一步改進，所述外接電路板設有配合所述第二芯片的中空部，所述第二芯片至少部分容納于所述中空部內(nèi)。作為本發(fā)明的進一步改進，所述再分布第一焊墊與所述第二焊墊203間設有各向異性導電膠。與現(xiàn)有技術相比，本發(fā)明通過芯片間相對的電連接，使得多個芯片的系統(tǒng)級封裝尺寸大大縮小、生產(chǎn)效率提高、工藝簡單。


圖I是本發(fā)明一實施方式中第一芯片的俯視結構示意 圖2是本發(fā)明一實施方式中第二芯片連接第一芯片的俯視結構示意 圖3是本發(fā)明一實施方式中半導體器件系統(tǒng)級封裝結構的側視結構示意 圖4是本發(fā)明一實施方式中半導體器件系統(tǒng)級封裝結構與PCB板連接的側視結構示意
圖5是本發(fā)明另一實施方式中半導體器件系統(tǒng)級封裝結構的側視結構示意 圖6是另一實施方式中半導體器件系統(tǒng)級封裝結構與PCB板連接的俯視結構示意圖； 圖7是圖6V-V’剖視線方向的立體結構示意圖。
具體實施例方式以下將結合附圖所示的具體實施方式
對本發(fā)明進行詳細描述。但這些實施方式并不限制本發(fā)明，本領域的普通技術人員根據(jù)這些實施方式所做出的結構、方法、或功能上的變換均包含在本發(fā)明的保護范圍內(nèi)。參圖I所示，在本發(fā)明一實施方式中，所述半導體器件系統(tǒng)級封裝結構包括第一芯片10,該第一芯片10包括設置有控制電路(圖中未不出)的第一面,和與所述第一面相背的第二面，其中，在該第一面上，還設有至少一個再分布電路101，該再分布電路101電性連接所述控制電路，并將該控制電路與設置在該第一面上的至少一個再分布第一焊墊103電性連接，優(yōu)選地，在實施方式中，該第一面上設置有四個再分布第一焊墊103，該再分布第一焊墊103可作為該控制電路的輸入端與第二芯片電性連接。另外，通過該再分布電路101，該控制電路還電性連接設置在第一面上的至少一個焊墊105，以通過焊墊105與外接電路板電性連接。如圖2所示，所述半導體器件系統(tǒng)級封裝結構還包括第二芯片20，該第二芯片20與第一芯片10可實現(xiàn)不同的功能，并可與第一芯片10電性連接組成一個系統(tǒng)或者子系統(tǒng)。該第二芯片20的結構與第一芯片類似，其包括設有控制電路(圖中未示出)的第一面，和與所述第一面相背的第二面，其中，在該第一面上，還設有至少一個再分布電路，該再分布電路電性連接所述控制電路，并將該控制電路與設置在該第一面上的至少一個與再分布第一焊墊位置相互匹配的第二焊墊203電性連接，優(yōu)選地，在實施方式中，該第一面上設置有四
個第二焊墊203，該第二焊墊203與所述再分布第一焊墊--對應，并可作為該控制電路的
輸出端與第一芯片10電性連接。在本發(fā)明的一實施方式中，在所述半導體器件系統(tǒng)級封裝結構中，該第二芯片20的第一面朝向第一芯片10的第一面設置，并通過該第二芯片20上設置的第二焊墊203與第一芯片10上設置的再分布第一焊墊103貼合，形成電性連接，以直接的將第二芯片20電性連接第一芯片10。通過此結構，可無需采用金屬引線工藝， 將芯片與芯片間的焊墊直接鍵合，起到電性連接的作用。從而，使多個芯片的系統(tǒng)級封裝尺寸大大縮小、提高了生產(chǎn)效率、簡化了工藝流程。優(yōu)選地，在本發(fā)明的一實施方式中，該再分布第一焊墊103可通過各向異性導電膠205與所述第二焊墊203形成電性連接，即是在所述再分布第一焊墊103和所述第二焊墊203之間設置有各向異性導電膠205，且第一芯片與第二芯片間緊密貼合，不需要再在兩芯片之間填料(underfilling)。具體為，將各向異性導電膠205置于第一芯片10的第一面，覆蓋再分布第一焊墊103 ;再將第二芯片20的第二焊墊203對應再分布第一焊墊103鍵合；通過各向異性導電膠205的特性，受到鍵合壓力的區(qū)域實現(xiàn)電性導通，即使得再分布第一焊墊103和第二焊墊203電性導通，顯著的簡化了工藝流程，提高了生產(chǎn)效率。當然，在本發(fā)明的其他實施方式中，還可在再分布第一焊墊103上形成微凸塊(Micro bump),或金凸塊(如gold bump,或Au stad bump)的方式,與第二焊墊203電性連接。如圖3所示，在本發(fā)明的一實施方式中，所述半導體器件系統(tǒng)級封裝結構還包括設置于所述第一芯片10的第一面上的焊球107，所述焊球107可電性連接第一芯片10上是焊墊105 (參圖I所示)，也可電性連接第一芯片10上的再分布第二焊墊(圖中未示出)，并通過該焊墊105或再分布第二焊墊電性連接所述第一芯片10的控制電路。且該焊球107直徑大于第二芯片20的厚度。即是設置在第一芯片10上時，該焊球107在垂直方向上高出所述第二芯片20。如圖4所示，為采用上述實施方式的半導體器件系統(tǒng)級封裝結構的封裝模組，該封裝模組包括該封裝結構和與該封裝結構電性連接的外接電路板30，如PCB電路板，其中，該封裝結構通過上述焊球107與所述外接電路板30電性連接。如圖5所示，在本發(fā)明的另一實施方式中，所述第一芯片10與第二芯片20的連接結構與上述實施方式相同，在此不再贅述。該實施方式與上述實施方式的不同點為所述半導體器件系統(tǒng)級封裝結構還包括設置于所述第一芯片10的第一面上的焊球107，所述焊球107可電性連接第一芯片10上的焊墊105 (參圖I所示)，并通過該焊墊105電性連接所述第一芯片10的控制電路。且該焊球107直徑小于第二芯片20的厚度。即是設置在第一芯片10上時，該焊球107在垂直方向上低于所述第二芯片20。如圖6、圖7所示，為采用另一實施方式的半導體器件系統(tǒng)級封裝結構的封裝模組，該封裝模組包括該封裝結構和與該封裝結構電性連接的外接電路板30，如PCB電路板，其中，該封裝結構通過上述焊球107與所述外接電路板30電性連接。因為在該實施方式中，焊球107直徑小于第二芯片20的厚度，故一般的外接電路板無法直接與該焊球107電性連接。在本實施方式中，所述外接電路板30設有配合所述第二芯片20的中空部301，使得所述第二芯片20至少部分容納于所述中空部301內(nèi)。優(yōu)選地，所述第二芯片20和所述中空部的301內(nèi)壁之間還設有空隙。應當理解，雖然本說明書按照實施方式加以描述，但并非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經(jīng)適當組合，形成本領域技術人員可以理解的其他實施方式。上文所列出的一系列的詳細說明僅僅是針對本發(fā)明的可行性實施方式的具體說明，它們并非用以限制本發(fā)明的保護范圍，凡未脫離本發(fā)明技藝精神所作的等效實施方式或變更均應包含在本發(fā)明的保護范圍之內(nèi)?！?br> 權利要求
1.一種半導體器件系統(tǒng)級封裝結構，包括 第一芯片，所述第一芯片包括設有再分布第一焊墊和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述再分布第一焊墊； 第二芯片，所述第二芯片包括設有第二焊墊203和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述第二焊墊203 ； 其特征在于，所述再分布第一焊墊和所述第二焊墊203貼合并電性連接。
2.根據(jù)權利要求I所述的半導體器件系統(tǒng)級封裝結構，其特征在于，所述半導體器件系統(tǒng)級封裝結構還包括設置于所述第一芯片的第一面上的焊球，所述焊球電性連接所述第一芯片的控制電路，所述焊球直徑大于所述第二芯片的厚度。
3.根據(jù)權利要求I所述的半導體器件系統(tǒng)級封裝結構，其特征在于，所述半導體器件系統(tǒng)級封裝結構還包括設置于所述第一芯片的第一面上的焊球，所述焊球電性連接所述第一芯片的控制電路，所述焊球直徑小于所述第二芯片的厚度。
4.根據(jù)權利要求I至3中任意一項所述的半導體器件系統(tǒng)級封裝結構，其特征在于，所述再分布第一焊墊與所述第二焊墊203間設有各向異性導電膠。
5.一種半導體器件系統(tǒng)級封裝模組，包括 半導體器件系統(tǒng)級封裝結構和與所述半導體器件系統(tǒng)級封裝結構電性連接的外接電路板；其特征在于，所述半導體器件系統(tǒng)級封裝結構包括 第一芯片，所述第一芯片包括設有再分布第一焊墊和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述再分布第一焊墊，所述第一芯片的第一面上設有焊球，所述焊球電性連接所述第一芯片的控制電路和所述外接電路板； 第二芯片，所述第二芯片包括設有第二焊墊203和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述第二焊墊203 ； 所述再分布第一焊墊和所述第二焊墊203電性連接。
6.根據(jù)權利要求5所述的半導體器件系統(tǒng)級封裝模組，其特征在于，所述焊球直徑大于所述第二芯片的厚度。
7.根據(jù)權利要求5所述的半導體器件系統(tǒng)級封裝模組，其特征在于，所述焊球直徑小于所述第二芯片的厚度。
8.根據(jù)權利要求7所述的半導體器件系統(tǒng)級封裝模組，其特征在于，所述外接電路板設有配合所述第二芯片的中空部，所述第二芯片至少部分容納于所述中空部內(nèi)。
9.根據(jù)權利要求5至8中任意一項所述的半導體器件系統(tǒng)級封裝模組，其特征在于，所述再分布第一焊墊與所述第二焊墊203間設有各向異性導電膠。
全文摘要
本發(fā)明揭示了一種半導體器件系統(tǒng)級封裝結構及模組，其中，所述封裝結構包括第一芯片，所述第一芯片包括設有再分布第一焊墊和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述再分布第一焊墊；第二芯片，所述第二芯片包括設有第二焊墊203和控制電路的第一面，和與所述第一面相背的第二面，所述控制電路電性連接所述第二焊墊203；所述再分布第一焊墊和所述第二焊墊203貼合并電性連接。與現(xiàn)有技術相比，本發(fā)明通過芯片間相對的電連接，使得多個芯片的系統(tǒng)級封裝尺寸大大縮小、生產(chǎn)效率提高、工藝簡單。
文檔編號H01L25/065GK102856306SQ20121037180
公開日2013年1月2日 申請日期2012年9月29日 優(yōu)先權日2012年9月29日
發(fā)明者王之奇, 喻瓊, 王蔚 申請人:蘇州晶方半導體科技股份有限公司