專利名稱：一種半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，特別是涉及一種制造半導(dǎo)體裝置之接觸窗勢壘層的方法。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，過去的趨勢在于晶圓封裝密度的提升，而高度整合的半導(dǎo)體集成電路是藉由縮小裝置的尺寸來達(dá)成。與集成電路工藝的其他方面相同，制造接觸窗的技 術(shù)也需要不斷改進(jìn)以跟上工藝的發(fā)展。半導(dǎo)體集成電路中的接觸窗提供了金屬導(dǎo)體與電路元件之間的電性連接。在一般集成電路工藝中，介電層是形成于半導(dǎo)體基材上。將介電層蝕刻至半導(dǎo)體基材則可形成接觸窗開口。之后，接觸窗開口是以導(dǎo)電材料(如鈦)填充，以提供金屬導(dǎo)體與電路元件之間的電性連接。為了防止金屬導(dǎo)體與基材間或金屬導(dǎo)體間產(chǎn)生化學(xué)反應(yīng)，通常會在導(dǎo)電層上沉積一勢壘層(如氮化鈦層)來作為阻隔。用來沉積金屬薄膜的公知方法為化學(xué)氣相沉積法(CVD)。形成接觸窗的一個(gè)常用方法是先利用化學(xué)氣相沉積法來沉積鈦(Ti)，再利用化學(xué)氣相沉積法來沉積氮化鈦(TiN)。由于CVD鈦沉積工藝是在高溫下進(jìn)行(如約500°C至650°C )，故鈦沉積后會立刻形成硅化鈦(TiSi2)。圖IA與圖IB可說明制造接觸窗的方法，如圖IA所示，先提供具有介電層104與開口 106的半導(dǎo)體基材102。之后，如圖IB所示，利用等離子體輔助化學(xué)氣相沉積法(PECVD)來沉積鈦層110。接著，在沉積如鋁或鎢組成的某種金屬導(dǎo)體116之前，先利用化學(xué)氣相沉積法來沉積氮化鈦勢壘層114。通過鈦與硅的反應(yīng)，可形成硅化鈦區(qū)域112。由此可見，上述現(xiàn)有的半導(dǎo)體裝置及其制造方法在方法與使用上，顯然仍存在有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計(jì)被發(fā)展完成，而一般制造方法又沒有適切的方法能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的用來制造半導(dǎo)體裝置的方法，實(shí)屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的半導(dǎo)體裝置及其制造方法存在的缺陷，而提供一種新的半導(dǎo)體裝置及其制造方法，所要解決的技術(shù)問題是使其藉由在接觸窗中采用鈦離子化金屬等離子體及將TiCl4氣體源導(dǎo)入CVD腔室中沉積鈦層，從而降低導(dǎo)電層的鈦與基板的硅生成的硅化鈦的阻值，并得到較佳的制造工藝裕度，非常適于實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置的制造方法，該方法制造包括提供一基材；在該基材上形成一介電層；在該介電層內(nèi)提供一開口 ；在該介電層與該開口上形成一第一導(dǎo)電層；在該第一導(dǎo)電層上形成一第二導(dǎo)電層；以及在該第二導(dǎo)電層上形成一勢壘層。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的制造方法，其中所述的第一導(dǎo)電層具有一介于5至30埃的厚度。前述的制造方法，其中所述的第一導(dǎo)電層以及該第二導(dǎo)電層中的至少一者包括鈦。
前述的制造方法，其中于該介電層內(nèi)提供該開口的步驟包括移除部分該介電層。前述的制造方法，其中所述的勢壘層包括氮化鈦、氮化鉭、氮化鎢以及鎢化鈦或其組合的至少其中之一。前述的制造方法，其更包括在一含有氮?dú)獾那皇抑谢鼗鹪搫輭緦?。前述的制造方法，其更包括在該第一?dǎo)電層與該第二導(dǎo)電層間形成一選擇性勢壘層。前述的制造方法，其中所述的選擇性勢壘層包括氮化鈦，且該選擇性勢壘層的厚度為5至100埃。前述的制造方法，其更包括于該勢壘層上形成一金屬層以填充該開口。前述的制造方法，其特征在于中所述的勢壘層的厚度為5至500埃。本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置，其包括一基材；一介電層，位于該基材上，該介電層內(nèi)具有一開口 ；一導(dǎo)電層，位于該基材上及該開口內(nèi)；一第一勢壘層，位于該導(dǎo)電層上；以及一第二勢壘層，位于該第一勢魚層上。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的半導(dǎo)體裝置，其中所述的導(dǎo)電層包括以物理氣相沉積法、離子化金屬等離子體物理氣相沉積法或以自行離子化物理氣相沉積法形成的一鈦層，且該導(dǎo)電層具有一介于10至400埃的厚度。前述的半導(dǎo)體裝置，其中所述的第一勢壘層包括以自行離子化等離子體物理氣相沉積法或以金屬有機(jī)化學(xué)氣相沉積法形成的一氮化鈦層，且該第一勢壘層具有一介于5至100埃厚度，優(yōu)選為10至50埃的厚度。前述的半導(dǎo)體裝置，其中所述的第二勢壘層包括以化學(xué)氣相沉積法形成的一氮化鈦層，且該第二勢壘層具有一介于20至200埃的厚度，優(yōu)選為40至100埃的厚度。前述的半導(dǎo)體裝置，其更包括一附加導(dǎo)電層，位于該第一勢壘層與該第二勢壘層之間。本發(fā)明的目的及解決其技術(shù)問題另外再采用以下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種半導(dǎo)體裝置，其包括一基材；一介電層，位于該基材上，該介電層內(nèi)具有一開口 ；一第一導(dǎo)電層，位于該基材上及該開口內(nèi)；一第二導(dǎo)電層，位于該第一導(dǎo)電層上；以及一勢壘層，位于該第二導(dǎo)電層上。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。前述的半導(dǎo)體裝置，其更包括一附加勢壘層，位于該第二導(dǎo)電層與該勢壘層之間。
前述的半導(dǎo)體裝置，其中所述的第一導(dǎo)電層包括以離子化金屬等離子體物理氣相沉積法形成的一鈦層，且該第一導(dǎo)電層的厚度介于5至30埃。前述的半導(dǎo)體裝置，其中所述的第二導(dǎo)電層包括以氯化鈦形成的一鈦層，且該第二導(dǎo)電層的厚度介于5至100埃。前述的半導(dǎo)體裝置，其中所述的勢壘層包括以氯化鈦與氨形成的一氮化鈦層，且該勢壘層的厚度介于約20至 200埃。本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上技術(shù)方案可知，本發(fā)明的主要技術(shù)內(nèi)容如下為達(dá)到上述目的，本發(fā)明提供了一種半導(dǎo)體裝置的制造方法。先提供半導(dǎo)體基材(如裸硅)，并在半導(dǎo)體基材上形成介電層。藉由移除部分介電層，可在介電層中提供開口。共形的第一導(dǎo)電層是形成于介電層與開口上，共形的第二導(dǎo)電層是形成于第一導(dǎo)電層上，共形的勢壘層乃形成于第二導(dǎo)電層上。另外，為達(dá)到上述目的，本發(fā)明還提供了一種半導(dǎo)體裝置的制造方法，提供半導(dǎo)體基材(如裸硅)，并在半導(dǎo)體基材上形成介電層。藉由移除部分介電層，可在介電層中提供開口。共形的第一導(dǎo)電層是形成于介電層與開口上，選擇性勢壘層是形成于第一導(dǎo)電層上，共形的第二導(dǎo)電層是形成于選擇性勢壘層上，共形的勢壘層是形成于第二導(dǎo)電層上。再者，為達(dá)到上述目的，本發(fā)明再提供了一種半導(dǎo)體裝置的制造方法，是提供半導(dǎo)體基材(如裸硅)，并在半導(dǎo)體基材上形成介電層。藉由移除部分介電層，可在介電層中提供開口。共形的第一導(dǎo)電層是形成于介電層與開口上，選擇性勢壘層是形成于第一導(dǎo)電層上，共形的勢壘層是形成于選擇性勢壘層上。借由上述技術(shù)方案，本發(fā)明用來制造半導(dǎo)體裝置的方法至少具有下列優(yōu)點(diǎn)及有益效果本發(fā)明藉由在接觸窗中采用鈦離子化金屬等離子體及將TiCl4氣體源導(dǎo)入CVD腔室中沉積鈦層，從而降低導(dǎo)電層的鈦與基板的硅生成的硅化鈦的阻值，并得到較佳的制造工藝裕度。綜上所述，本發(fā)明在技術(shù)上有顯著的進(jìn)步，具有明顯的積極效果，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說明如下。


圖1A、圖IB是先前技術(shù)中制造接觸窗方法的剖面圖。圖2A-圖2C是本發(fā)明第一實(shí)施例中制造半導(dǎo)體裝置的接觸窗勢壘層方法的剖面圖。圖3A圖是本發(fā)明第二實(shí)施例中制造半導(dǎo)體裝置的接觸窗勢壘層方法的剖面圖。圖3B是本發(fā)明一實(shí)施例中半導(dǎo)體裝置的接觸窗勢壘層的掃描電子顯微鏡照片。圖4是本發(fā)明第三實(shí)施例中制造半導(dǎo)體裝置的接觸窗勢壘層方法的剖面圖。圖5是本發(fā)明一實(shí)施例的接觸電阻分布圖。104、204:介電層102、202 :半導(dǎo)體基材
512:曲線112:硅化鈦區(qū)域212 :娃化鈦層216 :金屬層116:金屬導(dǎo)體214:勢壘層218:選擇性勢壘層510、52:區(qū)域208:第一導(dǎo)電層210:第二導(dǎo)電層114:氮化鈦勢壘層106、206:開口110:鈦層
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對依據(jù)本發(fā)明提出的半導(dǎo)體裝置及其制造方法其具體實(shí)施方式
、方法、步驟、特征及其功效，詳細(xì)說明如后。以下謹(jǐn)配合圖式說明本發(fā)明的代表性實(shí)施例，且圖式中相同或相類似的元件是以相同的元件符號來代表。圖2A-圖2C是本發(fā)明制造接觸窗的方法的第一實(shí)施例，其是先利用物理氣相沉積法(PVD)來形成第一鈦層，之后再利用等離子體輔助化學(xué)氣相沉積法(PECVD)來沉積第二鈦層，并利用化學(xué)氣相沉積法(CVD)來形成氮化鈦(TiN)層，以達(dá)成具有良好共形步階覆蓋性質(zhì)且沒有突懸形成的接觸窗勢壘層(即阻障層，以下均稱為勢壘層)。以下詳細(xì)說明此種接觸窗的制造方法。請參閱圖2A所示，其中，半導(dǎo)體基材202是可先進(jìn)行離子布植，以形成高度摻雜區(qū)域(圖未示)，如P+井。介電層204沉積或形成于半導(dǎo)體基材202上。半導(dǎo)體基材202通常是裸硅，但其也可以是硅鍺(SiGe)或其他半導(dǎo)體材料?？蛇x擇性移除部分的介電層204以在介電層204中提供開口 206，且開口 206可利用各種微影工藝(即制程，以下均稱為工藝)在介電層204上圖案化。在提供開口 206后，將半導(dǎo)體裝置放入物理氣相沉積(PVD)工藝的腔室中。在某些實(shí)施例中，PVD工藝的腔室可以是離子化金屬等離子體(IMP)PVD工藝的腔室或自行離子化等離子體(SIP)PVD工藝的腔室。如圖2B所示，形成第一導(dǎo)電層208(舉例來說，第一鈦層208)，且其厚度可介于如約5至30埃。在其他實(shí)施例中，第一鈦層208的厚度可介于5至20?；?0至15埃之間。第一鈦層208是利用MP PVD工藝(即MP PVD的鈦工藝)形成于介電層204與開口 206上。第一鈦層208的形成是在如0°C至400°C的環(huán)境下進(jìn)行，或是在如25°C至300°C的環(huán)境下進(jìn)行。根據(jù)不同的應(yīng)用，欲達(dá)成共形的導(dǎo)電層208，此工藝溫度可隨著導(dǎo)電層208厚度的不同而有所改變。相較于利用CVD工藝(即CVD的鈦工藝)來沉積鈦層，在PVD工藝中，硅化鈦(TiSi2)層并不與鈦層同時(shí)形成。換言之，在PVD工藝的溫度下，鈦與硅之間的反應(yīng)并不一定會像CVD的鈦工藝中相對應(yīng)的反應(yīng)般強(qiáng)烈。因此，共形的第一鈦層208將形成于介電層204上。與CVD的鈦工藝相比，IMP PVD的鈦工藝可利用相對簡單的控制沉積工藝而達(dá)到較為一致的接觸電阻。當(dāng)半導(dǎo)體裝置的尺寸繼續(xù)降低至次微米等級時(shí)，接觸窗的深寬比(即接觸窗的深度與接觸窗的寬度的比例)會增加，且步階覆蓋性質(zhì)(即接觸窗底部的薄膜厚度與接觸窗側(cè)面的薄膜厚度的比例)相關(guān)的問題也會成為瓶頸。為了改善步階覆蓋性質(zhì)并減少突懸現(xiàn)象(即沉積于接觸窗頂角材料的數(shù)量，其會限制可沉積于接觸窗內(nèi)材料的多寡)，第二導(dǎo)電層210(舉例來說，第二鈦層210)是形成于第一導(dǎo)電層208上，如圖2B所示。為了要形成第二鈦層210，半導(dǎo)體裝置是從PVD腔室中移到化學(xué)氣相沉積(CVD)腔室中(如等離子體輔助化學(xué)氣相沉積(PECVD)的腔室)。由于真空狀態(tài)已不存在，第一鈦層208的表面將暴露于空氣中，而氧化的結(jié)果將增加第一鈦層208的表面電阻。因此，集成電路裝置的RC值將會增加。然而，在此實(shí)施例中，在CVD工藝后形成的第二鈦層210中的鈦會吸收空氣中的氧，進(jìn)而使第二鈦層210具有較穩(wěn)定的性質(zhì)(如薄膜電阻、較佳的厚度及共形性)。在第二鈦層210的形成過程中，氣體源(如TiCl4)導(dǎo)入CVD腔室中，第二鈦層210形成的厚度可以介于約5-400埃之間，且較佳是介于5-200埃之間或50-100埃之間。在第二鈦層210的形成過程中，溫度可控制在約350°C至650°C之間，且較佳是控制在500°C至650°C之間。在某些代表性實(shí)施例中，溫度可介于600°C至650°C之間，端視其應(yīng)用而定。由于用來形成第二鈦層210的CVD工藝是在高溫下進(jìn)行，部分的第一鈦層208可與基材的材料反應(yīng)，進(jìn)而在半導(dǎo)體基材202由開口 206所暴露處形成低電阻的硅化鈦(TiSi2)層212。因此，藉由鈦(來自第一鈦層208)與硅(來自半導(dǎo)體基材202)的惰性反應(yīng)，硅化鈦層212 的形成將可具有較大的工藝裕度，因而增進(jìn)硅化鈦層212的熱穩(wěn)定性。為了防止金屬導(dǎo)體與基材間或金屬導(dǎo)體間產(chǎn)生化學(xué)反應(yīng)，勢壘層214可利用CVD工藝形成于第二鈦層210上來作為阻隔，如圖2C所示。在一實(shí)施例中，作為鈦源氣體的氯化鈦(TiCl4)與作為反應(yīng)氣體的氨(NH3)是以一定流速供應(yīng)，進(jìn)而形成作為勢壘層214的氮化鈦(TiN)層。藉此，氮化鈦是通過氯化鈦與氨的反應(yīng)而形成。在另一實(shí)施例中，若利用氯化鉭(TaCl5)作為鈦源，則生成的氮化鉭(TaN)層也可作為勢壘層214。在其他實(shí)施例中，氮化鎢(WN)層或鎢化鈦(TiW)層亦可作為勢壘層214。在一實(shí)施例中，勢壘層214的厚度介于約5至500埃之間。在其他實(shí)施例中，勢壘層214的厚度可介于50至200埃之間或70至150埃之間。在一實(shí)施例中，CVD工藝可在350°C至700°C的溫度下進(jìn)行。在其他實(shí)施例中，CVD工藝則可在400°C至650°C的溫度下進(jìn)行，且較佳是在600°C至650°C下進(jìn)行。應(yīng)注意的是，勢壘層214的厚度以及形成溫度可視其應(yīng)用而調(diào)整或進(jìn)行最佳化。如圖2A-圖2C所示，第一鈦層208是利用PVD工藝形成于介電層204與開口 206上，且第二鈦層210是利用CVD工藝形成于第一鈦層208上。之后，利用CVD工藝將勢壘層214(如氮化鈦或氮化鉭層)形成于第二鈦層210上。此種材料層的組合可提供較佳的底部覆蓋以及共形的氮化鈦/氮化鉭層覆蓋。請參閱圖2C所示，金屬層216是形成于勢壘層214上以填充開口 206。在勢壘層214形成后，可選擇性地進(jìn)行熱處理(如快速熱工藝處理(RTP))。半導(dǎo)體裝置可放入填充有氮?dú)狻囟冉橛?50°C至750°C之間的腔室中。在不同實(shí)施例中，腔室內(nèi)的溫度可為550°C至650°C或600°C至650°C之間。在一實(shí)施例中，進(jìn)行熱處理的時(shí)間約為20至180秒。在其他實(shí)施例中，進(jìn)行熱處理的時(shí)間為30至120秒或40至60秒。欲提升勢壘層214的效能，可在第一導(dǎo)電層208與第二導(dǎo)電層210之間形成一額外的選擇性勢壘層218，如圖3A所示的本發(fā)明第二實(shí)施例。在一實(shí)施例中，利用金屬有機(jī)化學(xué)氣相沉積法(MOCVD)，在350°C至550°C的溫度下，使前驅(qū)物如四(二乙基胺)化鈦(TDEAT)、四(二甲基胺)化鈦(TDMAT)、四(乙基甲基胺)化鈦(TEMAT)或其混合物與氨進(jìn)行反應(yīng)來沉積氮化鈦。通過將氦氣以一定速率導(dǎo)入腔室中，并施加約500至1000瓦特的射頻能量來產(chǎn)生等離子體，選擇性勢壘層218還可施以氮?dú)獾入x子體處理(可參閱ht t p://www. patentstorm. us/patents6514850-description. html)或氦氣等離子體處理。抑或是可利用自行離子化等離子體法，在400°C的溫度下以鈦與氮分別作為氣體源與反應(yīng)源來對氮化鈦沉積進(jìn)行濺鍍。圖3B是本發(fā)明一實(shí)施例中半導(dǎo)體裝置的接觸窗勢壘層的掃描電子顯微鏡照片，其中可看出來接觸窗勢壘層包括厚度約為80埃的MP PVD的鈦層、厚度約25埃的MOCVD的氮化鈦層以及厚度約160埃的TiCl4CVD的氮化鈦層，而TiCl4CVD的氮化鈦層更包括一柱狀結(jié)構(gòu)。此外，上述的接觸窗勢壘層是可選擇性地在650°C的溫度下施以快速熱工藝處理。在本發(fā)明的第三實(shí)施例中，如圖4所不,可利用PVD工藝將第一導(dǎo)電層208形成于介電層204與開口 206上，來形成厚度介于約10至400埃(較佳是介于約200至300埃)的共形的勢壘層214。 因此，在形成勢壘層214前，先以自行離子化等離子體濺鍍工藝或金屬有機(jī)化學(xué)氣相沉積法來在第一導(dǎo)電層208上形成厚度為5至100埃(較佳是介于10至50埃)的選擇性勢壘層218。在選擇性勢壘層218形成之后，可選擇性地進(jìn)行熱處理(如快速熱工藝處理(RTP))。半導(dǎo)體裝置可放入填充有氮?dú)?、溫度介?50°C至750°C之間的腔室中。在不同實(shí)施例中，腔室內(nèi)的溫度可為550°C至650°C或600°C至650°C之間。接著，利用CVD工藝在選擇性勢壘層218上形成勢壘層214 (如氮化鈦或氮化鉭層)。勢壘層214的厚度可介于20至200埃之間或40至100埃之間。此種材料層的組合可產(chǎn)生平滑的底部覆蓋，因而提供共形的勢壘層。接著，在勢壘層214上形成金屬層216以填充開口 206。圖5是本發(fā)明一實(shí)施例的接觸電阻分布圖，其中，X軸代表接觸電阻(以歐姆為單位)、y軸代表分布(以百分比表示)。如圖5所示，與區(qū)域510相比，區(qū)域520內(nèi)的曲線代表P+/N電阻增加以形成相對較長的尾形。曲線512代表的是本發(fā)明一實(shí)施例所得到的電阻，其中利用MP PVD工藝來形成厚度5至30埃的第一鈦層208，利用PECVD工藝來在第一鈦層208上形成厚度5至400埃的第二鈦層210，并在第二鈦層210上形成厚度5至500埃的氮化鈦勢壘層214。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于該方法制造包括 提供一基材； 在該基材上形成一介電層； 在該介電層內(nèi)提供一開口； 在該介電層與該開口上利用物理氣相沉積法形成一第一鈦層； 在該第一導(dǎo)電層上利用化學(xué)氣相沉積法形成一第二鈦層；以及 在該第二鈦層上形成一勢壘層； 其中該第一鈦層與該第二鈦層直接接觸。
2.根據(jù)權(quán)利要求I所述的制造方法，其特征在于其中所述的第一鈦層具有一介于5至30埃的厚度。
3.根據(jù)權(quán)利要求I所述的制造方法，其特征在于其中于該介電層內(nèi)提供該開口的步驟包括移除部分該介電層。
4.根據(jù)權(quán)利要求I所述的制造方法，其特征在于其中所述的勢壘層包括氮化鈦、氮化鉭、氮化鎢以及鎢化鈦或其組合的至少其中之一。
5.根據(jù)權(quán)利要求I所述的制造方法，其特征在于其更包括在一含有氮?dú)獾那皇抑谢鼗鹪搫輭緦印?br> 6.根據(jù)權(quán)利要求I所述的制造方法，其特征在于其更包括于該勢壘層上形成一金屬層以填充該開口。
7.根據(jù)權(quán)利要求I所述的制造方法，其特征在于其中所述的勢壘層的厚度為5至500埃。
8.一種半導(dǎo)體裝置，其特征在于其包括 一基材； 一介電層，位于該基材上，該介電層內(nèi)具有一開口 ； 一第一鈦層，位于該基材上及該開口內(nèi)； 一第二鈦層，位于該第一鈦層上；以及 一勢魚層，位于該第二鈦層上； 其中，該第一鈦層是利用物理氣相沉積法形成，該第二鈦層是利用化學(xué)氣相沉積法形成，并且該第一鈦層與該第二鈦層直接接觸。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于其中所述的第一鈦層的厚度介于5至30埃。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于其中所述的第二鈦層包括以氯化鈦形成的一鈦層，且該第二鈦層的厚度介于5至100埃。
11.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于其中所述的勢壘層包括以氯化鈦與氨形成的一氮化鈦層，且該勢壘層的厚度介于20至200埃。
全文摘要
本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及其制造方法。該制造方法是先提供半導(dǎo)體基材(如裸硅)，并在半導(dǎo)體基材上形成介電層。藉由移除部分介電層,可在介電層中提供開口。共形的第一導(dǎo)電層是形成于介電層與開口上,共形的第二導(dǎo)電層是形成于第一導(dǎo)電層上，共形的勢壘層是形成于第二導(dǎo)電層上。
文檔編號H01L21/285GK102881580SQ20121037445
公開日2013年1月16日 申請日期2009年3月6日 優(yōu)先權(quán)日2008年8月14日
發(fā)明者駱統(tǒng), 蘇金達(dá), 楊大弘, 陳光釗 申請人:旺宏電子股份有限公司