半導體器件制造方法
【專利摘要】本發(fā)明半導體器件制造方法提供了一種利用間隙壁技術(shù)形成柵極的晶體管的制造方法。在本發(fā)明的方法中，在第一材料層的側(cè)面，依次形成第一間隙壁、第二間隙壁、第三間隙壁以及第四間隙壁，通過去除第二間隙壁形成了寬度由第二間隙壁控制的柵極凹槽，繼而在柵極凹槽中形成所需要的柵極和柵極絕緣層。本發(fā)明中，利用回刻蝕形成間隙壁，不需要采用額外的掩模版，并且，通過控制第二間隙壁的寬度來限定柵極寬度，可以實現(xiàn)亞22nm的柵極線條的形成，并且使工藝具有良好的可控性。
【專利說明】半導體器件制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體器件制造方法領(lǐng)域，特別地，涉及一種利用間隙壁技術(shù)形成柵極的晶體管器件制造方法。
【背景技術(shù)】
[0002]半導體集成電路技術(shù)在進入到90nm特征尺寸的技術(shù)節(jié)點后，維持或提高晶體管性能越來越具有挑戰(zhàn)性。在亞45nm領(lǐng)域，高K柵絕緣材料和金屬柵極被用來維持和提高晶體管的性能。然而，當柵極線條尺寸進入亞45nm領(lǐng)域時，柵極線條形成工藝的可控性開始遇到很大的難題，人們無法很好地控制所獲得的柵極線條的形貌，這會影響到晶體管的性倉泛。
[0003]因此，需要提供一種新的晶體管制造方法，能夠形成足夠細小柵極線條的同時，使工藝過程具有可控制性，并且能夠簡化工藝，從而更好地確保晶體管性能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種晶體管的制造方法，利用間隙壁技術(shù)形成類似于先柵工藝中的柵極，克服了現(xiàn)有技術(shù)中存在的工藝可控性差的缺陷。
[0005]根據(jù)本發(fā)明的一個方面，本發(fā)明提供一種半導體器件制造方法，其包括如下步驟:
[0006]提供半導體襯底，在該半導體襯底上形成STI結(jié)構(gòu)，并進行阱區(qū)注入；
[0007]形成圖案化的第一材料層；
[0008]全面性沉積第一間隙壁材料層，并進行回刻蝕，形成位于所述第一材料層側(cè)面上的第一間隙壁；
[0009]全面性沉積第二間隙壁材料層，并進行回刻蝕，形成位于所述第一間隙壁的側(cè)面上的第二間隙壁；
[0010]全面性沉積第三間隙壁材料層，并進行回刻蝕，形成位于所述第二間隙壁的側(cè)面上的第三間隙壁；
[0011]所述第一間隙壁、第二間隙壁和第三間隙壁形成復合間隙壁；
[0012]全面性沉積第二材料層，并進行CMP工藝，暴露出所述復合間隙壁；
[0013]去除所述第二間隙壁，形成柵極空洞；
[0014]依次沉積柵極絕緣材料層和柵極材料層，并進行CMP工藝，去除部分所述柵極材料層和所述柵極絕緣材料層，使得所述柵極材料層和所述柵極絕緣材料層僅位于所述柵極空洞之內(nèi)，從而形成柵極和柵極絕緣層；
[0015]去除所述第一材料層和所述第二材料層，在所述半導體襯底上僅留下所述第一間隙壁、所述第三間隙壁、所述柵極絕緣層和所述柵極。
[0016]在本發(fā)明的方法中，在去除所述第一材料層和所述第二材料層之后:形成LDD和Halo區(qū)域；全面性沉積第四間隙壁材料層，并進行回刻蝕，形成位于所述第一間隙壁和第三間隙壁的側(cè)面上的第四間隙壁。
[0017]在本發(fā)明的方法中，在形成第四間隙壁之后，還包括形成源漏區(qū)域，源漏區(qū)域接觸，互連線。
[0018]在本發(fā)明的方法中，所述第一材料層和所述第二材料層的材料為Si02，所述第一間隙壁、第三間隙壁、第四間隙壁的材料為Si3N4，所述第二間隙壁的材料為張應(yīng)力Si3N4。
[0019]在本發(fā)明的方法中，所述第一材料層和所述第二材料層的材料為Si3N4，所述第一間隙壁、第三間隙壁、第四間隙壁的材料為Si02，所述第二間隙壁的材料為張應(yīng)力Si3N4。
[0020]在本發(fā)明的方法中，去除所述第二間隙壁，形成柵極空洞的步驟中，采用濕法腐蝕工藝去除所述第二間隙壁；所述第二間隙壁的寬度為l-100nm，優(yōu)選為10_50nm。。
[0021]在本發(fā)明的方法中，所述柵極絕緣材料層為高K絕緣材料，所述柵極材料層為金屬或者多晶硅。
[0022]在本發(fā)明的方法中，進行CMP工藝，去除部分所述柵極材料層和所述柵極絕緣材料層步驟中的CMP工藝以所述第一材料層和所述第二材料層的上表面為終點。
[0023]本發(fā)明的優(yōu)點在于:在第一材料層的側(cè)面，先后形成第一間隙壁、第二間隙壁、第三間隙壁以及第四間隙壁，通過去除第二間隙壁形成了寬度由第二間隙壁控制的柵極空洞，繼而在柵極空洞中形成所需要的柵極和柵極絕緣層，柵極和柵極絕緣層的形成順序類似于傳統(tǒng)工藝中的先柵工藝(gate first)。本發(fā)明中，利用回刻蝕形成各個間隙壁，不需要采用額外的掩模版，并且，通過控制第二間隙壁的寬度來限定柵極寬度，可以實現(xiàn)亞45nm的柵極線條的形成，并且使工藝具有良好的可控性。
【專利附圖】

【附圖說明】
[0024]圖1-15本發(fā)明提供的晶體管器件的制造方法流程示意圖；
【具體實施方式】
[0025]以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。
[0026]本發(fā)明提供一種半導體器件制造方法，特別地涉及一種利用間隙壁技術(shù)的晶體管制造方法，下面參見附圖1-15，將要詳細描述本發(fā)明提供的半導體器件制造方法。
[0027]首先，參見附圖1，在半導體襯底1上形成圖案化的第一材料層2。具體而言，提供半導體襯底1，本實施例中采用了單晶硅襯底，可選地，也可采用鍺襯底或者其他合適的半導體襯底。可以首先在半導體襯底1上形成STI結(jié)構(gòu)并進行阱區(qū)注入(未在圖中示出)。接著，全面性沉積一層第一材料層，通過光刻和刻蝕工藝，形成圖案化的第一材料層2。第一材料層2的材料為Si02或Si3N4，其厚度優(yōu)選為10-1000nm，優(yōu)選為20_200nm，對應(yīng)于之后形成的柵極的高度。
[0028]接著，參見附圖2，全面性沉積第一間隙壁材料層3。第一間隙壁材料層3的材料與第一材料層2的材料不同，為Si3N4或Si02，采用保形性良好的沉積工藝，使其以期望的厚度覆蓋第一材料層2的頂面以及側(cè)面。
[0029]接著，參見附圖3，形成第一間隙壁4。具體包括，在形成第一間隙壁材料層3之后，對第一間隙壁材料層3進行各向異性的回刻蝕工藝，去除位于圖案化的第一材料層2的頂面和襯底1表面上的第一間隙壁材料層3，僅保留位于圖案化的第一材料層2的側(cè)面上的第一間隙壁材料層3，從而形成第一間隙壁4。第一間隙壁4的寬度為l-100nm，優(yōu)選為10_50nm。
[0030]接著，參見附圖4，全面性沉積第二間隙壁材料層5。第二間隙壁材料層5的材料為張應(yīng)力Si3N4，采用保形性良好的沉積工藝，使其以期望的厚度覆蓋第一間隙壁4以及圖案化的第一材料層2。
[0031]接著，參見附圖5，形成第二間隙壁6。具體包括，在形成第二間隙壁材料層5之后，對第二間隙壁材料層5進行各向異性的回刻蝕工藝，去除位于第一間隙壁4和圖案化第一材料層2的頂面以及襯底1表面上的第二間隙壁材料層5，僅保留位于第一間隙壁4側(cè)面的第二間隙壁材料層5，從而形成第二間隙壁6。
[0032]接著，參見附圖6，全面性沉積第三間隙壁材料層7。第三間隙壁材料層的材料與第一間隙壁材料層的材料相同，為Si3N4或Si02，采用保形性良好的沉積工藝，使其以期望的厚度覆蓋第一間隙壁4、第二間隙壁6和圖案化第一材料層2。
[0033]接著，參見附圖7，形成第三間隙壁8。具體包括，在形成第三間隙壁材料層7之后，對第三間隙壁材料層7進行各向異性的回刻蝕工藝，去除位于第一間隙壁4、第二間隙壁6和圖案化第一材料層2的頂面以及襯底1表面上的第三間隙壁材料層7，僅保留位于第二間隙壁6的側(cè)面上的第三間隙壁材料層7，從而形成第三間隙壁8。第三間隙壁8的寬度為l-100nm，優(yōu)選為 10_50nm。
[0034]至此，在圖案化的第一材料層2的側(cè)面形成了由第一間隙壁4、第二間隙壁6和第三間隙壁8組成的復合間隙壁。
[0035]接下來，參見附圖8，全面性沉積第二材料層9，第二材料層9的材料與第一材料層2的材料相同，為Si02或Si3N4。第二材料層9覆蓋了復合間隙壁和圖案化的第一材料層2。
[0036]接下來，參見附圖9，采用CMP工藝，去除部分第二材料層9，暴露出復合間隙壁，這樣，第二材料層9、第一材料層2和復合間隙壁的上表面處于同一水平面。第二材料層9和第一材料層2可以作為隨后柵極CMP工藝的終點，也可以起到保護和支撐柵極結(jié)構(gòu)的作用，使柵極結(jié)構(gòu)在CMP過程中不會被損害。
[0037]接著，參見附圖10，去除第二間隙壁6，形成柵極空洞10?？梢圆捎脻穹ǜg去除第二間隙壁6，具體可以采用DHF。柵極空洞10用于在隨后的工藝中容納所要制備的柵極和柵極絕緣層。第二間隙壁6的寬度限制了柵極空洞10的寬度，因而也限定了之后形成的柵極的寬度?？紤]到柵極寬度，之前形成的第二間隙壁6的寬度可以設(shè)置為l-100nm，優(yōu)選為 10_50nm。
[0038]接著，參見附圖11，依次沉積柵極絕緣材料層11和柵極材料層12。柵極絕緣材料層11為高κ絕緣材料，例如，可以選自以下材料之一或其組合構(gòu)成的一層或多層:A1203，Hf02，包括 HfSi0x、HfSi0N、HfA10x、HfTa0x、HfLa0x、HfAlSi0x 以及 HfLaSiOx 至少之一在內(nèi)的鉿基高K介質(zhì)材料，包括Zr02、La203、LaA103、Ti02、或Y203至少之一在內(nèi)的稀土基高Κ介質(zhì)材料。柵極絕緣材料層沉積工藝例如為CVD。柵極材料層12為金屬或金屬化合物，其材料具體為TiN，TaN，W等，也可以采用多晶硅材料。在附圖11中，柵極絕緣材料層11和柵極材料層12覆蓋了柵極空洞10的側(cè)壁和底面。[0039]接著，參見附圖12，形成柵極14和柵極絕緣層13。采用CMP工藝，去除柵極空洞10之外的柵極絕緣材料層11和柵極材料層12。該步CMP工藝，可以以第一材料層和第二材料層為終點，去除柵極空洞10之外的柵極絕緣材料層11和柵極材料層12。經(jīng)過此步驟，柵極絕緣材料層11和柵極材料層12僅位于柵極空洞10以內(nèi)，從而形成了所需要的柵極絕緣層13和柵極14。
[0040]接著，參見附圖13，去除第一材料層2和第二材料層3?？梢圆捎脻穹ǜg去除第一材料層2和第二材料層3，這樣在襯底1上僅剩余第一間隙壁4、第三間隙壁8、柵極絕緣層13和柵極14。
[0041]接著，參見附圖14，全面性沉積第四間隙壁材料層15。在沉積第四間隙壁材料層15之前，形成晶體管的LDD和Halo區(qū)域(未圖示)。第四間隙壁材料層15的材料與第一間隙壁材料層和第三間隙壁材料層的材料相同，為Si3N4或Si02。采用保形性良好的沉積工藝，使其以期望的厚度覆蓋第一間隙壁4、第三間隙壁8、柵極絕緣層13和柵極14。
[0042]接著，參見附圖15，形成第四間隙壁16。具體包括，在形成第四間隙壁材料層15之后，對第四間隙壁材料層15進行各向異性的回刻蝕工藝，去除位于第一間隙壁4、第三間隙壁8、柵極絕緣層13和柵極14的頂面以及襯底1表面上的第四間隙壁材料層15，僅保留位于第一間隙壁4和第三間隙壁8的側(cè)面上的第四間隙壁材料層15，從而形成第四間隙壁
16。至此，完成了柵極、柵極絕緣層以及柵極間隙壁的制造。隨后，可以進行晶體管其它部件的制造，如源漏區(qū)域，源漏區(qū)域接觸，互連線等等。
[0043]至此，本發(fā)明提出并詳細描述了利用間隙壁技術(shù)形成柵極的晶體管的制造方法。在本發(fā)明的方法中，在第一材料層的側(cè)面，先后形成第一間隙壁、第二間隙壁、第三間隙壁以及第四間隙壁，通過去除第二間隙壁形成了寬度由第二間隙壁控制的柵極空洞，繼而在柵極空洞中形成所需要的柵極和柵極絕緣層，柵極和柵極絕緣層的形成順序類似于傳統(tǒng)工藝中的先柵工藝(gate first)。本發(fā)明中，利用回刻蝕形成各個間隙壁，不需要采用額外的掩模版，并且，通過控制第二間隙壁的寬度來限定柵極寬度，可以實現(xiàn)亞45nm的柵極線條的形成，并且使工藝具有良好的可控性。
[0044]以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價物限定。不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
【權(quán)利要求】
1.一種半導體器件制造方法，其特征在于包括如下步驟:提供半導體襯底，在該半導體襯底上形成STI結(jié)構(gòu)，并進行阱區(qū)注入；形成圖案化的第一材料層；全面性沉積第一間隙壁材料層，并進行回刻蝕，形成位于所述第一材料層側(cè)面上的第一間隙壁；全面性沉積第二間隙壁材料層，并進行回刻蝕，形成位于所述第一間隙壁的側(cè)面上的第二間隙壁；全面性沉積第三間隙壁材料層，并進行回刻蝕，形成位于所述第二間隙壁的側(cè)面上的第三間隙壁；所述第一間隙壁、第二間隙壁和第三間隙壁形成復合間隙壁；全面性沉積第二材料層，并進行CMP工藝，暴露出所述復合間隙壁；去除所述第二間隙壁，形成柵極空洞；依次沉積柵極絕緣材料層和柵極材料層，并進行CMP工藝，去除部分所述柵極材料層和所述柵極絕緣材料層，使得所述柵極材料層和所述柵極絕緣材料層僅位于所述柵極空洞之內(nèi)，從而形成柵極和柵極絕緣層；去除所述第一材料層和所述第二材料層，在所述半導體襯底上僅留下所述第一間隙壁、所述第三間隙壁、所述柵極絕緣層和所述柵極。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，在去除所述第一材料層和所述第二材料層之后:形成LDD和Halo區(qū)域；全面性沉積第四間隙壁材料層，并進行回刻蝕，形成位于所述第一間隙壁和第三間隙壁的側(cè)面上的第四間隙壁。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，在形成第四間隙壁之后，還包括形成源漏區(qū)域，源漏區(qū)域接觸，互連線。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一材料層和所述第二材料層的材料為Si02，所述第一間隙壁、第三間隙壁、第四間隙壁的材料為Si3N4，所述第二間隙壁的材料為張應(yīng)力Si3N4。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一材料層和所述第二材料層的材料為Si3N4，所述第一間隙壁、第三間隙壁、第四間隙壁的材料為Si02，所述第二間隙壁的材料為張應(yīng)力Si3N4。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，去除所述第二間隙壁，形成柵極空洞的步驟中，采用濕法腐蝕工藝去除所述第二間隙壁。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二間隙壁的寬度為l-100nm，優(yōu)選為 10_50nm。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極絕緣材料層為高K絕緣材料，所述柵極材料層為金屬、金屬化合物或者多晶硅。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，進行CMP工藝，去除部分所述柵極材料層和所述柵極絕緣材料層步驟中的CMP工藝以所述第一材料層和所述第二材料層的上表面為終點。
【文檔編號】H01L21/336GK103730341SQ201210382067
【公開日】2014年4月16日 申請日期:2012年10月10日 優(yōu)先權(quán)日:2012年10月10日
【發(fā)明者】秦長亮, 梁擎擎, 殷華湘, 毛淑娟 申請人:中國科學院微電子研究所