一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明公開了一種芯片尺寸封裝的溝槽式功率場(chǎng)效應(yīng)晶體管器件的新結(jié)構(gòu)，包括以下特征：器件的源極，漏極和柵極金屬墊層都在芯片的表面上，在源極金屬墊層下是溝槽式場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，在漏極和柵極金屬墊層下是LDMOS結(jié)構(gòu)并有導(dǎo)電深溝槽把漏區(qū)連接至襯底，導(dǎo)通時(shí)，電流從漏極或柵極金屬墊層流向源極金屬墊層有兩個(gè)路徑：第一路徑是縱向地經(jīng)導(dǎo)電深溝槽流向漏極或柵極處襯底，然后橫向地流向源極襯底，接著向上流經(jīng)襯底，外延層，導(dǎo)電溝道，金屬插塞至源極金屬墊層；第二路徑是從漏極金屬墊層流向漏極或柵極金屬墊層下的漏區(qū)，然后橫向地流經(jīng)導(dǎo)電溝道，金屬插塞至源極金屬墊層。
【專利說明】一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體功率器件【技術(shù)領(lǐng)域】，具體的說，涉及一種芯片尺寸封裝的溝槽式功率場(chǎng)效應(yīng)晶體管器件的新結(jié)構(gòu)。
【背景技術(shù)】
[0002]從器件的物理結(jié)構(gòu)來看，功率場(chǎng)效應(yīng)晶體管(Power M0SFET)的導(dǎo)電溝道可分為縱向的和橫向的，它具有低正向壓降、高轉(zhuǎn)換速度、容易柵控制等特點(diǎn)，在低中壓電力電子應(yīng)用中成為一種重要的半導(dǎo)體器件，目前，功率場(chǎng)效應(yīng)晶體管作為功率開關(guān)器件已被廣泛應(yīng)用于各類電子、通訊產(chǎn)品、電腦、消費(fèi)電器和汽車電子等。
[0003]溝槽式功率場(chǎng)效應(yīng)晶體管(Trench Power M0SFET)的導(dǎo)電溝道在縱的方向上，所以與普通橫向的功率場(chǎng)效應(yīng)晶體管相比，在相同面積下，具有更低的導(dǎo)通電阻，因其具有結(jié)構(gòu)上的高效以及導(dǎo)通電阻特性低的優(yōu)點(diǎn)，溝槽型功率場(chǎng)效應(yīng)晶體管作為電源控制用電子器件已被廣泛應(yīng)用。
[0004]九十年代后期，商用的溝槽式功率場(chǎng)效應(yīng)晶體管產(chǎn)品開始批量投產(chǎn)，當(dāng)時(shí)，器件的單元尺寸約為4.0um左右，發(fā)展至2010年左右，最小單元尺寸已縮小至0.8um，器件的導(dǎo)通電阻得到極大的改進(jìn)，芯片尺寸大為縮小。隨著消費(fèi)電子產(chǎn)品微型化的趨勢(shì)，對(duì)功率場(chǎng)效應(yīng)晶體管產(chǎn)品的封裝的要求也趨微型化，從早期的表面貼裝型封裝(Surface Mount)S08，然后發(fā)展至S0T-23，SC-70, SC75A，SC89等至目前的芯片尺寸封裝(Chip Scale Package，簡(jiǎn)略為CSP)，封裝所占的空間愈來愈小。芯片尺寸封裝(CSP)要求器件的柵極，源極和漏極都在芯片的表面上，溝槽式功率場(chǎng)效應(yīng)晶體管的柵極，源極在芯片的表面上而漏極在芯片的背面，為了使溝槽式功率場(chǎng)效應(yīng)晶體管可作芯片尺寸封裝(CSP)，現(xiàn)有的技術(shù)是把漏極從襯底的背面引至外延層表面上的漏區(qū)金屬墊層，圖1表示出用作芯片尺寸封裝(CSP)的溝槽式功率場(chǎng)效應(yīng)晶體管金屬布線的俯視結(jié)構(gòu)；圖2表示出橫切面結(jié)構(gòu)，它的缺點(diǎn)是在漏區(qū)金屬墊層和柵極金屬墊層下沒有場(chǎng)效應(yīng)晶體管單元，換言之，漏區(qū)金屬墊層和柵極金屬墊層處芯片區(qū)域只被用作金屬墊層，沒有好好地被利用。

【發(fā)明內(nèi)容】

[0005]本發(fā)明克服了現(xiàn)有器件結(jié)構(gòu)的缺點(diǎn)，提供了一種芯片尺寸封裝(CSP)的溝槽式功率場(chǎng)效應(yīng)晶體管器件的新型結(jié)構(gòu)，其較之前的芯片尺寸封裝溝槽式功率場(chǎng)效應(yīng)晶體管更有效地利用芯片面積，從而增加了器件的性能價(jià)格比。
[0006]為了解決上述技術(shù)問題，本發(fā)明是通過以下設(shè)計(jì)方案來提高器件芯片面積的使用效率:
[0007] 芯片尺寸封裝(CSP)要求器件的源極金屬墊層，漏極金屬墊層和柵極金屬墊層在芯片的表面上，新型器件的結(jié)構(gòu)是:在源極金屬墊層下是溝槽式場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，在漏極金屬墊層和柵極金屬墊層下是LDMOS結(jié)構(gòu)并有導(dǎo)電深溝槽把外延層表面的漏區(qū)連接至襯
。[0008]圖3表示出這種新型器件在源極金屬墊層下和在漏極金屬墊層下的橫切面結(jié)構(gòu)，當(dāng)器件導(dǎo)通時(shí)，電流從漏極金屬墊層流向源極金屬墊層，主要有兩個(gè)路徑:第一路徑是電流從漏極金屬墊層縱向地經(jīng)導(dǎo)電深溝槽流向襯底與襯底背面的金屬層，然后橫向地沿著襯底與襯底背面的金屬層流向漏極旁邊的源極襯底與襯底背面的金屬層，接著向上流經(jīng)襯底，外延層，導(dǎo)電溝道，金屬插塞，源極金屬墊層；第二路徑是從漏極金屬墊層流向漏極金屬墊層下的漏區(qū)，然后橫向地流經(jīng)導(dǎo)電溝道，金屬插塞至源極金屬墊層，圖4是橫切面結(jié)構(gòu)表示出電流第一路徑，圖5是CSP金屬布線的俯視結(jié)構(gòu)，表示出電流第二路徑。
[0009]圖6表示出這種新型器件在源極金屬墊層下和在柵極金屬墊層下的橫切面結(jié)構(gòu)，電流從漏極金屬墊層流向源極金屬墊層，主要有兩個(gè)路徑:第一路徑是電流從漏極金屬墊層流進(jìn)柵極金屬墊層下漏極的金屬插塞，然后縱向地流經(jīng)導(dǎo)電深溝槽流向襯底與襯底背面的金屬層，然后橫向地沿著襯底與襯底背面的金屬層流向柵極旁邊的源極襯底與襯底背面的金屬層，接著向上流經(jīng)襯底，外延層，導(dǎo)電溝道，金屬插塞，源極金屬墊層；第二路徑是電流從漏極金屬墊層橫向地流進(jìn)柵極金屬墊層下漏極的金屬插塞，然后橫向地流經(jīng)導(dǎo)電溝道，源區(qū)金屬插塞至源極金屬墊層；圖7是橫切面結(jié)構(gòu)表示出電流第一路徑，圖8是CSP金屬布線的俯視結(jié)構(gòu)，表示出電流第二路徑。
[0010]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:
[0011]采用本發(fā)明所述的芯片尺寸封裝溝槽式功率場(chǎng)效應(yīng)晶體管的新型器件結(jié)構(gòu)會(huì)更有效地利用芯片面積，還可以提高器件電氣特性的優(yōu)點(diǎn)指數(shù)(Ron X Qg)，從而增加了器件的性能價(jià)格比。
【專利附圖】

【附圖說明】
[0012]附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，與本發(fā)明的實(shí)施例一起用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制，在附圖中:
[0013]圖1是芯片尺寸封裝的溝槽式場(chǎng)效應(yīng)晶體管金屬布線的俯視結(jié)構(gòu)示意圖；
[0014]圖2是芯片尺寸封裝的溝槽式場(chǎng)效應(yīng)晶體管的橫切面結(jié)構(gòu)示意圖；
[0015]圖3是本發(fā)明的芯片尺寸封裝的溝槽式場(chǎng)效應(yīng)晶體管在源極金屬墊層下和在漏極金屬墊層下的橫切面結(jié)構(gòu)示意圖；
[0016]圖4是本發(fā)明在源極金屬墊層和漏極金屬墊層之間的電流第一路徑的橫切面結(jié)構(gòu)示意圖；
[0017]圖5是本發(fā)明在源極金屬墊層和漏極金屬墊層之間的電流第二路徑的俯視結(jié)構(gòu)示意圖；
[0018]圖6是本發(fā)明在源極金屬墊層下和在柵極金屬墊層下的橫切面結(jié)構(gòu)示意圖；
[0019]圖7是本發(fā)明在源極金屬墊層和柵極金屬墊層之間的電流第一路徑的橫切面結(jié)構(gòu)示意圖；
[0020]圖8是本發(fā)明在源極金屬墊層和漏極金屬墊層之間的電流第二路徑的俯視結(jié)構(gòu)示意圖；
[0021]圖9是本發(fā)明實(shí)施例1的在漏極金屬墊層處暴露出深溝槽開孔示意圖；
[0022]圖10是本發(fā)明實(shí)施例1的在漏極金屬墊層處形成深溝槽示意圖；
[0023]圖11是本發(fā)明實(shí)施例1的在漏極金屬墊層處形成N型高摻雜多晶硅填充深溝槽示意圖；
[0024]圖12是本發(fā)明實(shí)施例1的在源極金屬墊層處形成多個(gè)柵極溝槽示意圖；
[0025]圖13是本發(fā)明實(shí)施例1沉積聞慘雜的多晶娃后不意圖；
[0026]圖14是本發(fā)明實(shí)施例1在漏極金屬墊層處形成多晶硅柵極后示意圖；
[0027]圖15是本發(fā)明實(shí)施例1形成P型區(qū)示意圖；
[0028]圖16是本發(fā)明實(shí)施例1形成spacer后對(duì)娃片表面注入N型摻雜劑示意圖；
[0029]圖17是本發(fā)明實(shí)施例1通過高溫?cái)U(kuò)散作業(yè)后形成N型輕摻雜漏區(qū)(LDD)示意圖；
[0030]圖18是本發(fā)明實(shí)施例1透過層間介質(zhì)對(duì)娃片表面注入N型摻雜劑不意圖；
[0031]圖19是本發(fā)明實(shí)施例1通過高溫?cái)U(kuò)散作業(yè)后形成N型源區(qū)示意圖；
[0032]圖20是本發(fā)明實(shí)施例1的注入P型摻雜劑到接觸孔溝槽底部示意圖；
[0033]圖21是本發(fā)明實(shí)施例1的填上金屬插塞后示意圖；
[0034]圖22是本發(fā)明實(shí)施例1的第二層層間介質(zhì)示意圖；
[0035]圖23是本發(fā)明實(shí)施例1在該器件的表面上沉積一層鋁合金示意圖；
[0036]圖24是本發(fā)明實(shí)施例2在漏區(qū)處沒有P型區(qū)的橫切面結(jié)構(gòu)示意圖；
[0037]圖25是本發(fā)明實(shí)施例3通過高溫?cái)U(kuò)散作業(yè)后形成N型源區(qū)示意圖；
[0038]圖26是本發(fā)明實(shí)施例3向深溝槽注入N型摻雜劑示意圖；
[0039]圖27是本發(fā)明實(shí)施例3注入P型摻雜劑到接觸孔溝槽底部示意圖；
[0040]圖28是本發(fā)明實(shí)施例3的填上金屬插塞后示意圖；
[0041]圖29是本發(fā)明實(shí)施例3的第二層層間介質(zhì)示意圖；
[0042]圖30是本發(fā)明實(shí)施例3在該器件的表面上沉積一層鋁合金示意圖。
【具體實(shí)施方式】
[0043]以下結(jié)合附圖對(duì)本發(fā)明的優(yōu)選實(shí)施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實(shí)施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。
[0044]本發(fā)明所述的一種新型器件結(jié)構(gòu)的芯片尺寸封裝(CSP)的溝槽式功率場(chǎng)效應(yīng)晶體管的制備方法，包括以下步驟:首先將外延層置于高摻雜襯底上方，在漏區(qū)金屬墊層處形成導(dǎo)電深溝槽把外延層表面的漏區(qū)連接至襯底，在源區(qū)金屬墊層處利用溝槽掩模在外延層上進(jìn)行侵蝕而形成多個(gè)柵極溝槽并通過熱生長(zhǎng)的方式，在溝槽暴露著的側(cè)壁和底部，和外延層的上表面形成一層薄的柵極氧化層，然后沉積N型高摻雜劑的多晶硅以填充溝槽并覆蓋頂面，利用多晶硅掩模步驟在漏區(qū)金屬墊層處形成LDMOS的多晶硅柵極，多晶硅柵層可被金屬化，如在多晶硅層表面形成鈷化硅(CoSi)，鈦化硅(TiSi)或鎢化硅(WSi)等，接著對(duì)硅片表面注入P型摻雜劑和N型摻雜劑形成P型區(qū)和N型輕摻雜漏區(qū)(LDD)區(qū)，在表面上積淀第一層層間介質(zhì)，然后通過接觸孔掩模步驟暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，接著對(duì)硅片表面注入N型摻雜劑形成N型源區(qū)，然后通過蝕刻形成接觸孔溝槽，并對(duì)接觸孔溝槽進(jìn)行金屬插塞填充，之后在表面沉積第二層層間介質(zhì)，通過層間介質(zhì)掩模步驟，把漏區(qū)金屬墊層處源區(qū)接觸孔金屬插塞與漏極金屬隔離開來，同時(shí)也把柵極金屬墊層下的源區(qū)接觸孔金屬插塞和漏區(qū)金屬插塞與柵極金屬墊層彼此隔離開來，接著在器件的表面沉積一層鋁合金，利用金屬掩模進(jìn)行金屬侵蝕，形成源電極金屬墊層，漏電極金屬墊層和柵電極金屬墊層，然后把完成前道工序的襯底10研磨其背面至小于160um厚，最后在硅片的背表面沉積多層金屬層而形成背面電極。
[0045]實(shí)施例1:
[0046]如圖9所示，首先將N型外延層20置于N型襯底10的上方，接著在外延層的上面采用積淀或熱生長(zhǎng)方式形成氧化層100 (厚度為0.0lum至lum氧化物硬光罩)，在氧化層上再積淀一層光刻涂層1000，然后通過深溝槽掩模形成圖案暴露出氧化層的一些部分，接著對(duì)深溝槽掩模形成圖案暴露出的氧化層進(jìn)行干蝕后，暴露出外延層。
[0047]如圖10所示，然后清除掉光刻涂層，接著通過蝕刻形成深溝槽21 (深度為0.6um至5.0um,寬度為0.lum至1.5um)，深溝槽穿過N型外延層進(jìn)入到N型襯底。如圖11所示，在溝槽中沉積N型高摻雜劑的多晶硅22，多晶硅摻雜濃度為Rs = 5 Ω / □至100 Ω / □(方阻)，以填充溝槽并覆蓋頂面，接著對(duì)在外延層表面氧化層上的多晶硅層進(jìn)行平面腐蝕處理或化學(xué)機(jī)械，最終使在溝槽內(nèi)多晶硅頂面離外延層表面下小于0.5um，然后清除掉外延層表面上的氧化層。
[0048]如圖12所示，在外延層的上面采用積淀或熱生長(zhǎng)方式形成氧化層100 (厚度為
0.3um至1.5um氧化物硬光罩)，在氧化層上再積淀一層光刻涂層1000，然后通過柵極溝槽掩模形成圖案暴露出氧化層的一些部分，對(duì)柵極溝槽掩模形成圖案暴露出的氧化層進(jìn)行干蝕后，暴露出外延層，然后清除掉光刻涂層，通過蝕刻形成柵極溝槽(深度為0.6um至
5.0um,寬度為0.12um至1.5um),在形成溝槽后，對(duì)溝槽進(jìn)行犧牲性氧化(時(shí)間為10分鐘至100分鐘，溫度為1000°C至1200°C )，以消除在開槽過程中被等離子破壞的硅層，然后清除掉所有氧化層。如圖13所示，通過熱生長(zhǎng)的方式，在溝槽暴露著的側(cè)壁和底部，和外延層的上表面形成一層薄的柵極氧化層30 (厚度為0.0lum至0.12um)，在溝槽中沉積N型高摻雜劑的多晶硅31，多晶硅摻雜濃度為Rs = 5Ω/□至100Ω/口(方阻)，以填充溝槽并覆蓋頂面。
[0049]如圖14所示，在多晶硅層上積淀一層光刻涂層1000，然后通過多晶硅掩模形成圖案暴露出多晶硅層的一些部分，接著對(duì)多晶硅層掩模形成圖案暴露出的多晶硅層進(jìn)行干蝕后，直至暴露出外延層上氧化層，然后清除掉光刻涂層，接著向外延層表面注入Ρ型摻雜劑(硼，劑量為 2e 12/cm3 至 2e 14/cm3)。
[0050]如圖15所示，通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為10分鐘至1000分鐘，溫度為950°C至1200°C )把注入的P型摻雜劑推進(jìn)擴(kuò)散到外延層中形成P型區(qū)24。
[0051]如圖16所示，之后在最表面上積淀一層介質(zhì)如氮化硅，然后對(duì)介質(zhì)進(jìn)行干蝕形成spacer32,接著對(duì)娃片表面注入N型摻雜劑(劑量為lel2/cm3至lel5/cm3),有多晶娃層和spacer的部分沒有被注入，沒有多晶娃層和spacer的部分，N型摻雜劑會(huì)注入到外延層表面上，N型摻雜劑可采用砷或磷。
[0052]如圖17所示，之后通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為10分鐘至200分鐘，溫度為950°C至1200°C )把注入的N型摻雜劑推進(jìn)擴(kuò)散到外延層中形成N型輕摻雜漏區(qū)(LDD)區(qū)25，
[0053]如圖18所示，接著在最表面上積淀第一層層間介質(zhì)，然后在層間介質(zhì)表面上積淀一層光刻涂層1000，之后通過接觸孔掩模形成圖案暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，之后清除掉光刻涂層，對(duì)硅片表面注入N型摻雜劑(劑量為lel5/cm3至2el6/cm3)，有層間介質(zhì)覆蓋的部分沒有被注入，沒有層間介質(zhì)覆蓋的部分，N型摻雜劑會(huì)注入到外延層表面上形成N型區(qū)，N型摻雜劑可采用砷或磷。
[0054]如圖19所示，注入的N型摻雜劑通過高溫?cái)U(kuò)散作業(yè)(時(shí)間為10分鐘至1000分鐘，溫度為950°C至1200°C)被推進(jìn)擴(kuò)散到外延層中形成N型源區(qū)26。這步驟所形成的N型源區(qū)深度(深度為0.1um至0.6um)。
[0055]如圖20所示，之后對(duì)接觸孔溝槽底部注入P型高摻雜劑28，雜劑劑量為IO14至5X IO1Vcm3,以減少P型基區(qū)與金屬插塞間的接觸電阻，這有效地增加器件的安全使用區(qū)，注入在LDMOS深溝槽頂部處的P型摻雜劑量比深溝槽處的N型摻雜劑量低幾倍，所以對(duì)深溝槽處的摻雜濃度沒有明顯的影響。
[0056]如圖21所示，在接觸孔溝槽側(cè)壁、底部以及層間介質(zhì)上表面沉積一層鈦/氮化鈦層33，接著對(duì)接觸孔溝槽進(jìn)行鎢34填充以形成金屬插塞。
[0057]如圖22所示，把第一層層間介質(zhì)表面上的一層鈦/氮化鈦層33和鎢層34清除掉，然后在最表面上積淀第二層層間介質(zhì)36，在第二層層間介質(zhì)表面上積淀一層光刻涂層，然后通過掩模步驟，在漏區(qū)金屬墊層處，把保護(hù)LDMOS處源區(qū)接觸孔溝槽金屬插塞頂部和柵極金屬墊層以外的層間介質(zhì)清除掉。
[0058]如圖23所不,在該器件的上面沉積一層招合金40 (厚度為0.8um至5um),然后通過金屬掩模進(jìn)行金屬浸蝕，形成源區(qū)金屬墊層，漏區(qū)金屬墊層和柵極金屬墊層。
[0059]接著在最表面上積淀一層鈍化層，通過鈍化層掩模進(jìn)行鈍化層浸蝕，形成源區(qū)金屬墊層開孔，漏區(qū)金屬墊層開孔和柵極金屬墊層開孔。之后把完成前道工序的襯底10研磨其背面至所需厚度，襯底最終厚度小于250um，最后在硅片的背表面沉積多層金屬層。
[0060]實(shí)施例2:
[0061]為本發(fā)明的一種變型(embodiment)。
[0062]步驟與實(shí)施例1相同，只是在圖14步驟中，在向外延層表面注入P型摻雜劑前加一掩模步驟把漏區(qū)金屬墊層處的漏區(qū)覆蓋起來，不彼P型摻雜劑注入，實(shí)施例2的器件結(jié)構(gòu)參考圖24。
[0063]實(shí)施例3:
[0064]為本發(fā)明的一種變型(embodiment)。
[0065]把形成漏區(qū)金屬墊層處導(dǎo)電深溝槽步驟放置于工藝流程后面，首先:如圖10所示，在外延層的上面采用積淀或熱生長(zhǎng)方式形成氧化層100 (厚度為0.3um至1.5um氧化物硬光罩)，在氧化層上再積淀一層光刻涂層1000，然后通過柵極溝槽掩模形成圖案暴露出氧化層的一些部分，對(duì)柵極溝槽掩模形成圖案暴露出的氧化層進(jìn)行干蝕后，暴露出外延層，然后清除掉光刻涂層，通過蝕刻，在源區(qū)金屬墊層處形成柵極溝槽(深度為0.6um至5.0um,寬度為0.12um至1.5um)，在形成溝槽后，對(duì)溝槽進(jìn)行犧牲性氧化(時(shí)間為10分鐘至100分鐘，溫度為1000°C至1200°C )，以消除在開槽過程中被等離子破壞的硅層，然后清除掉所有氧化層。之后步驟如實(shí)施例1由圖11至圖19，形成N型源區(qū)后如圖25，然后:
[0066]如圖26所不,在最表面上積淀一層光刻涂層1000,然后通過深溝槽掩模形成圖案暴露出一些部分那里沒有層間介質(zhì)；接著通過蝕刻形成深溝槽21 (深度為0.6um至5.0um,寬度為0.1um至1.5um)，深溝槽穿過N型源區(qū)和N型外延層進(jìn)入到N型襯底，然后用一般的離子注入法或plasma immersion離子注入法對(duì)深溝槽側(cè)壁注入N型摻雜劑形成深溝槽N型摻雜側(cè)壁23。
[0067]如圖27所示，清除掉光刻涂層，通過蝕刻形成第一層接觸孔溝槽27 (深度為0.6um至1.5um，寬度為0.lum至1.5um)，第一層接觸孔溝槽27穿過N型源區(qū)進(jìn)入到P型基區(qū)；之后對(duì)接觸孔溝槽注入P型高摻雜劑28，雜劑劑量為1014至5X 1015/cm3，以減少P型基區(qū)與金屬插塞間的接觸電阻，這有效地增加器件的安全使用區(qū)。
[0068]如圖28所示，在深溝槽和接觸孔溝槽側(cè)壁、底部以及層間介質(zhì)上表面沉積一層鈦/氮化鈦層33，接著對(duì)深溝槽和接觸孔溝槽進(jìn)行鎢34填充以形成金屬插塞。如圖29所示，把第一層層間介質(zhì)表面上的一層鈦/氮化鈦層33和鎢層34清除掉，然后在最表面上積淀第二層層間介質(zhì)36，在第二層層間介質(zhì)表面上積淀一層光刻涂層，然后通過掩模步驟，在漏區(qū)金屬墊層處，把保護(hù)LDM0S處源區(qū)接觸孔溝槽金屬插塞頂部和柵極金屬墊層以外的層間介質(zhì)清除掉。
[0069]如圖30所示，再在該器件的上面沉積一層鋁合金40 (厚度為0.8um至5um)，然后通過金屬掩模進(jìn)行金屬浸蝕，形成形成源區(qū)金屬墊層，漏區(qū)金屬墊層和柵極金屬墊層。
[0070]接著在最表面上積淀一層鈍化層，通過鈍化層掩模進(jìn)行鈍化層浸蝕，形成源區(qū)金屬墊層開孔，漏區(qū)金屬墊層開孔和柵極金屬墊層開孔。之后把完成前道工序的襯底10研磨其背面至所需厚度，襯底最終厚度小于250um，最后在硅片的背表面沉積多層金屬層。
[0071]最后應(yīng)說明的是:以上僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，本發(fā)明的實(shí)施例是以N型通道器件 作出說明，本發(fā)明亦可用于P型通道器件，盡管參照實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，對(duì)于本領(lǐng)域的技術(shù)人員來說，其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換，但是凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
[0072]參考符號(hào)表:
[0073]10 襯底
[0074]20 外延層
[0075]21 深溝槽
[0076]22 深溝槽里的高摻雜多晶硅
[0077]23 深溝槽側(cè)壁N型源區(qū)
[0078]24 P 型基
[0079]25 輕摻雜漏(LDD)N型區(qū)
[0080]26 N型源區(qū)
[0081]27 接觸孔溝槽
[0082]28 接觸孔溝槽底部的P型高摻雜區(qū)
[0083]30 柵極氧化層
[0084]31 柵極多晶硅層
[0085]32 spacer
[0086]33 第一層層間介質(zhì)
[0087]34 鈦層/氮化鈦層
[0088]35 鎢
[0089]36第二層層間介質(zhì)[0090]40金屬墊層
[0091]100 氧化物硬光罩
[0092]1000 光刻 涂層。
【權(quán)利要求】
1.一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)包括以下部分: (1)器件的源極金屬墊層，漏極金屬墊層和柵極金屬墊層都在芯片的表面上； (2)在源極金屬墊層下是溝槽式場(chǎng)效應(yīng)晶體管結(jié)構(gòu)； (3)至少有一漏極金屬墊層，在它之下是LDMOS結(jié)構(gòu)并有導(dǎo)電深溝槽把外延層表面的漏區(qū)連接至襯底； (4)在柵極金屬墊層下是LDMOS結(jié)構(gòu)并有導(dǎo)電深溝槽把外延層表面的漏區(qū)連接至襯底，柵極金屬墊層下的漏區(qū)電流是透過漏區(qū)金屬插塞從柵極金屬墊層外的漏極金屬引進(jìn)； (5)在源極金屬墊層，漏極金屬墊層和柵極金屬墊層上可有鈍化層，鈍化層中有開孔用來連接焊球或金屬打線； (6)完成前度工序后的硅片不用研磨背面，也不用在背面沉積多層金屬。
2.根據(jù)權(quán)利要求1所述的一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)，其中，導(dǎo)電深溝槽可以由高摻雜的多晶硅形成，多晶硅摻雜濃度為Rs = 5 Ω / □至100 Ω / □(方阻)，導(dǎo)電深溝槽可以由金屬插塞形成，金屬插塞材料可以由鈦層/氮化鈦層和鎢組成，溝槽深度從外延層表面至襯底方向算起深度范圍為Ium至5um ;導(dǎo)電深溝槽也可以分為兩部分，底部分深度3um至4.5um,由高摻雜的多晶娃形成,頂部分深度0.5um至2.0um,由金屬插塞形成。
3.根據(jù)權(quán)利要求1所述的一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)，其中，在漏極金屬墊層下的LDMOS的漏區(qū)是有P型區(qū)。
4.根據(jù)權(quán)利要求1所述的一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)，其中，在漏極金屬墊層下的LDMOS的漏區(qū)是沒有P型區(qū)，這需要一掩模步驟把LDMOS的漏區(qū)在注入P型摻雜劑之前覆蓋住。
5.根據(jù)權(quán)利要求1所述的一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)，其中，至少有一柵極金屬墊層，在它之下沒有LDMOS結(jié)構(gòu)晶體管單元。
6.根據(jù)權(quán)利要求1所述的一種芯片尺寸封裝半導(dǎo)體功率器件的結(jié)構(gòu)，其中，把完成前度工序的硅片研磨至小于250um厚，然后在背面沉積多層金屬。
7.—種芯片尺寸封裝半導(dǎo)體功率器件的制備方法，包括以下步驟: (1)首先將N型外延層置于N型高摻雜襯底上方，N型襯底的摻雜濃度高于lel9/cm3，N型外延層的摻雜濃度濃度范圍是lel4/cm3至5el6/cm3，在漏區(qū)金屬墊層處形成導(dǎo)電深溝槽把外延層表面的漏區(qū)連接至襯底； (2)在源區(qū)金屬墊層處利用柵極溝槽掩模在外延層上進(jìn)行侵蝕而形成多個(gè)柵極溝槽并通過熱生長(zhǎng)的方式，在溝槽暴露著的側(cè)壁和底部，和外延層的上表面形成一層薄的柵極氧化層，然后沉積N型高摻雜劑的多晶硅以填充溝槽并覆蓋頂面； (3)利用多晶硅掩模步驟在漏區(qū)金屬墊層處形成LDMOS的多晶硅柵極，接著對(duì)硅片表面注入P型摻雜劑形成P型區(qū)，在漏區(qū)金屬墊層下的LDMOS的漏區(qū)是有P型摻雜劑注入形成P型區(qū)； (4)在最表面上積淀一層介質(zhì)如氮化娃,然后對(duì)介質(zhì)進(jìn)行干蝕形成spacer32,接著對(duì)硅片表面注入N型摻雜劑形成N型輕摻雜漏區(qū)(LDD)區(qū)； (5)在表面上積淀第一層層間介質(zhì)，然后通過接觸孔掩模步驟暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，接著對(duì)硅片表面注入N型摻雜劑形成N型源區(qū)，N型源區(qū)濃度高于lel9/cm3 ；(6)然后通過蝕刻形成接觸孔溝槽，接著對(duì)接觸孔溝槽底部注入P型摻雜劑，劑量范圍是lel4/cm3至5el5/cm3,并對(duì)接觸孔溝槽進(jìn)行金屬插塞填充；(7)之后在表面沉積第二層層間介質(zhì)，通過層間介質(zhì)掩模步驟，把漏區(qū)金屬墊層處源區(qū)接觸孔金屬插塞與漏極金屬隔離開來，同時(shí)也把柵極金屬墊層下的源區(qū)接觸孔金屬插塞和漏區(qū)金屬插塞與柵極金屬墊層彼此隔離開來；(8)接著在器件的表面沉積一層鋁合金，利用金屬掩模進(jìn)行金屬侵蝕，形成源電極金屬墊層，漏電極金屬墊層和柵電極金屬墊層；(9)然后把完成前道工序的襯底10研磨其背面至小于250um厚，最后在硅片的背表面沉積多層金屬層而形成背面電極。
8.根據(jù)權(quán)利要求7所述的一種芯片尺寸封裝半導(dǎo)體功率器件的的制備方法，其中步驟(3)所述的多晶硅柵極是高摻雜的，多晶硅摻雜濃度為Rs = 5 Ω / □至100 Ω / 口(方阻)，多晶硅柵層可被金屬化，如在多晶硅層表面形成鈷化硅(CoSi)，鈦化硅(TiSi)或鎢化硅(WSi)等。
9.根據(jù)權(quán)利要求7所述的一種芯片尺寸封裝半導(dǎo)體功率器件的的制備方法，其中步驟(3)所述的對(duì)硅片表面注入P型摻雜劑形成P型區(qū)，在注入P型摻雜劑之前，用一掩模步驟把LDM0S的漏區(qū)覆蓋住，使P型摻雜劑無法注入LDM0S的漏區(qū)，所以LDM0S的漏區(qū)沒有P型區(qū)。
10.一種芯片尺寸封裝半導(dǎo) 體功率器件的制備方法，包括以下步驟:(1)首先將N型外延層置于N型高摻雜襯底10上方，N型襯底的摻雜濃度高于lel9/cm3, N型外延層的摻雜濃度濃度范圍是lel4/cm3至5el6/cm3 ；(2)在源區(qū)金屬墊層處利用柵極溝槽掩模在外延層上進(jìn)行侵蝕而形成多個(gè)柵極溝槽并通過熱生長(zhǎng)的方式，在溝槽暴露著的側(cè)壁和底部，和外延層的上表面形成一層薄的柵極氧化層，然后沉積N型高摻雜劑的多晶硅以填充溝槽并覆蓋頂面；(3)利用多晶硅掩模步驟在漏區(qū)金屬墊層處形成LDM0S的多晶硅柵極，接著對(duì)硅片表面注入P型摻雜劑形成P型區(qū)，在漏區(qū)金屬墊層下的LDM0S的漏區(qū)是有P型摻雜劑注入形成P型區(qū)；(4)在最表面上積淀一層介質(zhì)如氮化娃，然后對(duì)介質(zhì)進(jìn)行干蝕形成spacer32,接著對(duì)硅片表面注入N型摻雜劑形成N型輕摻雜漏區(qū)(LDD)區(qū)；(5)在表面上積淀第一層層間介質(zhì)，然后通過接觸孔掩模步驟暴露出層間介質(zhì)的一些部分，然后對(duì)暴露出的部分層間介質(zhì)進(jìn)行干蝕，直至暴露出外延層表面，接著對(duì)硅片表面注入N型摻雜劑形成N型源區(qū)，N型源區(qū)濃度高于lel9/cm3 ；(6)在最表面上積淀一層光刻涂層1000，然后通過深溝槽掩模形成圖案暴露出一些部分那里沒有層間介質(zhì)；接著通過蝕刻形成深溝槽，深度為0.6um至5.0um,寬度為0.lum至.1.5um,深溝槽穿過N型源區(qū)和N型外延層進(jìn)入到N型襯底，然后用一般的離子注入法或plasma immersion離子注入法對(duì)深溝槽側(cè)壁注入N型摻雜劑形成深溝槽N型摻雜側(cè)壁23 ；(7)通過蝕刻形成接觸孔溝槽,深度為0.6um至1.5um,寬度為0.lum至1.5um,接觸孔溝槽穿過N型源區(qū)進(jìn)入到P型基區(qū)；之后對(duì)接觸孔溝槽注入P型高摻雜劑，劑量為1014至.5 X 1015/cm3 ；(8)在深溝槽和接觸孔溝槽側(cè)壁、底部以及層間介質(zhì)上表面沉積一層鈦/氮化鈦層，接著對(duì)深溝槽和接觸孔溝槽進(jìn)行鎢填充以形成金屬插塞；(9)把第一層層間介質(zhì)表面上的一層鈦/氮化鈦層和鎢層清除掉，然后在最表面上積淀第二層層間介質(zhì)36，通過第二層層間介質(zhì)掩模步驟，把漏區(qū)金屬墊層下源區(qū)接觸孔金屬插塞與漏極金屬隔離開來，同時(shí)也把柵極金屬墊層下的源區(qū)接觸孔金屬插塞和漏區(qū)金屬插塞與柵極金屬墊層彼此隔離開來； (10)在器件的上面沉積一層鋁合金40，厚度為0.8um至5um，然后通過金屬掩模進(jìn)行金屬浸蝕，形成源區(qū)金屬墊層，漏區(qū)金屬墊層和柵極金屬墊層；(11)然后把完成前道工序的襯底10研磨其背面至小于250um厚，最后在硅片的背表面沉積多層金屬層而形成背面電極。
11.根據(jù)權(quán)利要求10所述的一種芯片尺寸封裝半導(dǎo)體功率器件的的制備方法，其中步驟(3)所述的對(duì)硅片表面注入P型摻雜劑形成P型區(qū)，在注入P型摻雜劑之前，用一掩模步驟把LDMOS的漏區(qū)覆蓋住，使P型摻雜劑無法注入LDMOS的漏區(qū)，所以LDMOS的漏區(qū)沒有P型區(qū)。
【文檔編號(hào)】H01L21/336GK103730494SQ201210382123
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月10日 優(yōu)先權(quán)日:2012年10月10日
【發(fā)明者】蘇冠創(chuàng) 申請(qǐng)人:深圳市力振半導(dǎo)體有限公司