專利名稱：銅金屬覆蓋層的制備方法
技術(shù)領域：
本發(fā)明涉及半導體器件技術(shù)領域，尤其涉及一種銅金屬覆蓋層的制備方法。
背景技術(shù)：
隨著科學技術(shù)的不斷進步，后道互連在半導體芯片制造領域發(fā)揮著越來越重要的作用。另外，在先進制程中，圖形的關(guān)鍵尺寸也越來越小。為了獲得更低的信號延時和高性能的響應特性，45納米技術(shù)結(jié)點以下的銅互連層所用的介質(zhì)材料的介電常數(shù)越來越低，孔隙率越來越高，結(jié)構(gòu)更為疏松。線寬的減小和多孔介質(zhì)材料應用對互連結(jié)構(gòu)的可靠性提出更大挑戰(zhàn)。銅互連結(jié)構(gòu)的可靠性問題主要涉及抗電遷移，介質(zhì)擊穿，應力遷移，靜電累積放電等離子引發(fā)的擊穿及封裝相關(guān)的可靠性等多個方面。作為導電、動力供應和信號傳遞的互連結(jié)構(gòu)，其抗電遷移性能是銅互連可靠性能中最重要的一個方面。但是，在工作狀態(tài)下，溫度和電場的雙重因素會使得銅互連線中的銅原子在電子風的撞擊下產(chǎn)生定向移動，從而使得金屬銅從陰極端向陽極端發(fā)生移動，導致陰極端出現(xiàn)空洞和陽極端出現(xiàn)金屬擠出，最后引發(fā)互連結(jié)構(gòu)的電阻變大，甚至斷路和短路，使整個芯片失效。對于銅互連結(jié)構(gòu)而言，其電遷移的主導模式是界面擴散，因而伴隨著線寬的減少，界面的比例不斷增大，保障抗電遷移性能的難度也越來越達。由于集成電路芯片的應用范圍日益擴大，性能的要求也越來越高，因此保障可靠性性能，特別是提高抗電遷移性能成為芯片制造的重要問題。目前，研究者從多方面提出了提高銅互連結(jié)構(gòu)的抗電遷移性能的途徑，比如采用制造導向性設計(Designfor Manufacture)從設計規(guī)則方面進行圖形優(yōu)化,對容易出現(xiàn)電遷移問題的結(jié)構(gòu)或圖形進行約束或禁止，從設計上給出金屬互連所能承受的最大電流密度；采用多層介質(zhì)覆蓋層以提高結(jié)合力和密封性能以降低銅的界面擴散系數(shù)；以及在銅的頂部生長金屬覆蓋層提高抗電遷移性能和應力遷移性能的方法。如專利申請?zhí)枮?00310124737. 6的中國專利所揭露的具有雙覆蓋層的半導體器件的互連及其制造方法，所述半導體器件的互連是一種銅金屬鑲嵌互連，在用化學機械拋光加工過的銅層上形成覆蓋層，該覆蓋層是氮化硅層和碳化硅層的雙層結(jié)構(gòu)。因此，有可能在提供優(yōu)良的漏電流抑制作用的同時維持碳化硅層的高刻蝕選擇性和低介電常數(shù)。該覆蓋層是由順序淀積的氮化硅層和碳化硅層形成的雙層結(jié)構(gòu)。該專利發(fā)明人認為，由于提高了界面間表面的界面特性，所以在界面間表面中不會出現(xiàn)孔洞；由于界面性能得到強化，因而可以提高其抗電遷移性能。但是，所述方法忽略了金屬銅和介質(zhì)阻擋層的界面，而金屬銅和介質(zhì)阻擋層直接接觸的界面結(jié)合力較差，因此該方法可用于降低漏電流而對電遷移性能的提聞相當有限。又如專利申請?zhí)枮?00980138541. 8的中國專利所揭露的用于形成釕金屬覆蓋層的方法，所述方法通過沉積釕(Ru)金屬于半導體器件制造中以改善銅(Cu)金屬中的電遷移和應力遷移。該專利的實施例包括用NHx (X < 3)自由基和H自由基處理包括金屬層和低K電介質(zhì)材料的圖案化襯底，以提高Ru金屬層在金屬銅層上相對于在低K電介質(zhì)材料上的沉積選擇比。另外，在專利號為00810831. 5的中國專利所揭露的具有高抗電遷移的導體的制作方法及其結(jié)構(gòu)中提出采用涂覆的方法選擇性的將金屬覆蓋層CoWP (鈷鎢磷)沉積到銅表面，提高的抗電遷移性能和抗應力遷移性能。上述兩個中國專利均涉及到金屬覆蓋層的選擇性沉積。即，淀積所述金屬覆蓋層在所述銅金屬層和所述介質(zhì)保護層之間形成一個過渡層，可以明顯的提高兩者的結(jié)合力，能極大地提高互連結(jié)構(gòu)的抗電遷移性能。上述兩個專利的技術(shù)方案均理想化的通過選擇性生長僅在銅結(jié)構(gòu)上形成金屬覆蓋層。但是，在實際生產(chǎn)工藝中，僅依靠涂覆過程或沉積過程的選擇性生長均無法避免金屬覆蓋層在電介質(zhì)材料上的沉積。勢必會導致金屬覆蓋層對電介質(zhì)材料，特別是疏松的多孔介質(zhì)材料的金屬粘污，導致漏電流大增，擊穿特性銳減。為此，如何能夠采用簡單有效的方法實現(xiàn)在金屬銅表面形成金屬覆蓋層，而不會在絕緣介質(zhì)上產(chǎn)生不需要的金屬殘留，實現(xiàn)完全選擇性的生長銅金屬覆蓋層成為本領域亟待解決的問題。故針對現(xiàn)有技術(shù)存在的問題，本案設計人憑借從事此行業(yè)多年的經(jīng)驗，積極研究改良，于是有了本發(fā)明一種銅金屬覆蓋層的制備方法。

發(fā)明內(nèi)容
本發(fā)明是針對現(xiàn)有技術(shù)中，傳統(tǒng)的銅金屬覆蓋層的制備方法僅用于降低漏電流，而對電遷移性能的提高相當有限；另一方面，僅依靠涂覆過程或沉積過程的選擇性生長均無法避免金屬覆蓋層在電介質(zhì)材料上的沉積，導致金屬覆蓋層對電介質(zhì)材料，特別是疏松的多孔介質(zhì)材料的金屬粘污，進而使得漏電流大增，擊穿特性銳減等缺陷提供一種銅金屬覆蓋層的制備方法。為了解決上述問題，本發(fā)明提供一種銅金屬覆蓋層的制備方法，所述方法包括執(zhí)行步驟SI :提供具有冗余銅金屬填充的半導體器件；執(zhí)行步驟S2 :化學機械研磨所述具有冗余銅金屬填充的半導體器件之冗余金屬銅填充所在的表面，并將所述研磨停止在所述防金屬擴散層；執(zhí)行步驟S3 :通過化學濕法刻蝕的方式去除所述銅金屬填充，并使得所述銅金屬填充的第二上表面較所述溝槽結(jié)構(gòu)之第一上邊沿具有預定高度hi的凹陷；執(zhí)行步驟S4 :在所述銅金屬填充的第二上表面和所述防金屬擴散層的第三上表面淀積金屬覆蓋層，所述金屬覆蓋層與所述銅金屬填充形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層與所述銅金屬填充電性連接；執(zhí)行步驟S5 :通過化學機械研磨去除所述防金屬擴散層，并對所述低介電常數(shù)介質(zhì)層保持一定的過研磨，以完全去除所述防金屬擴散層且所述銅金屬填充的第二上表面具有所述金屬覆蓋層，所述金屬覆蓋層與所述低介電常數(shù)介質(zhì)層具有共平面的上表面；執(zhí)行步驟S6 :在所述金屬覆蓋層與所述低介電常數(shù)介質(zhì)層共平面的上表面淀積所述介質(zhì)隔離保護層，以防止所述金屬覆蓋層氧化或者腐蝕?？蛇x地，所述具有冗余銅金屬填充的半導體器件的制備方法進一步包括在具有下層金屬連線的硅基襯底上設置低介電常數(shù)介質(zhì)層；在所述低介電常數(shù)介質(zhì)層中刻蝕形成所述溝槽結(jié)構(gòu)；在所述溝槽結(jié)構(gòu)內(nèi)及其低介電常數(shù)介質(zhì)層的第一上表面淀積防金屬擴散層；在所述溝槽結(jié)構(gòu)內(nèi)淀積所述銅籽晶層，并通過電鍍工藝進行金屬銅填充以形成所述冗余銅金屬填充?？蛇x地，所述低介電常數(shù)介質(zhì)層的相對介電常數(shù)為2. 5。
可選地，用于化學濕法刻蝕的化學腐蝕藥液包括鹽酸、氫氟酸。可選地，所述防金屬擴散層為鉭、氮化鉭的其中之一。可選地，所述化學濕法刻蝕過程中，通過控制所述用于化學濕法刻蝕的化學腐蝕藥液的成分、濃度、電流和電壓、反應時間進行調(diào)節(jié)，以獲得所述預定高度V可選地，所述金屬覆蓋層為釕、銥、鋨、銠、鈷鎢磷、鎘、錳及其金屬化合物或合金?？蛇x地，所述金屬覆蓋層的厚度為10 2000埃。可選地，所述金屬覆蓋層的淀積方式為PVD、MOCVD, PLD以及濕法涂覆的其中之
O可選地，所述銅金屬覆蓋層的制備方法進一步包括在所述金屬覆蓋層淀積后，對所述半導體器件進行熱處理工藝，所述熱處理的溫度為100 450°C，所述熱處理時間為
I 200min。可選地，所述銅金屬覆蓋層的制備方法中所述過研磨的程度取決于所述預定高度h1；以及所述金屬覆蓋層的厚度。可選地，所述過研磨的程度以完全去除所述防金屬擴散層且所述銅金屬填充的第一上表面具有所述金屬覆蓋層?？蛇x地，所述防金屬擴散層的過研磨中所述防金屬擴散層被去除的厚度為100 800 埃。可選地，所述介質(zhì)隔離保護層為氮化硅、碳化硅、氮氧化硅，氮摻雜的碳化硅的其中之一或者其組合層?？蛇x地，所述介質(zhì)隔離保護層的厚度為50 1000埃。可選地，所述介質(zhì)隔離保護層為氮摻雜的碳化硅，且所述作為介質(zhì)隔離層的氮摻雜的碳化硅的厚度為500埃。可選地，所述半導體器件為45nm及以下并采用多孔低介電常數(shù)介質(zhì)層的銅金屬互連技術(shù)節(jié)點。綜上所述，本發(fā)明所述的銅金屬覆蓋層的制備方法不僅可以完全選擇性的在所述銅金屬填充上淀積所述金屬覆蓋層，而且避免所述低介電常數(shù)介質(zhì)層污染。同時，將所述金屬覆蓋層作為所述銅金屬填充與所述介質(zhì)隔離保護層之間的過渡層，極大的改善了所述銅金屬填充與所述介質(zhì)隔離保護層的粘附特性，減少了界面擴散和遷移，提高抗電遷移能力和應力遷移能力，最終提高了所述半導體器件的可靠性能。


圖I所示為本發(fā)明銅金屬覆蓋層的制備方法的流程圖；圖2所示為本發(fā)明具有冗余銅金屬填充的半導體器件的結(jié)構(gòu)示意圖；圖3所示為冗余銅金屬填充的平坦化處理結(jié)構(gòu)示意圖；圖4所示為化學濕法刻蝕去除銅金屬填充的結(jié)構(gòu)示意圖；圖5所示為淀積金屬覆蓋層的結(jié)構(gòu)示意圖；圖6所示為去除所述防金屬擴散層的結(jié)構(gòu)示意圖7所示為淀積所述介質(zhì)隔離保護層的結(jié)構(gòu)示意圖。
具體實施例方式為詳細說明本發(fā)明創(chuàng)造的技術(shù)內(nèi)容、構(gòu)造特征、所達成目的及功效，下面將結(jié)合實施例并配合附圖予以詳細說明。請參閱圖1，圖I所示為本發(fā)明銅金屬覆蓋層的制備方法的流程圖。所述銅金屬覆蓋層的制備方法，包括以下步驟執(zhí)行步驟SI :提供具有冗余銅金屬填充的半導體器件；其中，所述具有冗余銅金屬填充的半導體器件的制備方法進一步包括在具有下層金屬連線的硅基襯底上設置低介電常數(shù)介質(zhì)層；在所述低介電常數(shù)介質(zhì)層中刻蝕形成所述溝槽結(jié)構(gòu)；在所述溝槽結(jié)構(gòu)內(nèi)及其低介電常數(shù)介質(zhì)層的第一上表面淀積防金屬擴散層；在 所述溝槽結(jié)構(gòu)內(nèi)淀積銅籽晶層，并通過電鍍工藝進行金屬銅填充以形成所述冗余銅金屬填充。執(zhí)行步驟S2 :化學機械研磨所述具有冗余銅金屬填充的半導體器件之冗余金屬銅填充所在的表面，并將所述研磨停止在所述防金屬擴散層處；執(zhí)行步驟S3 :通過化學濕法刻蝕的方式去除所述銅金屬填充，并使得所述銅金屬填充的第二上表面較所述溝槽結(jié)構(gòu)之第一上邊沿具有預定高度h的凹陷；其中，在所述化學濕法刻蝕過程中，通過控制所述用于化學濕法刻蝕的化學腐蝕藥液的成分、濃度、電流和電壓、反應時間進行調(diào)節(jié)，以獲得所述預定高度h ;所述防金屬擴散層較所述銅金屬填充化學性質(zhì)呈惰性，在所述化學濕法刻蝕中不會被腐蝕，仍保持原有形貌和厚度不變。執(zhí)行步驟S4 :在所述銅金屬填充的第二上表面和所述防金屬擴散層的第三上表面淀積金屬覆蓋層，所述金屬覆蓋層與所述銅金屬填充形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層與所述銅金屬填充具有優(yōu)異的電性連接。執(zhí)行步驟S5 :通過化學機械研磨去除所述防金屬擴散層，并對所述低介電常數(shù)介質(zhì)層保持一定的過研磨，以完全去除所述防金屬擴散層且所述銅金屬填充的第二上表面具有所述金屬覆蓋層，所述金屬覆蓋層與所述低介電常數(shù)介質(zhì)層具有共平面的上表面；執(zhí)行步驟S6 :在所述金屬覆蓋層與所述低介電常數(shù)介質(zhì)層共平面的上表面淀積所述介質(zhì)隔離保護層，以防止所述金屬覆蓋層氧化或者腐蝕。本發(fā)明所述的銅金屬覆蓋層的制備方法用于所述低介電常數(shù)介質(zhì)層后段銅互連結(jié)構(gòu)的可靠性提升，特別適用于45nm以下采用多孔低介電常數(shù)介質(zhì)層的銅互連技術(shù)節(jié)點。請參閱圖2、圖3、圖4、圖5、圖6、圖7，圖2所示為本發(fā)明具有冗余銅金屬填充的半導體器件的結(jié)構(gòu)示意圖。圖3所示為冗余銅金屬填充的平坦化處理結(jié)構(gòu)示意圖。圖4所示為化學濕法刻蝕去除銅金屬填充的結(jié)構(gòu)示意圖。圖5所示為淀積金屬覆蓋層的結(jié)構(gòu)示意圖。圖6所示為去除所述防金屬擴散層的結(jié)構(gòu)示意圖。圖7所示為淀積所述介質(zhì)隔離保護層的結(jié)構(gòu)示意圖。作為本發(fā)明的具體實施方式
，在本實施方式中僅以雙大馬士革工藝為例進行闡述，所述列舉不應視為對本專利技術(shù)方案的限制。同樣地，本發(fā)明的技術(shù)方案也適于單大馬士革工藝。本發(fā)明所述銅金屬覆蓋層的制備方法，包括以下步驟執(zhí)行步驟SI :提供具有冗余銅金屬填充11的半導體器件I ;
其中，所述具有冗余銅金屬填充11的半導體器件I的制備方法進一步包括在具有下層金屬連線12的硅基襯底13上設置低介電常數(shù)介質(zhì)層14 ;在所述低介電常數(shù)介質(zhì)層14中刻蝕形成所述溝槽結(jié)構(gòu)15 ;在所述溝槽結(jié)構(gòu)15內(nèi)及其低介電常數(shù)介質(zhì)層14的第一上表面140淀積防金屬擴散層16 ;在所述溝槽結(jié)構(gòu)15內(nèi)淀積所述銅籽晶層17，并通過電鍍工藝進行金屬銅填充以形成所述冗余銅金屬填充11。所述半導體器件I為45nm及以下并采用多孔低介電常數(shù)介質(zhì)層的銅金屬互連技術(shù)節(jié)點。所述低介電常數(shù)介質(zhì)層14的相對介電常數(shù)為2. 5。執(zhí)行步驟S2 :化學機械研磨所述具有冗余銅金屬填充11的半導體器件I之冗余金屬銅填充11所在的表面，并將所述研磨停止在所述防金屬擴散層16處；具體地，在所述研磨過程中，通過偵測研磨馬達的功率或電流，實現(xiàn)終點監(jiān)測。執(zhí)行步驟S3 :通過化學濕法刻蝕的方式去除所述銅金屬填充11，并使得所述銅金屬填充11的第二上表面Iio較所述溝槽結(jié)構(gòu)15之第一上邊沿150具有預定高度hi的凹陷；其中，所述用于化學濕法刻蝕的化學腐蝕藥液包括但不限于鹽酸、氫氟酸。所述防金屬擴散層16包括但不限于鉭、氮化鉭。在所述化學濕法刻蝕過程中，通過控制所述用于化學濕法刻蝕的化學腐蝕藥液的成分、濃度、電流和電壓、反應時間進行調(diào)節(jié)，以獲得所述預定高度4。明顯地，在所述化學濕法刻蝕過程中，所述防金屬擴散層化學性質(zhì)呈惰性，在所述化學濕法刻蝕中不會被腐蝕，仍保持原有形貌和厚度。執(zhí)行步驟S4 :在所述銅金屬填充11的第二上表面110和所述防金屬擴散層16的第三上表面160淀積金屬覆蓋層18 ；作為本發(fā)明的優(yōu)選實施方式，本發(fā)明所述金屬覆蓋層18與所述銅金屬填充11形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層18與所述銅金屬填充 11具有優(yōu)異的電性連接。優(yōu)選地，所述金屬覆蓋層18包括但不限于釕、銥、鋨、銠、鈷鎢磷、鎘、錳及其金屬化合物或合金。所述金屬覆蓋層18的厚度為10 2000埃。所述金屬覆蓋層18的淀積方式包括但不限于PVD、M0CVD、PLD以及濕法涂覆。更優(yōu)選地，為了所述金屬覆蓋層18與所述銅金屬填充11更有效的接觸，本發(fā)明在所述金屬覆蓋層18淀積后，對所述半導體器件I進行熱處理工藝，所述熱處理的溫度為100 450°C，所述熱處理時間為I 200mino執(zhí)行步驟S5 :通過化學機械研磨去除所述防金屬擴散層16，并對所述低介電常數(shù)介質(zhì)層14保持一定的過研磨，以完全去除所述防金屬擴散層16且所述銅金屬填充11的第一上表面110具有所述金屬覆蓋層18，所述金屬覆蓋層18與所述低介電常數(shù)介質(zhì)層14具有共平面的上表面；其中，所述過研磨的程度取決于所述預定高度Ii1、以及所述金屬覆蓋層18的厚度。在本發(fā)明中，所述過研磨的程度以完全去除所述防金屬擴散層16且所述銅金屬填充11的第一上表面110具有所述金屬覆蓋層18為宜。更具體地，所述防金屬擴散層16被去除的厚度為100 800埃。執(zhí)行步驟S6 :在所述金屬覆蓋層18與所述低介電常數(shù)介質(zhì)層14共平面的上表面淀積所述介質(zhì)隔離保護層19，以防止所述金屬覆蓋層18氧化或者腐蝕。
其中，所述介質(zhì)隔離保護層19包括但不限于氮化硅、碳化硅、氮氧化硅，氮摻雜的碳化硅的其中之一或者其組合層。優(yōu)選地，所述介質(zhì)隔離保護層19的厚度為50 1000埃。更優(yōu)選地，所述介質(zhì)隔離保護層19為氮摻雜的碳化硅，且所述作為介質(zhì)隔離保護層19的氮摻雜的碳化硅的厚度為500埃。顯然地，本發(fā)明所述的銅金屬覆蓋層的制備方法可以完全選擇性的在所述銅金屬填充11的第二上表面Iio淀積生長所述金屬覆蓋層18。在所述金屬覆蓋層18的淀積生長過程中，所述低介電常數(shù)介質(zhì)層14因所述防金屬擴散層16的覆蓋而被保護，所述低介電常數(shù)介質(zhì)層14不會與所述金屬覆蓋層18直接接觸，進而避免了所述低介電常數(shù)介質(zhì)層14的污染。另外，將所述金屬覆蓋層18作為所述銅金屬填充11與所述介質(zhì)隔離保護層19之間的過渡層，極大的改善了所述銅金屬填充11與所述介質(zhì)隔離保護層19的粘附特性，減少了界面擴散和遷移，提高抗電遷移能力和應力遷移能力，最終提高了所述半導體器件的可靠性能。綜上所述，本發(fā)明所述的銅金屬覆蓋層的制備方法不僅可以完全選擇性的在所述 銅金屬填充上淀積所述金屬覆蓋層，而且避免所述低介電常數(shù)介質(zhì)層污染。同時，將所述金屬覆蓋層作為所述銅金屬填充與所述介質(zhì)隔離保護層之間的過渡層，極大的改善了所述銅金屬填充與所述介質(zhì)隔離保護層的粘附特性，減少了界面擴散和遷移，提高抗電遷移能力和應力遷移能力，最終提高了所述半導體器件的可靠性能。本領域技術(shù)人員均應了解，在不脫離本發(fā)明的精神或范圍的情況下，可以對本發(fā)明進行各種修改和變型。因而，如果任何修改或變型落入所附權(quán)利要求書及等同物的保護范圍內(nèi)時，認為本發(fā)明涵蓋這些修改和變型。
權(quán)利要求
1.一種銅金屬覆蓋層的制備方法，其特征在于，所述方法包括 執(zhí)行步驟Si:提供具有冗余銅金屬填充的半導體器件； 執(zhí)行步驟S2 :化學機械研磨所述具有冗余銅金屬填充的半導體器件之冗余金屬銅填充所在的表面，并將所述研磨停止在所述防金屬擴散層； 執(zhí)行步驟S3 :通過化學濕法刻蝕的方式去除所述銅金屬填充，并使得所述銅金屬填充的第二上表面較所述溝槽結(jié)構(gòu)之第一上邊沿具有預定高度hi的凹陷； 執(zhí)行步驟S4 :在所述銅金屬填充的第二上表面和所述防金屬擴散層的第三上表面淀積金屬覆蓋層，所述金屬覆蓋層與所述銅金屬填充形成金屬對金屬的化學鍵和金屬鍵，并在電力作用下所述金屬覆蓋層與所述銅金屬填充電性連接； 執(zhí)行步驟S5 :通過化學機械研磨去除所述防金屬擴散層，并對所述低介電常數(shù)介質(zhì)層保持過研磨，以完全去除所述防金屬擴散層且所述銅金屬填充的第二上表面具有所述金屬覆蓋層，所述金屬覆蓋層與所述低介電常數(shù)介質(zhì)層具有共平面的上表面； 執(zhí)行步驟S6 :在所述金屬覆蓋層與所述低介電常數(shù)介質(zhì)層共平面的上表面淀積所述介質(zhì)隔離保護層，以防止所述金屬覆蓋層氧化或者腐蝕。
2.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述具有冗余銅金屬填充的半導體器件的制備方法進一步包括在具有下層金屬連線的硅基襯底上設置低介電常數(shù)介質(zhì)層；在所述低介電常數(shù)介質(zhì)層中刻蝕形成所述溝槽結(jié)構(gòu)；在所述溝槽結(jié)構(gòu)內(nèi)及其低介電常數(shù)介質(zhì)層的第一上表面淀積防金屬擴散層；在所述溝槽結(jié)構(gòu)內(nèi)淀積所述銅籽晶層，并通過電鍍工藝進行金屬銅填充以形成所述冗余銅金屬填充。
3.如權(quán)利要求2所述的銅金屬覆蓋層的制備方法，其特征在于，所述低介電常數(shù)介質(zhì)層的相對介電常數(shù)為2. 5。
4.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述用于化學濕法刻蝕的化學腐蝕藥液包括鹽酸、氫氟酸。
5.如權(quán)利要求4所述的銅金屬覆蓋層的制備方法，其特征在于，所述防金屬擴散層為鉭、氮化鉭的其中之一。
6.如權(quán)利要求5所述的銅金屬覆蓋層的制備方法，其特征在于，所述化學濕法刻蝕過程中，通過控制所述用于化學濕法刻蝕的化學腐蝕藥液的成分、濃度、電流和電壓、反應時間進行調(diào)節(jié)，以獲得所述預定高度hi。
7.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述金屬覆蓋層為釕、銥、鋨、銠、鈷鎢磷、鎘、錳及其金屬化合物或合金。
8.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述金屬覆蓋層的厚度為10 2000埃。
9.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述金屬覆蓋層的淀積方式為PVD、MOCVD、PLD以及濕法涂覆的其中之一。
10.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述銅金屬覆蓋層的制備方法進一步包括在所述金屬覆蓋層淀積后，對所述半導體器件進行熱處理工藝，所述熱處理的溫度為100 450°C，所述熱處理時間為I 200min。
11.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述銅金屬覆蓋層的制備方法中所述過研磨的程度取決于所述預定高度h1;以及所述金屬覆蓋層的厚度。
12.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述過研磨的程度以完全去除所述防金屬擴散層且所述銅金屬填充的第一上表面具有所述金屬覆蓋層。
13.如權(quán)利要求12所述的銅金屬覆蓋層的制備方法，其特征在于，在所述防金屬擴散層的過研磨中所述防金屬擴散層被去除的厚度為100 800埃。
14.如權(quán)利要求I所述的銅金屬覆蓋層的制備方法，其特征在于，所述介質(zhì)隔離保護層為氮化娃、碳化娃、氮氧化娃，氮摻雜的碳化娃的其中之一或者其組合層。
15.如權(quán)利要求14所述的銅金屬覆蓋層的制備方法，其特征在于，所述介質(zhì)隔離保護層的厚度為50 1000埃。
16.如權(quán)利要求15所述的銅金屬覆蓋層的制備方法，其特征在于，所述介質(zhì)隔離保護層為氮摻雜的碳化硅，且所述作為介質(zhì)隔離層的氮摻雜的碳化硅的厚度為500埃。
17.如權(quán)利要求I 16任一權(quán)利要求所述的銅金屬覆蓋層的制備方法，其特征在于，所述半導體器件為45nm及以下并采用多孔低介電常數(shù)介質(zhì)層的銅金屬互連技術(shù)節(jié)點。
全文摘要
一種銅金屬覆蓋層的制備方法，包括步驟S1提供具有冗余銅金屬填充的半導體器件；步驟S2化學機械研磨冗余金屬銅填充所在的表面，并停止在所述防金屬擴散層；步驟S3化學濕法刻蝕去除所述銅金屬填充，并使得銅金屬填充的第二上表面較所述溝槽結(jié)構(gòu)之第一上邊沿具有預定高度h1的凹陷；步驟S4淀積金屬覆蓋層；步驟S5化學機械研磨去除防金屬擴散層且銅金屬填充的第二上表面具有金屬覆蓋層；步驟S6淀積介質(zhì)隔離保護層。本發(fā)明所述方法不僅可以在銅金屬填充上淀積金屬覆蓋層，且避免低介電常數(shù)介質(zhì)層污染。同時，改善銅金屬填充與介質(zhì)隔離保護層的粘附特性，減少了界面擴散和遷移，提高抗電遷移能力和應力遷移能力，最終提高了所述半導體器件的可靠性能。
文檔編號H01L21/768GK102881646SQ201210388878
公開日2013年1月16日 申請日期2012年10月12日 優(yōu)先權(quán)日2012年10月12日
發(fā)明者張亮 申請人:上海華力微電子有限公司