硅控整流器的制造方法
【專利摘要】本發(fā)明公開了一種硅控整流器，包括：深N阱上部順序并列排布有N阱和P阱，所述P阱中還具有隔離N阱將P阱分為兩部分第一P阱和第二P阱；所述N阱、第一P阱上部形成有N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)；所述第二P阱上部形成有兩個(gè)N+擴(kuò)散區(qū)，第二P阱上方具有一多晶硅層，形成一NMOS；所述隔離N阱上部形成有N+擴(kuò)散區(qū)；所述N阱中的N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)與隔離N阱中的N+擴(kuò)散區(qū)相連接靜電端；所述第一P阱中的N+擴(kuò)散區(qū)與所述NMOS漏極、柵極相連通過電阻接地，所述NMOS源極和第一P阱的P+擴(kuò)散區(qū)接地。本發(fā)明與現(xiàn)有的硅控整流器想比較具有較高的驟回電壓，能調(diào)節(jié)靜電保護(hù)的觸發(fā)電壓，能提高硅控整流器開啟后過低的驟回電壓，能避免瞬態(tài)閂鎖效應(yīng)的發(fā)生。
【專利說(shuō)明】硅控整流器【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種硅控整流器。
【背景技術(shù)】
[0002]集成電路領(lǐng)域中常采用硅控整流器(SCR)或金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管(MOSFET)作為靜電保護(hù)器件。在實(shí)際應(yīng)用中，硅控整流器比金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管有著更強(qiáng)的靜電泄放能力，在同等條件下，硅控整流器結(jié)構(gòu)的靜電泄放能力是MOSFET的5~7倍。如圖1所示，一種常用硅控整流器結(jié)構(gòu)的剖面結(jié)構(gòu)，該器件中寄生NPN和PNP管組成的等效電路圖如圖2所示。但是由于硅控整流器較低的驟回電壓，在硅控整流器開啟后容易讓電路發(fā)生瞬態(tài)閂鎖效應(yīng)， 導(dǎo)致靜電保護(hù)電路失效，造成損失。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種硅控整流器與現(xiàn)有的硅控整流器想比較具有較高的驟回電壓，能調(diào)節(jié)靜電保護(hù)的觸發(fā)電壓，能提高硅控整流器開啟后過低的驟回電壓，能避免瞬態(tài)閂鎖效應(yīng)的發(fā)生。
[0004]為解決上述技術(shù)問題，本發(fā)明的硅控整流器，包括:
[0005]深N阱上部順序并列排布有N阱和P講，所述P阱中還具有隔離N阱將P阱分為兩部分第一 P阱和第二 P阱；
[0006]所述N阱、第一 P阱上部形成有N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)；
[0007]所述第二 P阱上部形成有兩個(gè)N+擴(kuò)散區(qū)，第二 P阱上方具有一多晶硅層，形成一NMOS ；
[0008]所述隔離N阱上部形成有N+擴(kuò)散區(qū)；
[0009]所述N阱中的N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)與隔離N阱中的N+擴(kuò)散區(qū)相連接靜電端；
[0010]所述第一 P阱中的N+擴(kuò)散區(qū)與所述NMOS漏極、柵極相連通過電阻接地，所述NMOS源極和第一 P阱的P+擴(kuò)散區(qū)接地。
[0011]其中，所述電阻阻值范圍是10歐姆至30000歐姆。
[0012]其中，所述第一 P阱中的N+擴(kuò)散區(qū)與所述NMOS漏極、柵極相連通過電容接地。
[0013]本發(fā)明硅控整流器其觸發(fā)電壓由硅控整流器的開啟電壓決定，其驟回電壓由低壓NMOS管和硅控整流器的驟回電壓之和決定。
[0014]當(dāng)有ESD電流從靜電端進(jìn)入本發(fā)明的硅控整流器時(shí)，電壓上升到使得N阱/P阱結(jié)發(fā)生反向擊穿，電流從靜電端流經(jīng)N講等效電阻Rnw和P講等效電阻Rpw到地端。該電流通路會(huì)拉低N阱的電位和抬高P阱的電位來(lái)開啟硅控整流器。硅控整流器的P阱中N+擴(kuò)散區(qū)因?yàn)橥ㄟ^電阻Rg連接至接地端，在開啟前處于地電位，所以本發(fā)明的開啟電壓由硅控整流器結(jié)構(gòu)決定。在硅控整流器開啟時(shí)，硅控整流器所承受的壓降瞬間降低，大部分壓降會(huì)降落在第二 P阱上部形成的NMOS上。由于NMOS柵極與漏極相接，使得該NMOS的寄生三極管NPN (由NMOS的漏極N+擴(kuò)散區(qū)為集電極，NMOS下方的P阱形成基極，NMOS的源極N+擴(kuò)散區(qū)為發(fā)射極)極易被觸發(fā)開啟，所以在硅控整流器被開啟后，NMOS漏極的高壓會(huì)使得NMOS被觸發(fā)開啟，泄放靜電電流；這時(shí)的驟回電壓就是硅控整流器的驟回電壓與NMOS的寄生NPN的驟回電壓之和。NMOS的驟回電壓一般在7V左右，因此，本發(fā)明能提高硅控整流器開啟后過低的驟回電壓，有效避免瞬態(tài)閂鎖效應(yīng)的發(fā)生。
【專利附圖】

【附圖說(shuō)明】
[0015]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0016]圖1是一種現(xiàn)有硅控整流器的結(jié)構(gòu)示意圖。
[0017]圖2是圖1硅控整流器的等效電路圖。
[0018]圖3是本發(fā)明硅控整流器一實(shí)施例的結(jié)構(gòu)示意圖。
[0019]圖4是圖3硅控整流器的等效電路圖。
[0020]附圖標(biāo)記說(shuō)明
[0021]P+是P+擴(kuò)散區(qū)
[0022]N+是N+擴(kuò)散區(qū)
[0023]PW 是 P 阱
[0024]NW 是 N 阱
[0025]DNW 是深 N 阱
[0026]Rpw> Rnw是等效電阻
[0027]Vbp、Vbn 是電壓
[0028]Rg是電阻
[0029]G是多晶硅層，即NMOS的柵極。
【具體實(shí)施方式】
[0030]如圖3所示，本發(fā)明硅控整流器的一實(shí)施例，包括:
[0031]深N阱DNW上部順序并列排布有N阱NW和P阱PW，所述P阱PW中還具有隔離N阱NWI將P阱PW分為兩部分第一 P阱PWA和第二 P阱PWB ;
[0032]所述N阱NW、第一 P阱PWA上部形成有N+擴(kuò)散區(qū)N+和P+擴(kuò)散區(qū)P+ ；
[0033]所述第二 P阱PWB上部形成有兩個(gè)N+擴(kuò)散區(qū)N+，第二 P阱上方具有一多晶硅層G，形成一 NMOS ；
[0034]所述隔離N阱上部形成有N+擴(kuò)散區(qū)N+ ；
[0035]所述N阱中的N+擴(kuò)散區(qū)N+和P+擴(kuò)散區(qū)P+與隔離N阱NWI中的N+擴(kuò)散區(qū)N+相連接靜電端；
[0036]所述第一 P阱PWA中的N+擴(kuò)散區(qū)N+與所述NMOS漏極、柵極(即第二 P阱中的N+擴(kuò)散區(qū)和第二 P阱上方的多晶硅層G)相連通過電阻Rg接地，所述NMOS源極(即第二 P阱中的另一 N+擴(kuò)散區(qū))和第一 P阱的P+擴(kuò)散區(qū)P+接地，所述電阻Rg阻值范圍是10歐姆至30000歐姆。
[0037]本實(shí)施例中的電阻Rg可用一電容代替同樣能實(shí)現(xiàn)本發(fā)明的技術(shù)效果。
[0038]以上通過【具體實(shí)施方式】和實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種硅控整流器，其特征是，包括: 深N阱上部順序并列排布有N阱和P阱，所述P阱中還具有隔離N阱將P阱分為兩部分第一 P阱和第二 P阱； 所述N阱、第一 P阱上部形成有N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)； 所述第二 P阱上部形成有兩個(gè)N+擴(kuò)散區(qū)，第二 P阱上方具有一多晶硅層，形成一 NMOS ； 所述隔離N阱上部形成有N+擴(kuò)散區(qū)； 所述N阱中的N+擴(kuò)散區(qū)和P+擴(kuò)散區(qū)與隔離N阱中的N+擴(kuò)散區(qū)相連接靜電端； 所述第一 P阱中的N+擴(kuò)散區(qū)與所述NMOS漏極、柵極相連通過電阻接地，所述NMOS源極和第一 P阱的P+擴(kuò)散區(qū)接地。
2.如權(quán)利要求1所述的硅控整流器，其特征是:所述電阻阻值范圍是10歐姆至30000歐姆。
3.如權(quán)利要求1所述的硅控整流器，其特征是:所述第一P阱中的N+擴(kuò)散區(qū)與所述NMOS漏極、柵極相連通過電容接地。
【文檔編號(hào)】H01L29/74GK103730458SQ201210390562
【公開日】2014年4月16日 申請(qǐng)日期:2012年10月15日 優(yōu)先權(quán)日:2012年10月15日
【發(fā)明者】蘇慶, 鄧樟鵬, 王邦麟 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司