半導(dǎo)體集成電路制造的方法
【專利摘要】本發(fā)明公開了一種制造半導(dǎo)體集成電路(IC)的方法。該方法包括接收半導(dǎo)體器件。該方法還包括在位于半導(dǎo)體襯底上的預(yù)定區(qū)域中的MG堆疊件上形成分步成形硬掩模(SFHM)，實施MG凹陷，在半導(dǎo)體襯底上方沉積MG硬掩模，以及使MG硬掩模凹陷以從預(yù)定區(qū)域中的MG堆疊件完全去除MG硬掩模。
【專利說明】半導(dǎo)體集成電路制造的方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造的方法。
【背景技術(shù)】 [0002]半導(dǎo)體集成電路(IC)產(chǎn)業(yè)經(jīng)歷了指數(shù)式發(fā)展。IC設(shè)計和材料方面的技術(shù)進步產(chǎn)生了數(shù)代1C，其中每代都具有比上一代更小更復(fù)雜的電路。在IC發(fā)展過程中，功能密度(即，每芯片面積上互連器件的數(shù)量)通常增加而幾何尺寸(即，使用制造工藝可以做出的最小的元件(或線))減小了。
[0003]這種按比例縮小的工藝通常通過提高生產(chǎn)效率和降低相關(guān)成本帶來益處。這種按比例縮小還增加了 IC加工和生產(chǎn)的復(fù)雜度，因此，為了實現(xiàn)這些進步，在IC加工和生產(chǎn)方面需要同樣的發(fā)展。當諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的半導(dǎo)體器件通過各種技術(shù)節(jié)點按比例縮小時，通?？紤]采用高k(HK)介電材料和金屬柵極(MG)來形成用于場效應(yīng)晶體管(FET)的柵極堆疊件。在形成源極/漏極和MG的各種接觸件時，尤其是當在源極/漏極接觸件中蝕刻的膜類型與在MG接觸件中蝕刻的膜類型基本上不同時，會產(chǎn)生集成問題。期望在該領(lǐng)域中有所改進。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一方面，提供了一種制造半導(dǎo)體集成電路(IC)的方法，包括:接收半導(dǎo)體器件，所述半導(dǎo)體器件包括:半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的金屬柵極(MG)堆疊件；位于所述半導(dǎo)體襯底上的被所述金屬柵極堆疊件隔開的源極和漏極；和位于所述半導(dǎo)體襯底上的第一層間介電(ILD)層；在位于所述半導(dǎo)體襯底的預(yù)定區(qū)域中的所述MG堆疊件上形成分步成形硬掩模(SFHM);實施MG凹陷；在所述半導(dǎo)體襯底上方沉積MG硬掩模；以及使所述MG硬掩模凹陷以從所述預(yù)定區(qū)域中的MG堆疊件完全去除所述MG硬掩模。
[0005]在所述的方法中，所述預(yù)定區(qū)域包括將要在所述MG堆疊件上形成柵極接觸件的區(qū)域。
[0006]在所述的方法中，所述SFHM包括通過光刻工藝形成的感光層。
[0007]在所述的方法中，所述SFHM包括通過光刻圖案化和蝕刻工藝的程序形成的介電材料。
[0008]在所述的方法中，通過相對于所述SFHM具有蝕刻選擇性的蝕刻工藝使所述MG凹陷。
[0009]在所述的方法中，通過相對于所述SFHM具有蝕刻選擇性的蝕刻工藝使所述MG凹陷，其中，在使所述MG凹陷期間通過所述SFHM保護所述預(yù)定區(qū)域中的MG堆疊件。
[0010]在所述的方法中，通過相對于所述SFHM具有蝕刻選擇性的蝕刻工藝使所述MG凹陷，其中，在使所述MG凹陷期間通過所述SFHM保護所述預(yù)定區(qū)域中的MG堆疊件，其中，所述預(yù)定區(qū)域中的受到保護的所述MG堆疊件具有完整的厚度。[0011 ] 在所述的方法中，通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷。
[0012]在所述的方法中，通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷，其中，所述CMP從所述預(yù)定區(qū)域外部的MG堆疊件去除所述MG硬掩模的一部分。
[0013]在所述的方法中，通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷，其中，所述CMP從所述預(yù)定區(qū)域中的MG堆疊件完全去除所述MG硬掩模。
[0014]所述的方法還包括:在所述襯底上方沉積第二 ILD層；以及形成所述源極/漏極的接觸件和所述MG堆疊件的接觸件。
[0015]所述的方法還包括:在所述襯底上方沉積第二 ILD層；以及形成所述源極/漏極的接觸件和所述MG堆疊件的接觸件，其中，所述第二 ILD層與所述第一 ILD層具有相同的材料。
[0016]所述的方法還包括:在所述襯底上方沉積第二 ILD層；以及形成所述源極/漏極的接觸件和所述MG堆疊件的接觸件，其中，所述第二 ILD層與所述第一 ILD層具有相同的材料，形成接觸件蝕刻所述第一 ILD層和所述第二 ILD層以形成用于所述源極/漏極接觸件和所述MG堆疊件接觸件的開口。
[0017]根據(jù)本發(fā)明的另一方面，提供了一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括:接收半導(dǎo)體器件，所述半導(dǎo)體器件包括位于半導(dǎo)體襯底上的源極/漏極和金屬柵極(MG);在將要形成柵極接觸件的預(yù)定區(qū)域中的所述MG上形成分步成形硬掩模(SFHM);采用相對于所述SFHM具有蝕刻選擇性的蝕刻工藝使所述MG凹陷；在所述半導(dǎo)體襯底上方沉積MG硬掩模；以及使所述MG硬掩模凹陷；在所述襯底上方沉積ILD層；以及形成所述源極/漏極的接觸件和所述金屬柵極的接觸件。
[0018]在所述的方法中，所述SFHM包括通過光刻工藝形成的感光層。
[0019]在所述的方法中，所述SFHM包括通過光刻圖案化和蝕刻工藝的程序形成的介電材料。
[0020]在所述的方法中，在使所述MG凹陷之后，所述預(yù)定區(qū)域中的MG保持完整的厚度而非預(yù)定區(qū)域中的MG是完整厚度的一部分。
[0021 ] 在所述的方法中，通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷。
[0022]在所述的方法中，通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷，其中，所述CMP從所述預(yù)定區(qū)域中的MG上方完全去除所述MG硬掩模，而從所述非預(yù)定區(qū)域中的MG上方部分地去除所述MG硬掩模。
[0023]根據(jù)本發(fā)明的又一方面，提供了一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括:接收半導(dǎo)體器件，所述半導(dǎo)體器件包括:半導(dǎo)體襯底；位于所述半導(dǎo)體襯底上的金屬柵極堆疊件；位于所述半導(dǎo)體襯底上的被所述金屬柵極(MG)堆疊件隔開的源極和漏極，所述MG堆疊件具有第一厚度；和位于所述半導(dǎo)體襯底上的第一層間介電(ILD)層；在位于所述半導(dǎo)體襯底中的預(yù)定區(qū)域中的所述MG堆疊件上形成分步成形硬掩模(SFHM)，所述預(yù)定區(qū)域是將要形成所述MG堆疊件的接觸件的區(qū)域；實施金屬柵極凹陷，其中所述SFHM在所述金屬柵極凹陷期間保護所述預(yù)定區(qū)域中的MG堆疊件，從而使得在使所述金屬柵極凹陷之后，所述預(yù)定區(qū)域中的MG堆疊件具有所述第一厚度，而所述非預(yù)定區(qū)域中的MG堆疊件具有小于所述第一厚度的第二厚度；在所述半導(dǎo)體襯底上方沉積MG硬掩模；通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷以從所述預(yù)定區(qū)域中的MG堆疊件完全去除所述MG硬掩模；在所述襯底上方沉積第二 ILD層；以及通過蝕刻所述第一 ILD層和所述第二 ILD層形成所述源極/漏極的接觸件和所述MG堆疊件的接觸件。
【專利附圖】

【附圖說明】
[0024]當結(jié)合附圖進行閱讀時，根據(jù)下面詳細的描述可以更好地理解本發(fā)明。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標準實踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實際上，為了清楚論述，各種部件的尺寸可以被任意地增大或減小。
[0025]圖1是根據(jù)本發(fā)明的各方面所構(gòu)造的用于制造半導(dǎo)體集成電路(IC)的示例方法的流程圖。
[0026]圖2是根據(jù)圖1的方法所構(gòu)造的在各制造階段的示例半導(dǎo)體集成電路(IC)的截面圖。
[0027]圖3A是根據(jù)本發(fā)明的各方面的半導(dǎo)體器件的俯視圖。
[0028]圖3B、圖4A、圖5A、圖6A、圖8A和圖9A示出沿著圖3A中的線A-A獲得的半導(dǎo)體器件的截面圖。
[0029]圖3C、圖4B、圖5B、圖6B、圖8B和圖9B示出沿著圖3A中的線B-B獲得的半導(dǎo)體器件的截面圖。
[0030]圖7A是根據(jù)本發(fā)明的各方面的半導(dǎo)體器件的俯視圖。
[0031]圖7B示出沿著圖7A中的線C-C獲得的半導(dǎo)體器件的截面圖。
【具體實施方式】
[0032]應(yīng)當理解，為了實施本發(fā)明的不同部件，以下公開內(nèi)容提供了許多不同的實施例或者實例。在下面描述部件和布置的特定實例是為了簡化本發(fā)明。當然這些僅是實例并不打算用于限制。而且，在下面的描述中，在第二工藝之前實施第一工藝可以包括在第一工藝之后立即實施第二工藝的實施例，并且還可以包括在第一工藝和第二工藝之間可以實施額外工藝的實施例。為簡明和清楚的目的，可以任意地以不同的尺寸繪制各種部件。此外，在下面的描述中，第一部件在第二部件上方或在第二部件上的形成可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且還可以包括在第一部件和第二部件之間可以形成額外部件，從而使第一部件和第二部件可以不直接接觸的實施例。
[0033]圖1是根據(jù)本發(fā)明的各方面制造一個或多個半導(dǎo)體器件的方法100的一個實施例的流程圖。為了舉例的目的，參照圖2至圖9B中示出的半導(dǎo)體器件200在下面詳細論述方法 100。
[0034]方法100開始于步驟102，接收半導(dǎo)體器件200。半導(dǎo)體器件200包括半導(dǎo)體襯底210。半導(dǎo)體襯底210可以包括硅、鍺、硅鍺、砷化鎵或其他合適的半導(dǎo)體材料?？蛇x地，半導(dǎo)體襯底210可以包括外延層。例如，半導(dǎo)體襯底210可以具有上覆塊狀半導(dǎo)體的外延層。而且，半導(dǎo)體襯底210可以是應(yīng)變的用于性能增強。例如，外延層可以包括與塊狀半導(dǎo)體的材料不同的半導(dǎo)體材料，諸如通過包括選擇性外延生長(SEG)的工藝形成的上覆塊狀硅的硅鍺層或者上覆塊狀硅鍺的硅層。此外，半導(dǎo)體襯底210可以包括諸如隱埋介電層的絕緣體上半導(dǎo)體(SOI)結(jié)構(gòu)?？蛇x地，半導(dǎo)體襯底210還可以包括隱埋介電層，諸如通過諸如注氧隔離(SMOX)技術(shù)、晶圓接合、SEG或其他合適的方法形成的埋氧(BOX)層。實際上，各種實施例可以包括各種襯底結(jié)構(gòu)和材料中的任何一種。
[0035]半導(dǎo)體器件200還可以包括各種隔離部件215。隔離部件215將半導(dǎo)體襯底210中的各個器件區(qū)域分離開。隔離部件215包括通過使用不同的加工技術(shù)形成的不同結(jié)構(gòu)。例如，隔離部件215可以包括淺溝槽隔離(STI)部件。STI的形成可以包括在半導(dǎo)體襯底210中蝕刻溝槽，以及用諸如氧化硅、氮化硅或氮氧化硅的絕緣材料填充溝槽。填充后的溝槽可以具有多層結(jié)構(gòu)，諸如具有填充溝槽的氮化硅的熱氧化物襯層?？梢詫嵤┗瘜W(xué)機械拋光(CMP)對多余的絕緣材料進行回拋光(polish back)并且使隔離部件215的頂面平坦化。
[0036]半導(dǎo)體器件200還可以包括通過注入技術(shù)形成的各種摻雜區(qū)(未示出)。例如，摻雜半導(dǎo)體襯底210的一部分以形成P型區(qū)域并形成將制造η溝道器件的P阱。類似地，摻雜半導(dǎo)體襯底210的另一部分以形成N型區(qū)域并形成將制造P溝道器件的N阱。摻雜區(qū)摻雜有諸如硼或BF2的P型摻雜物，和/或諸如磷或砷的N型摻雜物?？梢灾苯釉诎雽?dǎo)體襯底210上、P阱結(jié)構(gòu)中、N阱結(jié)構(gòu)中、雙阱結(jié)構(gòu)中或使用凸起的結(jié)構(gòu)形成摻雜區(qū)。
[0037]半導(dǎo)體器件200還可以包括形成在半導(dǎo)體襯底210上并隔開源極和漏極的柵極堆疊件220。柵極堆疊件220包括沉積在半導(dǎo)體襯底210上的介電層222。介電層222可以包括通過任何合適的方法諸如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)和臭氧氧化沉積的界面層(IL)。IL包括氧化物、HfSiO和氮氧化物。已觀察到IL可以為一些HK電介質(zhì)柵極堆疊件集成問題提供補救措施，諸如閾值電壓釘扎以及減小載流子遷移率。IL可以作為擴散阻擋層從而阻止HK介電材料和襯底之間的不希望的界面反應(yīng)也是重要的。
[0038]柵極介電層222還可以包括通過合適的技術(shù)諸如ALD、CVD、金屬有機CVD (MOCVD)、物理汽相沉積(PVD)、熱氧化、它們的組合或其他合適的技術(shù)沉積在IL上的高k(HK)介電層。HK 介電層可以包括 LaO、A10、ZrO, TiO, Ta2O5' Y2O3> SrTiO3 (STO)、BaTiO3 (BTO)、BaZrO,HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba, Sr) TiO3 (BST)、Al2O3' Si3N4、氮氧化物(SiON)或其他合適的材料。可以實施后HK沉積退火工藝以提高柵極電介質(zhì)的濕度控制。
[0039]在本實施例中，采用替換柵極(RPG)工藝方案。通常，在RPG工藝方案中，首先形成偽柵極，之后該偽柵極在實施高熱預(yù)算工藝后被MG替換。在本發(fā)明中，柵極堆疊件220包括通過本領(lǐng)域中已知的沉積、光刻以及蝕刻工藝在柵極介電層222上形成的偽柵極224。
[0040]半導(dǎo)體器件200還包括在柵極堆疊件220的側(cè)壁上形成的側(cè)壁間隔件230。側(cè)壁間隔件230可以包括諸如氧化硅的介電材料?？蛇x地，側(cè)壁間隔件230可以包括氮化硅、碳化硅、氮氧化硅或它們的組合。側(cè)壁間隔件230可以通過本領(lǐng)域中已知的沉積和干蝕刻工藝形成。
[0041]半導(dǎo)體器件200還包括位于半導(dǎo)體襯底210中的源極/漏極(S/D)區(qū)240。通過合適的技術(shù)諸如一個或多個離子注入工藝形成S/D區(qū)240。S/D區(qū)240還可以包括輕摻雜(LDD)區(qū)和重摻雜區(qū)。在形成源極/漏極(S/D)區(qū)240后，可以實施一個或多個退火工藝。退火工藝可以包括快速熱退火(RTA)、激光退火或其他合適的退火工藝。作為實例，高溫熱退火步驟可以應(yīng)用900°C -1100°C范圍內(nèi)的溫度,但是其他實施例可以使用不同范圍內(nèi)的溫度。作為另一實例，高溫退火包括具有極短持續(xù)時間的“尖峰”退火工藝。
[0042]半導(dǎo)體器件200還包括位于半導(dǎo)體襯底210上的第一層間介電(ILD)層250。第一 ILD層250包括氧化娃、氮氧化物或其他合適的材料。第一 ILD層250包括單層或多層。通過合適的技術(shù)諸如CVD、ALD和旋涂(SOG)形成第一 ILD層250。第一 ILD層250填充柵極堆疊件220之間的間隙。實施化學(xué)機械拋光(CMP)工藝以去除第一 ILD層250中的多余材料?？刂艭MP的深度從而暴露偽多晶硅柵極224。
[0043]在本實施例中，在實施高熱預(yù)算工藝之后用金屬柵極(MG) 260替換偽柵極224。MG260可以包括單層或多層，諸如金屬層、襯層、潤濕層以及粘附層。MG260可以包括T1、Ag、Al、TiAlN, TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W 或任何合適的材料。可以通過ALD、PVD、CVD或其他合適的工藝形成MG 260。可以實施CMP以去除多余的MG 260材料。相對于ILD層250，CMP工藝可以對金屬層具有高選擇性。CMP為金屬柵極260和ILD層250提供基本上平坦的頂面。
[0044]參照圖1、圖3A至圖3C，方法100繼續(xù)進行到步驟104，在預(yù)定區(qū)域320中的MG堆疊件上形成分步成形硬掩模(step-forming-hard-mark, SFHM) 310。圖3A是半導(dǎo)體器件200的一部分的俯視圖。參照圖3A，沿著線A-A和線B-B截取獲得半導(dǎo)體器件200的截面圖。圖3B是沿著圖3A的線A-A (沿著S/D區(qū))獲得的截面圖。圖3C是沿著圖3A的線B-B (沿著MG 260)并且垂直于線A-A的方向獲得的截面圖。在一個實施例中，如圖3A所示，預(yù)定區(qū)域320包括將要形成后來的柵極接觸件的區(qū)域。SFHM 310在后續(xù)的蝕刻中充當蝕刻掩模，這將在后面進行詳細描述。SFHM 310包括通過光刻工藝形成的感光層。在另一實施例中，SFHM 310還包括氮化硅、氮氧化硅、碳化硅以及碳氧化硅，通過包括光刻圖案化和蝕刻工藝的程序形成。
[0045]方法100繼續(xù)進行到步驟106，形成MG，如圖4A和圖4B所示。圖4A是沿著圖3A的線A-A獲得的截面圖，圖4B是沿著圖3A的線B-B獲得的截面圖。使MG凹陷包括干蝕刻、濕蝕刻或者干蝕刻和濕蝕刻的組合。SFHM 310充當蝕刻掩模從而在凹陷期間保護下面的MG 260，并且在預(yù)定區(qū)域320中形成MG階層(MG st印)410，因此將硬掩模310稱為分步成形硬掩模(SFHM) 310。MG 260在預(yù)定區(qū)域320中保持完整的厚度而在非預(yù)定區(qū)域中具有一部分厚度。
[0046]方法100繼續(xù)進行到步驟108，在襯底210上方沉積MG硬掩模420，如圖5A和圖5B所示。圖5A是沿著圖3A的線A-A獲得的截面圖，并且圖5B是沿著圖3A的線B-B獲得的截面圖。MG硬掩模420包括氮化硅、氮氧化硅、碳化硅以及碳氧化硅，并且可以通過CVD沉積。
[0047]方法100繼續(xù)進行到步驟110，使MG硬掩模420凹陷。在一個實施例中，如圖6A和圖6B所示，實施化學(xué)機械拋光(CMP)以回拋光MG硬掩模420，從而使得從預(yù)定區(qū)域320中的MG階層410完全去除MG硬掩模420，而從非預(yù)定區(qū)域中的MG堆疊件220部分地去除MG硬掩模420。圖6A是沿著圖3A的線A-A獲得的截面圖，圖6B是沿著圖3A的線B-B獲得的截面圖。使MG硬掩模凹陷還包括干蝕刻、濕蝕刻或者干蝕刻和濕蝕刻的組合。
[0048]圖7A是半導(dǎo)體器件200的一部分的俯視圖。參照圖7A，沿著線C-C截取獲得半導(dǎo)體器件200的截面圖。圖7B是沿著線C-C獲得的截面圖。在一個實施例中，兩個柵極堆疊件220彼此相鄰。兩個柵極堆疊件220中的一個包括在預(yù)定區(qū)域230中，被稱為柵極堆疊件220A，而另一個柵極堆疊件在非預(yù)定區(qū)域中，被稱為柵極堆疊件220B，如圖7B所示。在使MG硬掩模凹陷后，對柵極堆疊件220A和220B進行不同的配置，從而使得柵極堆疊件220A不以MG硬掩模420作為其頂層，而柵極堆疊件220B以MG硬掩模420作為其頂層。
[0049]方法100繼續(xù)進行到步驟112，在半導(dǎo)體襯底210上方沉積第二 ILD層550，如圖8A和圖8B所示。圖8A是沿著圖3A的線A-A獲得的截面圖。圖8B是沿著圖3A的線B-B獲得的截面圖。第二 ILD層550在許多方面與第一 ILD 250相類似。
[0050]方法100繼續(xù)進行到步驟114，形成源極/漏極接觸件610和柵極接觸件620，如圖9A和圖9B所示。圖9A是沿著圖3A的線A-A獲得的截面圖，圖9B是沿著圖3A的線B-B獲得的截面圖?？梢酝ㄟ^包括光刻圖案化和接觸蝕刻工藝的程序同時形成源極/漏極接觸件610和柵極接觸件620。接觸蝕刻工藝包括干蝕刻、濕蝕刻或者干蝕刻和濕蝕刻的組合。干蝕刻工藝可以利用含氟氣體(例如，CF4, SF6, CH2F2, CHF3和/或C2F6)、含氯氣體(例如，Cl2、CHC13、CCl4和/或BCl3)、含溴氣體(例如，HBr和/或CHBR3)、含碘氣體、其他合適的氣體和/或等離子體、和/或它們的組合。蝕刻可以包括多步驟蝕刻以獲得蝕刻選擇性、靈活性以及所需的蝕刻輪廓。
[0051 ] 在本實施例中，在從柵極堆疊件220A完全去除MG硬掩模420后，在源極/漏極接觸件610和柵極接觸件620中，在接觸蝕刻中蝕刻的膜與第一 ILD和第二 ILD基本上相似。
[0052]方法100還可以包括形成多層互連。多層互連(未示出)可以包括諸如傳統(tǒng)的通孔的垂直互連件以及諸如金屬線的水平互連件。各種互連部件可以利用各種導(dǎo)電材料，包括銅、鎢和硅化物。在一個實例中，鑲嵌工藝用于形成銅相關(guān)多層互連結(jié)構(gòu)。在另一實施例中，鎢用于形成接觸孔中的鎢插塞。
[0053]本發(fā)明提供制造半導(dǎo)體IC的許多不同的實施例，這些實施例提供優(yōu)于現(xiàn)有技術(shù)的一個或多個改進。在一個實施例中，一種制造半導(dǎo)體集成電路(IC)的方法包括接收半導(dǎo)體器件。該半導(dǎo)體器件包括半導(dǎo)體襯底；位于半導(dǎo)體襯底上的金屬柵極(MG)堆疊件；被金屬柵極堆疊件隔開的源極和漏極，以及位于半導(dǎo)體襯底上的金屬柵極堆疊件之間的第一層間介電(ILD)層。該方法還包括在位于半導(dǎo)體襯底上的預(yù)定區(qū)域中的MG堆疊件上形成分步成形硬掩模(SFHM);實施MG凹陷；在半導(dǎo)體襯底上方沉積MG硬掩模；以及使MG硬掩模凹陷從而從預(yù)定區(qū)域中的MG堆疊件完全去除MG硬掩模。
[0054]在另一實施例中，一種制造半導(dǎo)體IC的方法包括接收半導(dǎo)體器件。該半導(dǎo)體器件包括位于半導(dǎo)體襯底上的源極/漏極和金屬柵極(MG)。該方法還包括在將要形成柵極接觸件的預(yù)定區(qū)域中的MG堆疊件上形成分步成形硬掩模(SFHM);采用相對于SFHM具有蝕刻選擇性的蝕刻使MG凹陷；在半導(dǎo)體襯底上方沉積MG硬掩模；使MG硬掩模凹陷；在襯底上方沉積ILD層；以及形成源極/漏極的接觸件以及柵極的接觸件。
[0055]在又一實施例中，一種制造半導(dǎo)體IC的方法包括接收半導(dǎo)體器件。該半導(dǎo)體器件包括半導(dǎo)體襯底；位于半導(dǎo)體襯底上的金屬柵極堆疊件；被金屬柵極堆疊件隔開的源極和漏極，以及位于半導(dǎo)體襯底上的柵極堆疊件之間的第一層間介電(ILD)層。該方法還包括在位于半導(dǎo)體襯底中的預(yù)定區(qū)域中的MG堆疊件上形成分步成形硬掩模(SFHM)，在該預(yù)定區(qū)域中將要形成柵極接觸件；采用SFHM保護預(yù)定區(qū)域中的MG堆疊件實施金屬柵極(MG)凹陷，其中預(yù)定區(qū)域中的MG堆疊件保持完整的厚度而非預(yù)定區(qū)域中的MG堆疊件具有MG堆疊件的一部分厚度；在半導(dǎo)體襯底上方沉積MG硬掩模；通過化學(xué)機械拋光(CMP)使MG硬掩模凹陷以從預(yù)定區(qū)域中的MG堆疊件完全去除MG硬掩模；在襯底上方沉積第二 ILD層；以及通過蝕刻ILD層形成源極/漏極的接觸件和MG的接觸件。
[0056]上面論述了若干實施例的部件，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達到與本文所介紹的實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員還應(yīng)該意識到，這些等效構(gòu)造并不背離本發(fā)明的構(gòu)思和范圍，并且在不背離本發(fā)明的構(gòu)思和范圍的情況下，可以進行各種變化、替換以及改變。
【權(quán)利要求】
1.一種制造半導(dǎo)體集成電路(IC)的方法，包括: 接收半導(dǎo)體器件，所述半導(dǎo)體器件包括: 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底上的金屬柵極(MG)堆疊件； 位于所述半導(dǎo)體襯底上的被所述金屬柵極堆疊件隔開的源極和漏極；和 位于所述半導(dǎo)體襯底上的第一層間介電(ILD)層； 在位于所述半導(dǎo)體襯底的預(yù)定區(qū)域中的所述MG堆疊件上形成分步成形硬掩模(SFHM)； 實施MG凹陷； 在所述半導(dǎo)體襯底上方沉積MG硬掩模；以及 使所述MG硬掩模凹陷以從所述預(yù)定區(qū)域中的MG堆疊件完全去除所述MG硬掩模。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述預(yù)定區(qū)域包括將要在所述MG堆疊件上形成柵極接觸件的區(qū)域。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述SFHM包括通過光刻工藝形成的感光層；或者通過光刻圖案化和蝕刻工藝的程序形成的介電材料。
4.根據(jù)權(quán)利要求1所述的方法，其中，通過相對于所述SFHM具有蝕刻選擇性的蝕刻工藝使所述MG凹陷。
5.根據(jù)權(quán)利要求1所述的方法，其中，通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷。
6.根據(jù)權(quán)利要求5所述的方法，其中，所述CMP從所述預(yù)定區(qū)域外部的MG堆疊件去除所述MG硬掩模的一部分。
7.根據(jù)權(quán)利要求5所述的方法，其中，所述CMP從所述預(yù)定區(qū)域中的MG堆疊件完全去除所述MG硬掩模。
8.根據(jù)權(quán)利要求1所述的方法，還包括: 在所述襯底上方沉積第二ILD層；以及 形成所述源極/漏極的接觸件和所述MG堆疊件的接觸件。
9.一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括: 接收半導(dǎo)體器件，所述半導(dǎo)體器件包括位于半導(dǎo)體襯底上的源極/漏極和金屬柵極(MG)； 在將要形成柵極接觸件的預(yù)定區(qū)域中的所述MG上形成分步成形硬掩模(SFHM)； 采用相對于所述SFHM具有蝕刻選擇性的蝕刻工藝使所述MG凹陷； 在所述半導(dǎo)體襯底上方沉積MG硬掩模；以及 使所述MG硬掩模凹陷； 在所述襯底上方沉積ILD層；以及 形成所述源極/漏極的接觸件和所述金屬柵極的接觸件。
10.一種制造半導(dǎo)體集成電路(IC)的方法，所述方法包括: 接收半導(dǎo)體器件，所述半導(dǎo)體器件包括: 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底上的金屬柵極堆疊件； 位于所述半導(dǎo)體襯底上的被所述金屬柵極(MG)堆疊件隔開的源極和漏極，所述MG堆疊件具有第一厚度；和 位于所述半導(dǎo)體襯底上的第一層間介電(ILD)層； 在位于所述半導(dǎo)體襯底中的預(yù)定區(qū)域中的所述MG堆疊件上形成分步成形硬掩模(SFHM)，所述預(yù)定區(qū)域是將要形成所述MG堆疊件的接觸件的區(qū)域； 實施金屬柵極凹陷，其中所述SFHM在所述金屬柵極凹陷期間保護所述預(yù)定區(qū)域中的MG堆疊件，從而使得在使所述金屬柵極凹陷之后，所述預(yù)定區(qū)域中的MG堆疊件具有所述第一厚度，而所述非預(yù)定區(qū)域中的MG堆疊件具有小于所述第一厚度的第二厚度； 在所述半導(dǎo)體襯底上方沉積MG硬掩模； 通過化學(xué)機械拋光(CMP)使所述MG硬掩模凹陷以從所述預(yù)定區(qū)域中的MG堆疊件完全去除所述MG硬掩模； 在所述襯底上方沉積第二 ILD層；以及 通過蝕刻所述第一 ILD層和所述第二 ILD層形成所述源極/漏極的接觸件和所述MG堆疊件的接觸件。
【文檔編號】H01L21/336GK103578953SQ201210390924
【公開日】2014年2月12日 申請日期:2012年10月15日 優(yōu)先權(quán)日:2012年7月30日
【發(fā)明者】梁銘彰, 林其淵, 吳燿光 申請人:臺灣積體電路制造股份有限公司