專利名稱：具有極細(xì)間距堆疊的微電子組件的制作方法
具有極細(xì)間距堆疊的微電子組件本申請(qǐng)為分案申請(qǐng)，其原申請(qǐng)是2008年8月21日進(jìn)入中國(guó)國(guó)家階段、國(guó)際申請(qǐng)日為2006年12月19日的國(guó)際專利申請(qǐng)PCT/US2006/048423，該原申請(qǐng)的中國(guó)國(guó)家申請(qǐng)?zhí)柺?0068005323. 6，發(fā)明名稱為“具有極細(xì)間距堆疊的微電子組件”。對(duì)相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求享有于2005年12月23日提交的美國(guó)專利申請(qǐng)No. 11/318164的權(quán)益，在此通過引用將其并入本文。本發(fā)明涉及微電子組件以及制造和測(cè)試可堆疊微電子組件的方法。
背景技術(shù)：
諸如半導(dǎo)體芯片的微電子器件通常需要很多通往其它電子元件的輸入和輸出連接。半導(dǎo)體芯片或其它類似器件的輸入和輸出接觸通常設(shè)置成基本覆蓋器件表面的格柵狀圖案(通常稱為“區(qū)域陣列”)或細(xì)長(zhǎng)的排，所述排可以平行延伸到器件正面的每個(gè)邊緣并與其相鄰，或者在正面的中心位置。典型地，必須要把諸如芯片的器件物理地安裝在諸如印刷電路板的襯底上，器件的接觸必須要電連接到電路板的導(dǎo)電部件上。半導(dǎo)體芯片通常設(shè)置在封裝中，在制造期間，以及在將芯片安裝在諸如電路板或其它電路面板的外部襯底上期間，封裝有助于對(duì)芯片的操作。例如，很多半導(dǎo)體芯片設(shè)置在適于表面安裝的封裝中。已經(jīng)針對(duì)各種應(yīng)用提出了這一大類的很多種封裝。最常見的是，這種封裝包括電介質(zhì)元件，其通常稱為“芯片載體”，電介質(zhì)上形成有作為電鍍或蝕刻金屬結(jié)構(gòu)的端子。通常通過諸如沿芯片載體自身延伸的細(xì)跡線的部件、并通過延伸于芯片接觸和端子或跡線之間的細(xì)引線或?qū)Ь€，將這些端子連接到芯片自身的接觸。在表面安裝操作中，將封裝置于電路板上，使得封裝上的每個(gè)端子與電路板上對(duì)應(yīng)的接觸焊盤對(duì)準(zhǔn)。在端子和接觸焊盤之間提供焊料或其它接合材料?？梢酝ㄟ^加熱組件以熔化或“回流”焊料或激活接合材料來將封裝永久鍵合在適當(dāng)?shù)奈恢?。很多封裝包括附著于封裝端子的焊球形式的焊料塊，其直徑通常大約為O. Imm和大約0.8_ (5和30密耳)。具有從其底面突出的焊球陣列的封裝通常被稱為球柵陣列或“BGA”封裝。被稱為柵格陣列或“LGA”封裝的其它封裝，它們是通過焊料形成的薄層或焊接區(qū)而固定到襯底。這種類型的封裝可以相當(dāng)緊湊。某些封裝，通常稱為“芯片尺度封裝”，其占據(jù)的電路板面積等于或僅稍大于封裝中所包括的器件的面積。這樣的有利之處在于，其減小了組件的總體尺寸，并允許使用襯底上各器件之間的短互連，這又限制了器件之間的信號(hào)傳播時(shí)間，并且由此便于以高速操作組件。包括封裝的組件可能會(huì)有因器件和襯底的不同熱膨脹和收縮而被施加應(yīng)力的問題。在工作期間以及在制造期間，半導(dǎo)體芯片膨脹和收縮的量往往與電路板膨脹和收縮的量不同。在例如通過利用焊料將封裝端子相對(duì)于芯片或其它器件加以固定的情況下，這些效應(yīng)往往會(huì)導(dǎo)致端子相對(duì)于電路板上的接觸焊盤移動(dòng)。這可能會(huì)在將端子連接到電路板上的接觸焊盤的焊料中施加應(yīng)力。如美國(guó)專利5679977、5148266、5148265、5455390和5518964 (在此通過引用將其公開并入本文)的某些優(yōu)選實(shí)施例所公開的，半導(dǎo)體芯片封裝可以具有相對(duì)于芯片或封裝中包括的其它器件可移動(dòng)的端子。這種移動(dòng)可以在相當(dāng)程度上補(bǔ)償膨脹和收縮的差異。測(cè)試已封裝的器件提出了另一個(gè)困難的問題。在一些制造工藝中，必須要在被封裝器件的端子和測(cè)試夾具之間形成臨時(shí)連接，并通過這些連接操作器件，以確保器件實(shí)現(xiàn)全面功能。通常，必需要在不將封裝端子接合到測(cè)試夾具的情況下形成這些臨時(shí)連接。確保所有端子都可靠地連接到測(cè)試夾具的導(dǎo)電元件是非常重要的。然而，難以通過把封裝壓到諸如具有平面接觸焊盤的普通電路板的簡(jiǎn)單測(cè)試夾具上來形成連接。如果封裝的端子不是共平面的，或者測(cè)試夾具的導(dǎo)電元件不是共平面的，那么一些端子將無法接觸到測(cè)試夾具上它們相應(yīng)的接觸焊盤。例如，在BGA封裝中，附著于端子的焊球直徑的差異以及芯片載體不平坦可能導(dǎo)致一些焊球位于不同的高度?？梢酝ㄟ^使用特殊構(gòu)造的、具有被設(shè)置成補(bǔ)償非平坦的特征的測(cè)試夾具減輕這些問題。然而，這樣的特征增加了測(cè)試夾具的成本，并且在一些情況下，給測(cè)試夾具自身帶來了一些不可靠性。這一點(diǎn)尤其不合乎需要，因?yàn)闇y(cè)試夾具以及器件與測(cè)試夾具的配合應(yīng)當(dāng)比被封裝器件自身更加可靠，以便提供有意義的測(cè)試。此外，通常通過施加高頻信號(hào)來測(cè)試 用于高頻操作的器件。這種要求對(duì)測(cè)試夾具中的信號(hào)路徑的電學(xué)特性提出了約束，這進(jìn)一步使測(cè)試夾具的構(gòu)造復(fù)雜化。此外，在測(cè)試焊球與端子連接的已封裝器件時(shí)，焊料往往會(huì)積聚在測(cè)試夾具結(jié)合焊球的那些部分上。殘余焊料的這種積聚可能會(huì)縮短測(cè)試夾具的壽命并減損其可靠性。已經(jīng)提出了多種方案來解決上述問題。上述專利中公開的某些封裝具有可相對(duì)于微電子器件移動(dòng)的端子。這種移動(dòng)在測(cè)試期間可以在一定程度上補(bǔ)償端子非平面性。Nishiguchi等人的美國(guó)專利5196726和5214308公開了一種BGA型的方法，其中在襯底上的杯狀插座中接收芯片表面上的凸點(diǎn)引線并通過低熔點(diǎn)材料在其中焊接它們。Beaman等人的美國(guó)專利4975079公開了一種用于芯片的測(cè)試插座，其中在錐形導(dǎo)向體之內(nèi)設(shè)置了處于測(cè)試襯底上的穹頂形接觸。通過將芯片壓到襯底上，使得焊球進(jìn)入錐形導(dǎo)向體并與襯底上的穹頂形管腳相嚙合。通過施加充分大的力，使得穹頂形管腳實(shí)際上使芯片的焊球變形?？梢栽?998年9月8日授權(quán)的共同轉(zhuǎn)讓美國(guó)專利5802699中找到BGA插座的其它范例，在此通過引用將其公開并入本文?！?99專利公開了一種具有多個(gè)孔的片狀連接器。每個(gè)孔具備至少一個(gè)在孔上方、向內(nèi)延伸的彈性分層接觸。BGA器件的凸點(diǎn)引線進(jìn)入孔中，使得凸點(diǎn)引線與接觸配合?？梢詫?duì)該組件進(jìn)行測(cè)試，且如果發(fā)現(xiàn)可以接受，可以將凸點(diǎn)引線永久地焊接到接觸。2001年3月20日授權(quán)的共同轉(zhuǎn)讓美國(guó)專利6202297 (在此通過引用將其并入本文)公開了一種具有凸點(diǎn)引線的用于微電子器件的連接器以及制造和使用連接器的方法。在’ 297專利的一個(gè)實(shí)施例中，電介質(zhì)襯底具有從正面向上延伸的多個(gè)柱體。柱體可以設(shè)置成柱體組的陣列，每個(gè)柱體組在其間界定一間隙。一般分層的接觸從每個(gè)柱體頂部延伸。為了測(cè)試器件，將器件的每個(gè)凸點(diǎn)引線插入相應(yīng)間隙之內(nèi)，由此在凸點(diǎn)引線被不斷地插入期間使其與凸點(diǎn)弓I線相擦觸的接觸相配合。通常，在將凸點(diǎn)引線插入間隙中時(shí)，接觸的遠(yuǎn)側(cè)部向下朝著襯底偏轉(zhuǎn)，向外遠(yuǎn)離間隙的中心。共同轉(zhuǎn)讓的美國(guó)專利6177636 (在此通過引用將其公開并入本文)公開了一種用于在微電子器件和支撐襯底之間提供互連的方法和設(shè)備。在’ 636專利的一個(gè)優(yōu)選實(shí)施例中，制造微電子器件的互連組件的方法包括提供具有第一和第二表面的柔性芯片載體以及將導(dǎo)電片耦合到芯片載體的第一表面。然后有選擇地蝕刻導(dǎo)電片，以制作出多個(gè)基本剛性的柱體。在支撐結(jié)構(gòu)的第二表面上提供應(yīng)力緩沖(compliant)層，并將諸如半導(dǎo)體芯片的微電子器件與應(yīng)力緩沖層配合，使得應(yīng)力緩沖層位于微電子器件和芯片載體之間，保留柱體從芯片載體的暴露表面突出。柱體電連接到微電子器件。柱體形成突出的封裝端子，其可以配合在插座中或由焊料結(jié)合到諸如電路面板的襯底的部件上。由于柱體可以相對(duì)于微電子器件移動(dòng)，因此這種封裝基本適應(yīng)器件使用時(shí)器件和支撐襯底之間的熱膨脹系數(shù)的不匹配。此外，柱體的端部可以是共面的或幾乎共面的。如2004年11月10日提交的共同審查中、共同轉(zhuǎn)讓的題為“MICRO PINGRID ARRAYWITH WIPING ACTION” [TESSERA 3.0-375]的美國(guó)專利申請(qǐng) No. 10/985126 (在此通過引用將其公開并入本文)的某些優(yōu)選實(shí)施例所公開的，微電子封裝包括了促進(jìn)擦觸作用(wipingact ion)且有助于導(dǎo)電柱和接觸相配合的導(dǎo)電柱。在一個(gè)優(yōu)選實(shí)施例中，每個(gè)柱體的尖端或上端可以從柱體基底的中心水平偏移。除了上述部件之外，或者作為其替代，可以使用這種 偏移用于促進(jìn)柱體傾斜。而且，可以為柱體提供諸如陡沿或粗糙體的特征，用于促進(jìn)與接觸焊盤更可靠的配合。如2004年12月16日提交的共同審查中、共同轉(zhuǎn)讓的題為“MICROELECTRONICPACKAGES AND METHODS THEREFOR”[TESSERA 3. 0-374]的美國(guó)專利申請(qǐng) No. 11/014439 (在此通過引用將其公開并入本文)所詳細(xì)討論的，支撐結(jié)構(gòu)可以包括多個(gè)間隔開的支撐元件且還可以包括覆蓋該支撐元件的柔性片。導(dǎo)電柱可以在水平方向上從支撐元件偏移開。柱體和支撐元件之間的偏移允許柱體，尤其是柱體的基底相對(duì)微電子元件彼此獨(dú)立地移動(dòng)。在2004年11月10日提交的共同審查中、共同轉(zhuǎn)讓的題為“MICRO PINGRID WITHPIN MOTION ISOLATI ON” [TESSERA 3.0-376]的美國(guó)專利申請(qǐng) No. 10/985119 中也更詳細(xì)地公開了具有能彼此獨(dú)立地移動(dòng)的導(dǎo)電端子或柱體的微電子封裝，在此通過引用將其公開并入本文。通常將諸如半導(dǎo)體芯片的微電子元件安裝在諸如電路板的電路面板上。例如，已封裝的半導(dǎo)體芯片可以在封裝的底表面上具有結(jié)合接觸的陣列。通過將這種封裝放在電路板上，使封裝的底表面面朝下并且抵靠電路板的頂表面，使得封裝上的每個(gè)接合接觸與電路板上對(duì)應(yīng)的接合接觸對(duì)準(zhǔn)，可以將封裝安裝到電路板頂表面暴露的對(duì)應(yīng)結(jié)合接觸陣列上。在封裝的結(jié)合接觸和電路板的結(jié)合接觸之間提供通常為焊球形式的導(dǎo)電接合材料塊。在典型的表面安裝技術(shù)中，在將封裝施加到電路板之前，在封裝的結(jié)合接觸上放置焊球。通常，在電路板上并排安裝大量的微電子元件，并通過連接各結(jié)合接觸的導(dǎo)電跡線將微電子元件彼此互連。然而，利用這種常規(guī)的方法，電路板必須要具有至少等于所有微電子元件的總計(jì)面積的面積。此外，電路板必須要具有在微電子元件之間形成所有互連所需的所有跡線。在一些情況下，電路板必須包括很多層跡線，以容納所需的互連。這實(shí)質(zhì)上增加了電路板的成本。通常，每層都在電路板的整個(gè)區(qū)域上延伸。換言之，整個(gè)電路板中的層數(shù)由電路板中具有最復(fù)雜、最密集包封的互連的區(qū)域中所需的層數(shù)決定。例如，如果特定的電路在一個(gè)小區(qū)域中需要六層跡線，而在電路板的其它區(qū)域中只需要四層，則必須要把整個(gè)電路板制造為六層結(jié)構(gòu)。
通過利用附加電路面板使相關(guān)微電子元件彼此連接以便形成子電路或模塊，子電路或模塊又安裝到主電路板上，這樣可以在一定程度上減輕這些困難。主電路板不需要包括由模塊的電路面板所形成的互連?？梢杂谩岸询B”配置制造這種模塊，使得模塊中的一些芯片或其它微電子元件設(shè)置于同一模塊中其它芯片或微電子元件的頂部。所以，可以將模塊整體安裝在主電路板上小于模塊中各微電子元件累積面積的區(qū)域中。然而，附加電路面板和該電路面板與主電路板之間附加互連層會(huì)占據(jù)額外的空間。具體而言，該附加電路面板和附加電路面板與主電路面板之間的附加互連層增加了模塊的高度，即，增加了模塊在主電路板頂表面上方突出的距離。在以堆疊配置提供模塊，且低高度非常重要(例如，在用于微型化的手機(jī)和將被用戶佩戴或攜帶的其它設(shè)備中的組件中)的情況下，這一點(diǎn)尤其顯著。通過把模塊的電路面板與封裝自身的一部分(通稱為封裝襯底)集成可以節(jié)省在獨(dú)立模塊電路面板上安裝預(yù)封裝的半導(dǎo)體芯片所占用的額外空間。例如，在芯片封裝操作期間，可以將若干裸露或未封裝的半導(dǎo)體芯片連接到公共襯底。這種性質(zhì)的封裝也可以制造成堆疊的設(shè)置。這種多芯片封裝可以包括封裝中各芯片間的一些或所有互連，并能夠提供非常緊湊的組件。主電路板可以比在同一電路中安裝單個(gè)已封裝芯片所需的電路板更簡(jiǎn) 單。然而，這種方法需要針對(duì)封裝中要包括的芯片的每個(gè)組合的唯一封裝。例如，在手機(jī)行業(yè)中，通行做法是使用具有靜態(tài)隨機(jī)存取存儲(chǔ)器(“SRAM”)和閃速存儲(chǔ)器的不同組合的同樣現(xiàn)場(chǎng)可編程門陣列(“FPGA”)或?qū)Ｓ眉呻娐?“ASIC”)，以便在不同手機(jī)中提供不同的特征。這增加了與生產(chǎn)、處理和存儲(chǔ)各種封裝相關(guān)的成本。盡管現(xiàn)有技術(shù)中已經(jīng)存在以上所有這些進(jìn)步，但仍期望在制造和測(cè)試微電子封裝方面的進(jìn)一步改進(jìn)。

發(fā)明內(nèi)容
在本發(fā)明的某些優(yōu)選實(shí)施例中，一種制造堆疊微電子組件的方法包括提供第一微電子封裝，所述第一微電子封裝具有第一襯底以及從所述第一襯底的表面延伸的導(dǎo)電柱，每個(gè)導(dǎo)電柱具有從所述第一襯底的所述表面延伸到所述導(dǎo)電柱末端的垂直高度。該方法優(yōu)選包括提供第二微電子封裝，所述第二微電子封裝包括第二襯底以及從所述第二襯底的表面延伸的導(dǎo)電可熔塊，每個(gè)可熔塊具有從所述第二襯底的表面延伸到所述可熔塊頂點(diǎn)的垂直高度。在所述第一和第二襯底的表面之一上根據(jù)需要固定微電子兀件，所述微電子元件界定從固定所述微電子元件的所述第一和第二襯底的所述表面延伸的垂直高度。第一襯底的表面優(yōu)選與第二襯底的表面并置(juxtapose)，使得導(dǎo)電柱基本與可熔塊對(duì)準(zhǔn)。希望所述導(dǎo)電柱的末端抵靠到所述可熔塊的頂點(diǎn)，由此每個(gè)所述導(dǎo)電柱/可熔塊組合的垂直高度等于或大于固定到所述第一和第二襯底的表面之一的微電子元件的垂直高度。在其它優(yōu)選實(shí)施例中，一種微電子組件優(yōu)選包括以微細(xì)間距堆疊的兩個(gè)或更多微電子封裝，該間距比利用焊球制造連接可能實(shí)現(xiàn)的間距更微細(xì)。每個(gè)可堆疊封裝最好包括襯底，其具有從襯底一個(gè)表面突出的管腳和從襯底另一個(gè)表面突出的焊球。結(jié)果，每個(gè)封裝可以與另一個(gè)類似構(gòu)造的封裝堆疊在一起和/或放置在多層堆疊組件中。每個(gè)可堆疊封裝可以具有一個(gè)或多個(gè)附著于襯底的一個(gè)或多個(gè)表面的管芯。在某些實(shí)施例中，管芯可以附著于襯底的兩個(gè)表面?？梢岳帽绢I(lǐng)域的技術(shù)人員公知的任何方法，包括利用引線鍵合、倒裝芯片結(jié)合、引線和/或螺柱凸點(diǎn)技術(shù)將管芯與襯底電互連。管芯可以密封在密封劑材料中，被底填或進(jìn)行頂端水滴化(globtopped)。在某些優(yōu)選實(shí)施例中，導(dǎo)電柱高度和球高度的組合等于或大于設(shè)置在襯底上的密封或模制芯片結(jié)構(gòu)的高度。導(dǎo)電柱高度和球高度的組合必須至少等于密封芯片結(jié)構(gòu)的高度，使得導(dǎo)電元件(例如導(dǎo)電柱和相對(duì)的焊球)能夠跨越組件層之間的間隙。在導(dǎo)電焊盤末端與焊料塊接觸之后，按照期望使焊料塊回流以形成堆疊微電子封裝之間的永久電互連。在回流期間，回流的焊料將吸附(wick up)到導(dǎo)電柱周圍,形成細(xì)長(zhǎng)的焊料柱。此外，在回流焊料時(shí)，表面張力將組件的相對(duì)層彼此拉到一起，并為導(dǎo)電柱提供自定心作用。雖然本發(fā)明不限于任何特定的操作理論，但據(jù)信，提供具有從襯底一個(gè)表面突出的導(dǎo)電柱和從襯底另一表面突出的可熔塊的可堆疊封裝相對(duì)于常規(guī)封裝具有很多優(yōu)點(diǎn)。首先，利用導(dǎo)電柱來跨越堆體層間間隙的一部分允許為電互連使用更微細(xì)的間距。第二，導(dǎo)電柱可以跨越堆體層間的間隙的大部分，使得相對(duì)的焊球可以非常小，這進(jìn)一步便于使用微細(xì)間距。此外，利用拉長(zhǎng)的導(dǎo)電柱為回流的可熔材料提供了更大的吸附表面積，從而增大柱 體和回流的材料之間的表面張力。此外，回流的可熔材料將試圖完全包圍導(dǎo)電柱的外表面，這將容易使柱體居于導(dǎo)電可熔塊的中心或使二者對(duì)準(zhǔn)。在某些優(yōu)選實(shí)施例中，襯底可以是柔性的，并且可以包括諸如聚酰亞胺的電介質(zhì)材料。例如使用導(dǎo)電引線、導(dǎo)線或跡線使微電子元件按照期望與襯底電互連。微電子元件可以是半導(dǎo)體芯片，其具有帶接觸的正面和遠(yuǎn)離其的背面。在某些優(yōu)選實(shí)施例中，半導(dǎo)體芯片的正面面對(duì)襯底。在其它優(yōu)選實(shí)施例中，然而，半導(dǎo)體芯片的正面遠(yuǎn)離襯底，而半導(dǎo)體芯片的背面面對(duì)襯底?？梢栽谖㈦娮釉鸵r底之間設(shè)置應(yīng)力緩沖層。在其它優(yōu)選實(shí)施例中，封裝可以包括在襯底上的兩個(gè)或更多微電子元件。在一個(gè)優(yōu)選實(shí)施例中，在襯底頂表面上有一個(gè)或多個(gè)微電子兀件。在第二優(yōu)選實(shí)施例中，一個(gè)或多個(gè)微電子兀件覆蓋在襯底的底表面上。在又一個(gè)優(yōu)選實(shí)施例中，一個(gè)或多個(gè)微電子元件覆蓋襯底的第一表面，并且一個(gè)或多個(gè)微電子兀件可以覆蓋襯底的第二表面。微電子兀件可以被密封。本發(fā)明的又一方面提供了處理微電子封裝的方法。根據(jù)本發(fā)明該方面的方法有利地包括如下步驟推進(jìn)具有支撐于微電子元件表面上的柔性襯底并具有從所述襯底突出的導(dǎo)電柱的微電子封裝，直到所述柱體的末端與測(cè)試電路面板上的接觸焊盤配合，且襯底發(fā)生彎曲，使得與所述柔性襯底相鄰的所述柱體的至少一些基底部分相對(duì)于微電子元件移動(dòng)。在根據(jù)本發(fā)明該方面的優(yōu)選方法中，柱體基底的移動(dòng)有助于末端的移動(dòng)，允許末端即使在接觸焊盤自身彼此不共面的情況下也與接觸焊盤配合。根據(jù)本發(fā)明該方面的方法可以包括如下額外的步驟保持柱體末端與所述接觸焊盤接觸，并在保持步驟期間測(cè)試封裝，例如通過經(jīng)配合的接觸焊盤和柱體向以及從封裝傳輸信號(hào)。可以使用具有簡(jiǎn)單接觸焊盤的簡(jiǎn)單電路面板實(shí)施該方法。該方法還可以包括，在測(cè)試之后將末端從接觸焊盤解除配合，且還可以包括在從測(cè)試電路面板釋放之后，將柱體末端與電路面板的導(dǎo)電元件結(jié)合。安裝結(jié)構(gòu)可以包括柔性襯底，其可以具有形成于其上的導(dǎo)電跡線，用于使柱體與微電子元件電互連。柔性襯底可以是基本沿水平面延伸的大致片狀襯底，該襯底具有頂表面和底表面，導(dǎo)電柱從頂表面向上突出。柔性襯底還可以包括多個(gè)延伸通過襯底并界定多個(gè)區(qū)域的間隙，不同柱體設(shè)置于不同區(qū)域上，例如如2004年11月10日提交的共同轉(zhuǎn)讓的題為“MICRO PINGRID WITH PIN MOTION ISOLATION” 的美國(guó)專利申請(qǐng) No. 10/985119所公開的，在此通過引用將其公開并入本文。該封裝可以并入支撐層，例如設(shè)置于柔性襯底和微電子元件之間的應(yīng)力緩沖層。在其它實(shí)施例中，該封裝可以包括多個(gè)彼此間隔開并設(shè)置于柔性襯底和微電子元件之間的支撐元件，柱體的基底與支撐元件水平間隔開，如2004年12月16日提交的共同審查中、共同轉(zhuǎn)讓的題為“MICROELECTRONIC PACKAGES ANDMETHODSTHEREFOR”的美國(guó)專利申請(qǐng)No. 11 /014439中所更詳細(xì)描述的，在此通過引用將其公開并入本文。封裝的微電子元件優(yōu)選具有面和接觸，接觸與導(dǎo)電柱和/或可熔塊電互連。在某些實(shí)施例中，接觸暴露于微電子元件的第一面，且安裝結(jié)構(gòu)覆蓋第一面。在其它實(shí)施例中，接觸暴露于微電子元件的第一面，安裝結(jié)構(gòu)覆蓋微電子元件的方向相反的第二面。本發(fā)明的另一方面提供了制造微電子封裝和這種封裝的元件的方法。根據(jù)本發(fā)明該方面的方法期望包括提供由諸如銅的導(dǎo)電材料制成的坯件，在壓力下向坯件施加流體，最好為液體，以在坯件中形成至少一個(gè)導(dǎo)電端子，以及提供通往至少一個(gè)導(dǎo)電端子的電互連。至少一個(gè)導(dǎo)電端子可以是導(dǎo)電柱。該方法還可以包括加熱坯件以使坯件在形成操作期間更有易延展。該組件還期望地包括設(shè)置于微電子元件和襯底之間的多個(gè)支撐元件。支撐元件最好支撐微電子元件上方的柔性襯底，同時(shí)至少一些導(dǎo)電柱與支撐元件偏移開。可以在柔性襯底和微電子元件之間設(shè)置應(yīng)力緩沖材料。在某些優(yōu)選實(shí)施例中，至少一個(gè)導(dǎo)電支撐元件包括可熔材料塊。在其它優(yōu)選實(shí)施例中，至少一個(gè)導(dǎo)電支撐兀件包括電介質(zhì)內(nèi)核與電介質(zhì)內(nèi)核上的導(dǎo)電外涂層。支撐兀件也可以是細(xì)長(zhǎng)的，具有大于其寬度或直徑的長(zhǎng)度。微電子元件可以是印刷電路板或用于測(cè)試諸如微電子元件和微電子封裝的器件的測(cè)試板。微電子元件的第一面可以是微電子元件的正面，可以在正面觸及接觸。在某些優(yōu)選實(shí)施例中，至少一些支撐元件是導(dǎo)電的。導(dǎo)電支撐元件按期望將至少一些微電子元件的接觸與至少一些導(dǎo)電柱電互連。在某些優(yōu)選實(shí)施例中，支撐元件包括從柔性襯底延伸的多個(gè)第二導(dǎo)電柱。第二導(dǎo)電柱優(yōu)選向著微電子元件的第一面突出，至少一些第二導(dǎo)電柱與第一導(dǎo)電柱電互連。在某些優(yōu)選實(shí)施例中，第一導(dǎo)電柱通過與第一導(dǎo)電柱緊鄰設(shè)置的第二導(dǎo)電柱電互連到接觸。導(dǎo)電柱可以是細(xì)長(zhǎng)的，從而使柱體具有顯著大于柱體寬度或直徑的長(zhǎng)度?？梢詫⒅卧O(shè)置成陣列，使得支撐元件在柔性襯底上界定多個(gè)區(qū)域，每個(gè)區(qū)域由界定區(qū)域角部的多個(gè)支撐元件劃界，不同的導(dǎo)電柱設(shè)置于不同區(qū)域中。在優(yōu)選實(shí)施例中，在每個(gè)區(qū)域中僅設(shè)置一個(gè)導(dǎo)電柱。在本發(fā)明的另一優(yōu)選實(shí)施例中，微電子組件包括具有面和接觸的微電子元件、與微電子元件隔開且覆蓋其第一面的柔性襯底，以及從柔性襯底延伸并從微電子元件的第一面突出的多個(gè)第一導(dǎo)電柱，至少一些導(dǎo)電柱與微電子元件電互連。該組件還按期望包括從柔性襯底延伸并向著微電子元件的第一面突出的多個(gè)第二導(dǎo)電柱，第二導(dǎo)電柱支撐著微電子元件上的柔性襯底，至少一些第一導(dǎo)電柱從第二導(dǎo)電柱偏移開。在優(yōu)選實(shí)施例中，至少一些第二導(dǎo)電柱是導(dǎo)電的，第二導(dǎo)電柱將微電子元件的至少一些接觸與至少一些第一導(dǎo)電柱電互連。至少一些第一導(dǎo)電柱可以通過緊鄰第一導(dǎo)電柱的第二導(dǎo)電柱連接到至少一些接觸。該組件還可以包括設(shè)置于柔性襯底上的導(dǎo)電跡線，由此，導(dǎo)電跡線將至少一些第一導(dǎo)電柱與微電子元件上的至少一些接觸電互連。在某些優(yōu)選實(shí)施例中，至少一個(gè)導(dǎo)電跡線延伸于相鄰導(dǎo)電柱之間。根據(jù)本發(fā)明某些優(yōu)選實(shí)施例的組件有助于具有非平坦接觸和接口的微電子元件和封裝的測(cè)試，并避免了對(duì)專用的昂貴測(cè)試設(shè)備的需求。在根據(jù)本發(fā)明該方面的優(yōu)選方法中，導(dǎo)電柱基底的移動(dòng)有助于柱體末端的移動(dòng)，即使在接觸焊盤自身彼此不共面的情況下也允許末端與相對(duì)的接觸焊盤配合。如上·所述，可以在柔性襯底上提供導(dǎo)電跡線以將至少一些第一導(dǎo)電柱與至少一些第二導(dǎo)電柱電互連。這些跡線可以非常短；每條跡線的長(zhǎng)度按期望等于第一導(dǎo)電柱和第二導(dǎo)電柱之間的偏移距離。在優(yōu)選形式中，可以證明該設(shè)置是適于高頻信號(hào)傳輸?shù)?、柱體和微電子元件之間的低阻抗導(dǎo)電路徑。在本發(fā)明的另一優(yōu)選實(shí)施例中，微電子組件包括其正面上具有接觸的裸芯片或晶片。裸芯片或晶片與其頂表面上具有導(dǎo)電柱且其底表面上具有導(dǎo)電端子的柔性襯底并置。至少一些導(dǎo)電柱未與一些導(dǎo)電端子對(duì)準(zhǔn)。導(dǎo)電柱優(yōu)選與導(dǎo)電端子互連。在組裝期間，將導(dǎo)電柱的末端抵靠到芯片或晶片的接觸上，以將芯片或晶片與柔性襯底上的導(dǎo)電端子電互連?？梢栽谛酒?晶片和柔性襯底之間提供密封劑?？梢蕴峁┲T如焊料或錫/金的導(dǎo)電元件與導(dǎo)電端子接觸。導(dǎo)電端子與導(dǎo)電柱的非對(duì)準(zhǔn)為封裝提供了順從性(compliancy)，使得導(dǎo)電端子能夠相對(duì)于芯片/晶片移動(dòng)。在某些優(yōu)選實(shí)施例中，導(dǎo)電柱具有金外層，該金外層被直接壓到芯片接觸上。在其它優(yōu)選實(shí)施例中，利用各向異性導(dǎo)電膜或各向異性導(dǎo)電膠形成導(dǎo)電柱和接觸之間的電互連，由此在導(dǎo)電柱和接觸之間設(shè)置導(dǎo)電顆粒。在本發(fā)明的另一優(yōu)選實(shí)施例中，用于將芯片/晶片與柔性襯底保持在一起的密封劑包括不導(dǎo)電膜或膠。下文將詳細(xì)描述本發(fā)明的這些和其它優(yōu)選實(shí)施例。


圖1A-1E示出了制造微電子組件的現(xiàn)有技術(shù)方法。圖2A-2B示出了圖1A-1B中所示的現(xiàn)有技術(shù)的微電子組件的另一視圖。圖3示出了根據(jù)本發(fā)明某些優(yōu)選實(shí)施例的微電子封裝的截面圖。圖4A-4C示出了根據(jù)本發(fā)明某些優(yōu)選實(shí)施例的制造堆疊微電子組件的方法。圖5A-5C示出了根據(jù)本發(fā)明另一優(yōu)選實(shí)施例的制造堆疊微電子組件的方法。圖6A-6B示出了根據(jù)本發(fā)明又一優(yōu)選實(shí)施例的制造堆疊微電子組件的方法。圖7示出了根據(jù)本發(fā)明某些優(yōu)選實(shí)施例的堆疊微電子組件的截面圖。
具體實(shí)施例方式圖1A-1C示出了制造可堆疊組件的常規(guī)方法，該可堆疊組件包括具有電介質(zhì)襯底24的第一微電子封裝22,電介質(zhì)襯底24具有第一表面26和第二表面28。第一微電子封裝22包括可以在襯底24的第二表面28觸及的導(dǎo)電焊盤30。第一微電子封裝22還包括附著于襯底24的第二表面28的第一微電子兀件32,例如半導(dǎo)體芯片。微電子封裝22還包括第一微電子兀件32上方的第二微電子兀件34。封裝材料36覆蓋第一和第二微電子兀件32、34。參考圖1Α，該微電子組件還包括具有襯底40的第二微電子元件38，該襯底40具有第一表面42和第二表面44。襯底40的第一表面42包括可以在第一表面觸及的接觸46。在組裝期間，第一襯底24的導(dǎo)電焊盤30優(yōu)選被置于同第二襯底40的接觸46對(duì)準(zhǔn)的位置。為了跨越或橋接密封劑層36的高度以確?？煽康碾娀ミB，在第一襯底24的一些導(dǎo)電焊盤30上放置第一焊球48，且在第二襯底40的一些接觸46上放置第二焊球50。如圖IA所示，第一襯底24包括設(shè)置在被密封微電子元件32、34左側(cè)的五個(gè)導(dǎo)電焊盤30以及設(shè)置在被密封微電子元件右側(cè)的五個(gè)導(dǎo)電焊盤。如下文將要更詳細(xì)描述的，由于必須要跨越的第一和第二微電子封裝之間的高度，且由于跨越間隙所需的焊球尺寸，可以不在每個(gè)導(dǎo)電焊盤30或接觸46上設(shè)置焊球。結(jié)果，僅有一些對(duì)準(zhǔn)的導(dǎo)電焊盤30和接觸46可以具有在其間延伸的導(dǎo)電材料。參考圖1B，在彼此并置第一和第二微電子元件之后，第一微電子封裝的第一焊球48靠住第二微電子封裝的第二焊球50。如圖IB所示，第一和第二組焊球48、50優(yōu)選彼此 對(duì)準(zhǔn)，以電互連相對(duì)的導(dǎo)電焊盤30和接觸46。第一和第二焊球48、50優(yōu)選具有足以跨越第一和第二微電子封裝22、38之間的間隙的尺寸，以形成其間的電互連。在圖IB的實(shí)施例中，焊球的高度顯著高于密封劑層36的高度。然而，對(duì)準(zhǔn)的第一和第二焊球48、50的組合高度必須僅足以跨越密封劑層36形成的層之間的間隙。參考圖1C，在相對(duì)的焊球48、50彼此接觸之后，可以通過例如加熱焊料塊來使焊料塊回流，以形成導(dǎo)電塊，一些導(dǎo)電塊延伸于第一襯底24的導(dǎo)電焊盤30和第二襯底40的接觸46之間。在圖IC所示的特定實(shí)施例中，微電子組件20包括被密封微電子元件32、34左側(cè)的三個(gè)導(dǎo)電塊和其右側(cè)的三個(gè)導(dǎo)電塊。由于表面張力，導(dǎo)電塊52往往在頂部較薄，在底部較厚。如圖IC所示，導(dǎo)電塊52A、52B、52D、52E和52F具有淚滴狀形狀，其底部比頂部厚。導(dǎo)電塊52C塌陷成球形塊。結(jié)果，導(dǎo)電塊52C不能形成導(dǎo)電焊盤30E和接觸46E之間的電互連。圖ID中示出了一種方案，用于確保導(dǎo)電塊52’能夠橋接第一襯底24’的導(dǎo)電焊盤30’和第二襯底40’上的接觸46’之間的間隙。在圖ID所示的組件中，將兩個(gè)襯底24’和40’置于比圖IC實(shí)施例所示的間距更近。然而，導(dǎo)電塊52’往往會(huì)展寬并覆蓋相鄰的導(dǎo)電焊盤30’和接觸46’。結(jié)果，不能在所有對(duì)準(zhǔn)的導(dǎo)電焊盤30和接觸46之間放置導(dǎo)電塊。如果在所有對(duì)準(zhǔn)的導(dǎo)電焊盤30’和接觸46’上放置諸如焊球的導(dǎo)電塊，一個(gè)導(dǎo)電焊盤或接觸上的導(dǎo)電材料會(huì)接觸到相鄰的導(dǎo)電焊盤或接觸或相鄰導(dǎo)電焊盤和/或接觸上的導(dǎo)電材料。在某些情況下，相鄰導(dǎo)電焊盤和/或接觸上的導(dǎo)電焊料材料在回流期間會(huì)流到一起，這將導(dǎo)致微電子組件短路等。圖IE示出了在試圖對(duì)圖ID實(shí)施例導(dǎo)致的問題進(jìn)行解決的時(shí)候發(fā)生的額外問題。在圖IE中，第一襯底24”和第二襯底40”相互隔開充分的距離，以便避免圖ID中所示的橫向集束問題。隨著將襯底彼此移開，表面張力和重力可能導(dǎo)致諸如焊球的導(dǎo)電材料僅在接觸46”上集中，在第一襯底24”的導(dǎo)電焊盤30”和第二襯底40”的接觸46”之間為間隙47”。還可以在相對(duì)的導(dǎo)電焊盤和接觸之間形成兩個(gè)更小的導(dǎo)電塊，例如在導(dǎo)電焊盤30J”上形成較小的導(dǎo)電塊52F”-1，在接觸46J”上形成較大的導(dǎo)電塊52F”-2。圖2A和2B示出了在將焊球置于每個(gè)對(duì)準(zhǔn)的導(dǎo)電焊盤和接觸上時(shí)發(fā)生的一些上述問題。參考圖2A,第一微電子封裝22包括第一襯底24,第一襯底24具有第一表面26和遠(yuǎn)離其的第二表面28。第一襯底24包括位于已密封微電子元件32、34左側(cè)的五個(gè)導(dǎo)電焊盤30A-30E以及位于已密封第一和第二微電子元件32、34右側(cè)的五個(gè)導(dǎo)電焊盤30F-30J。在相應(yīng)的導(dǎo)電焊盤30A、30C和30E上方分別設(shè)置焊球48A、48C和48E。類似地，在相應(yīng)的導(dǎo)電焊盤30F、30H和30J上方分別設(shè)置焊球48F、48H和48J。在導(dǎo)電焊盤30B、30D、30G和301上不設(shè)置焊球。這是因?yàn)楹盖?8太大，以致于不能被放置在每個(gè)導(dǎo)電焊盤30上。假想(phantom)的焊球48B表明，在導(dǎo)電焊盤30A-30C上沒有足夠的空間來在每個(gè)導(dǎo)電焊盤上放置焊球。如果嘗試這種布置，三個(gè)焊球48A-48C會(huì)在回流操作期間彼此接觸，這會(huì)導(dǎo)致電子組件短路或形成有缺陷的電互連。圖2A還示出了包括第二襯底40的第二微電子封裝38，第二襯底40具有第一表面42和第二表面44。第二襯底40包括接觸46A-46J。焊球50設(shè)置于接觸46A-46J中一部分的頂部。具體而言，焊球50A、50C和50E分別設(shè)置在接觸46A、46C和46E頂部。此外，焊 球50F、50H和50J分別設(shè)置在接觸46F、46H和46J頂部。在接觸46B頂部不設(shè)置焊球，因?yàn)樵谠摻佑|上放置焊料會(huì)導(dǎo)致焊球50A-50C彼此接觸，這會(huì)導(dǎo)致短路或有缺陷的電互連。參考圖2B，在組裝期間，使第一微電子封裝22與第二微電子封裝38并置，從而使導(dǎo)電焊盤30A-30J與接觸46A-46J基本對(duì)準(zhǔn)。將導(dǎo)電焊盤上的焊球48A、48C、48E、48F、48H和48J放置成與第二微電子封裝38上的第二焊球50A、50C、50E、50F、50H和50J接觸。堆疊焊球的高度足以跨越由密封劑層36的高度產(chǎn)生的間隙。由于空間量不夠，并不是在所有的對(duì)準(zhǔn)導(dǎo)電焊盤和接觸之間都設(shè)置焊球。具體而言，至少在導(dǎo)電焊盤30B和接觸46B之間不設(shè)置焊球，因?yàn)樵诘谝缓偷诙r底24、40的相對(duì)表面上沒有足夠的空間。雖然示出了假想的焊球48B、50B，但這樣的焊球?qū)嶋H上并不在相對(duì)的導(dǎo)電焊盤30B和接觸46B上。示出假想的焊球僅僅表示如果在每個(gè)對(duì)準(zhǔn)的導(dǎo)電焊盤和接觸頂部都設(shè)置焊球?qū)?huì)發(fā)生的空間問題和短路問題。所以，圖1A-1C以及2A-2B示出了與使用焊球或焊料塊跨越堆疊微電子組件層之間的間隙相關(guān)聯(lián)的一些問題。如上所述，問題之一涉及到相對(duì)的接觸或?qū)щ姾副P之間的距離或間隙空間。為了充分跨越層間的高度，焊料塊必須要具有足夠的直徑以跨越該高度。令人遺憾的是，為了跨越該高度，隨著焊料塊直徑的增加，可以在襯底表面上并排設(shè)置的焊球數(shù)量下降。因此，可以在堆體中的層間形成的垂直延伸的電連接的數(shù)量減小了?？紤]到這些不足，需要提供具有微細(xì)間距的堆疊微電子組件。圖3示出了根據(jù)本發(fā)明某些優(yōu)選實(shí)施例的微電子封裝122。微電子封裝包括諸如柔性電介質(zhì)襯底的襯底124,其具有第一表面126和遠(yuǎn)離其的第二表面128。微電子封裝包括從柔性襯底124的第二表面128突出的導(dǎo)電柱130。導(dǎo)電柱130具有遠(yuǎn)離襯底124的第二表面128的末端131。微電子封裝122還包括襯底124的第二表面128上方的第一微電子兀件132以及第一微電子兀件132上的第二微電子兀件134。第一和第二微電子兀件132、134被密封在密封劑層136中。微電子封裝122還包括可從襯底124第一表面126觸及的諸如焊球的可熔塊148?？扇蹓K148優(yōu)選與一個(gè)或多個(gè)導(dǎo)電柱130電接觸。微電子封裝122還優(yōu)選包括在整個(gè)襯底124上延伸的導(dǎo)電跡線149。導(dǎo)電跡線149可以與一個(gè)或多個(gè)導(dǎo)電柱130和/或一個(gè)或多個(gè)可熔塊148電接觸。導(dǎo)電跡線149可以在襯底124的第一表面126上、第二表面128上和/或第一和第二表面126、128之間延伸。密封劑材料136具有底表面154，該底表面界定了在底表面154和襯底124的第二表面128之間延伸的高度H1。導(dǎo)電柱130界定在導(dǎo)電柱的末端131和襯底124的第二表面128之間延伸的第二高度H2。如下文將要詳細(xì)描述的，導(dǎo)電柱的高度H2和將要與導(dǎo)電柱130的末端131配合的相對(duì)焊料塊的高度必須足以跨越由密封劑層136的高度H1生成的間隙。焊料塊148具有頂點(diǎn)151，頂點(diǎn)151界定了在焊料塊的頂點(diǎn)151和襯底124的第一表面126之間延伸的高度H3。如下文將要詳細(xì)描述的，當(dāng)把兩個(gè)或更多個(gè)圖3所示的微電子封裝彼此堆疊在一起時(shí)，襯底124的第一表面126上的導(dǎo)電柱的高度H2和焊料塊148的高度比通常大于或等于密封劑層136的高度，以便跨越由密封劑層136的高度產(chǎn)生的間隙。圖4A示出了與圖3中所示的封裝類似的兩個(gè)微電子封裝122A、122B。第一微電子封裝122A包括襯底124A、導(dǎo)電柱130A、可熔塊148A和被密封的微電子元件132AU34A。微電子元件132AU34A被具有底表面154A的密封劑層136A密封。密封劑層136A的底表面154A界定了在襯底124A的第二表面128A和密封劑層136A的底表面154A之間延伸的 第一高度民。導(dǎo)電柱130A界定了在其末端131A和襯底124A的第二表面128A之間延伸的第二高度H2。焊料塊148A界定了在焊料塊的頂點(diǎn)151和襯底124A的第一表面126A之間延伸的第三高度H3。第二微電子封裝122B包括具有第一表面126B和第二表面128B的襯底 124B。參考圖4B，第一微電子封裝122A被堆疊在第二微電子封裝122B上，導(dǎo)電柱的末端131A與焊料塊148B的頂點(diǎn)配合。導(dǎo)電柱的高度H2和焊料塊的高度H3的組合高度優(yōu)選等于或大于密封劑層136A的高度H1。參考圖4C，在導(dǎo)電柱131的末端131抵靠到可熔塊之后，例如通過加熱對(duì)可熔塊進(jìn)行回流，以使可熔塊變成至少部分熔化的狀態(tài)?；亓鞯目扇鄄牧蟽?yōu)選通過毛細(xì)作用被吸附到導(dǎo)電柱外表面周圍。在回流狀態(tài)下，可熔塊利用表面張力來對(duì)導(dǎo)電柱自定心。結(jié)果，第一微電子封裝122A的導(dǎo)電柱優(yōu)選與第二微電子封裝122B的導(dǎo)電柱基本對(duì)準(zhǔn)。表面張力還將第一微電子封裝122A和第二微電子封裝122B相互拉近。圖5A-5C示出了根據(jù)本發(fā)明另一優(yōu)選實(shí)施例的微電子組件220。微電子組件220包括具有襯底224的第一微電子兀件222,襯底224具有第一表面226和遠(yuǎn)離其的第二表面228。第一襯底224包括可在第二表面228觸及的導(dǎo)電焊盤230A-230J。第一微電子封裝222還具有附著于襯底的一個(gè)或多個(gè)微電子元件，例如半導(dǎo)體芯片。在圖5A所示的特定實(shí)施例中，第一微電子封裝222包括第二表面228上的第一微電子元件232以及第一微電子元件上的第二微電子元件234。密封劑層236覆蓋微電子元件232、234。密封劑層具有底表面254，其界定了密封劑層底表面和襯底224的第二表面228之間的距離。導(dǎo)電焊盤230A-230J具有與圖IA和2A的實(shí)施例所示的間隔類似的間隔。然而，圖5A的特定實(shí)施例使用了細(xì)長(zhǎng)的導(dǎo)電柱248A-248J，而不是圖IA和2A實(shí)施例所示的焊料塊。結(jié)果，有足夠的空間供一個(gè)導(dǎo)電柱248從每個(gè)導(dǎo)電焊盤230突出而不會(huì)使相鄰的導(dǎo)電柱彼此接觸，如以上圖IA和2A實(shí)施例所示，在導(dǎo)電焊盤和接觸上都使用焊球時(shí)會(huì)發(fā)生所述接觸。于是，能夠具有來自第一微電子封裝222的更多輸入/輸出并形成更多電互連。微電子組件220還包括具有第二襯底240的第二微電子封裝238，第二襯底240具有第一表面242和遠(yuǎn)離其的第二表面244。第一表面242包括接觸246A-246J。焊球250設(shè)置于每個(gè)接觸246A-246J上。參考圖5B，第一襯底224的第一表面228與第二襯底240的第一表面242并置。導(dǎo)電柱248的末端231抵靠在焊球250的頂點(diǎn)。密封劑層236的底表面254界定了在密封劑層底表面254和襯底224的第二表面228之間延伸的高度氏。導(dǎo)電柱230界定了在柱末端231和第一襯底224的第二表面228之間延伸的高度H2。焊球250界定了在焊球頂點(diǎn)和第二襯底240的第一表面242之間延伸的高度H3。導(dǎo)電柱和焊球的組合高度H2和H3等于或大于密封劑層236的高度故。結(jié)果，導(dǎo)電柱230和焊球250的組合足以跨越由密封劑層的高度產(chǎn)生的間隙。圖5C示出了在已經(jīng)對(duì)焊料材料250進(jìn)行回流并將其吸附到導(dǎo)電柱230的側(cè)面之后的微電子組件220。隨著焊料材料250吸附到導(dǎo)電柱的側(cè)面，表面張力將第一微電子封裝222和第二微電子封裝238彼此拉向一起。此外，回流的焊料材料提供了自定心功能，由此使導(dǎo)電柱230位于第二微電子封裝238的接觸246的頂部中心。
圖6A和6B示出了本發(fā)明的自定心特征。參考圖6A，第一微電子封裝322A與第二微電子封裝322B并置。導(dǎo)電柱330的末端抵靠在第二微電子封裝322B上的焊料塊348上。在該特定實(shí)施例中，導(dǎo)電柱330至少部分地與焊料塊348不對(duì)準(zhǔn)。圖6A中示出了失準(zhǔn)，因此第一微電子封裝322A上的導(dǎo)電柱330D沿軸A1延伸，第二微電子封裝322B上的導(dǎo)電柱330D’沿不同于軸A1的軸A2延伸。結(jié)果,第一微電子封裝上的導(dǎo)電柱未與第二微電子封裝322B上的焊料塊348基本對(duì)準(zhǔn)。參考圖6B，在第二微電子封裝322B上的焊料回流期間，回流的焊料吸附到導(dǎo)電柱外表面周圍并提供自定心作用，迫使第一微電子封裝322A的導(dǎo)電柱與第二微電子封裝322B的導(dǎo)電柱基本對(duì)準(zhǔn)。如圖6B所不，第一微電子封裝322A的第一導(dǎo)電柱沿軸Al對(duì)準(zhǔn)，第二微電子封裝的第二導(dǎo)電柱沿軸A2對(duì)準(zhǔn)，由此軸Al和A2現(xiàn)在位于公共軸上。作為自定心作用的結(jié)果，第一和第二微電子封裝322A、322B的導(dǎo)電柱現(xiàn)在基本彼此對(duì)準(zhǔn)。圖6B示出了方向箭頭D，其示出了在焊料塊的回流期間第一微電子封裝322A相對(duì)于第二微電子封裝322B的移動(dòng)。此外，如上所述，回流的焊料提供表面張力，所述表面張力將第一和第二微電子封裝322A、322B彼此拉向一起。圖7示出了包括四個(gè)堆疊層的堆疊微電子組件的局部截面圖。上層的導(dǎo)電柱與下層的可熔導(dǎo)電塊電互連。在組裝期間，將柱體末端置于與相對(duì)的可熔導(dǎo)電塊接觸。然后對(duì)可熔塊進(jìn)行回流，由此回流的塊吸附到導(dǎo)電柱外表面周圍。在某些優(yōu)選實(shí)施例中，襯底可以是諸如聚酰亞胺或其它聚合物片的柔性電介質(zhì)襯底，其包括頂表面和遠(yuǎn)離其的底表面。雖然電介質(zhì)襯底的厚度可以隨著應(yīng)用而變化，但電介質(zhì)襯底最典型的厚度大約為10μπι-100μπι。柔性片上優(yōu)選具有導(dǎo)電跡線。導(dǎo)電跡線可以在柔性片的頂表面上，在頂表面和底表面二者上或在柔性襯底內(nèi)部延伸。于是，如本公開中所使用的，將第一特征設(shè)置于第二特征“上”這種表述不應(yīng)被理解為要求第一特征位于第二特征的表面上。導(dǎo)電跡線可以由任何導(dǎo)電材料形成，但最典型地由銅、銅合金、金或這些材料的組合形成。跡線的厚度也將隨著應(yīng)用而變化，但典型的大約為5 μ m-25 μ m?？梢栽O(shè)置導(dǎo)電跡線，使每條跡線具有支撐端以及遠(yuǎn)離支撐端的柱端。如上所述，在某些優(yōu)選實(shí)施例中，導(dǎo)電柱從襯底的表面突出。每個(gè)柱體可以連接到一條導(dǎo)電跡線的柱端。在某些優(yōu)選實(shí)施例中，導(dǎo)電柱可以從跡線的柱端通過襯底向上延伸。導(dǎo)電柱的尺度可以在很大范圍內(nèi)變化，但最典型的是柔性片表面上的每個(gè)柱高度大約為50-300μπι。每個(gè)柱體優(yōu)選具有與襯底相鄰的基底部和遠(yuǎn)離襯底的末端。導(dǎo)電柱可以具有截頭圓錐形狀，由此每個(gè)柱體的基底部和末端基本為圓形。柱體基底部典型為大約100-600 μ m的直徑，而末端典型為大約40-600 μ m的直徑，更優(yōu)選為大約40-200 μ m的直徑。柱體可以由任何導(dǎo)電材料形成，但最好由諸如銅、銅合金、金及其組合的金屬材料形成。例如，柱體可以主要由銅形成，在柱體表面具有一層金。可以通過諸如2004年10月6日提交的共同審查、共同轉(zhuǎn)讓的美國(guó)專利申請(qǐng)No. 10/959465[TESSERA 3.0-358]中所公開的工藝那樣制造電介質(zhì)襯底、跡線和柱體，在此通過引用將其公開并入本文。如’465申請(qǐng)所更詳細(xì)公開的，蝕刻金屬板或以其它方式處理金屬板以形成很多從板突出的金屬柱。向該板施加電介質(zhì)層，使柱體經(jīng)過電介質(zhì)層突出。電介質(zhì)層的內(nèi)部或側(cè)面面對(duì)金屬板，而電介質(zhì)層的外側(cè)面對(duì)柱體的末端?？梢酝ㄟ^將諸如聚 酰亞胺的電介質(zhì)涂布到板上和柱體周圍，或者更典型的，通過迫使柱體與電介質(zhì)片配合使得柱體穿透該片，從而制造電介質(zhì)層。一旦片到位，就蝕刻金屬板以形成電介質(zhì)層內(nèi)側(cè)上的各跡線。或者，諸如電鍍或蝕刻的常規(guī)工藝可以形成跡線，然而可以使用共同轉(zhuǎn)讓的美國(guó)專利6177636中公開的方法形成柱體(在此通過引用將其公開并入本文)。在又一種選擇中，可以用任何適當(dāng)?shù)姆绞綄⒅w制造成單個(gè)元件并組裝到柔性片上，柔性片將柱體連接到跡線。在本發(fā)明的某些優(yōu)選實(shí)施例中，導(dǎo)電柱可以彼此獨(dú)立地自由移動(dòng)。柱體之間彼此獨(dú)立地位移允許所有柱體末端接觸相對(duì)微電子元件上的所有接觸。例如，第一導(dǎo)電柱附近的柔性襯底能夠比第二導(dǎo)電柱附近的柔性襯底更加顯著地彎曲。因?yàn)榭梢詫⑺兄w末端與相對(duì)微電子元件的所有接觸可靠地配合，所以可以通過經(jīng)測(cè)試電路板和經(jīng)配合的柱體和接觸焊盤施加測(cè)試信號(hào)、功率和地電勢(shì)來可靠地測(cè)試封裝。此外，利用簡(jiǎn)單的測(cè)試電路板實(shí)現(xiàn)了可靠的配合。例如，測(cè)試電路板的接觸焊盤是簡(jiǎn)單的平面焊盤。測(cè)試電路板無需包括補(bǔ)償非平面性的特殊功能部件或復(fù)雜的插座構(gòu)造。可以利用形成普通電路板通用的技術(shù)來制造測(cè)試電路板。這本質(zhì)上降低了測(cè)試電路板的成本，還便于構(gòu)造簡(jiǎn)單布局、與高頻信號(hào)兼容的帶有跡線(未示出)的測(cè)試電路板。而且，根據(jù)特定高頻信號(hào)處理電路的需要，測(cè)試電路板可以包括與接觸焊盤非?？拷闹T如電容器的電子元件。這里，再次因?yàn)闇y(cè)試電路板無需包括適應(yīng)非平面性的特殊功能部件，這種電子元件的放置得到簡(jiǎn)化。在一些情況下，希望盡可能使測(cè)試電路板平面化，以便減小系統(tǒng)的非平面性并從而使對(duì)管腳移動(dòng)的需求最小化。例如，在測(cè)試電路板為高度平面化的陶瓷電路板(例如拋光的氧化鋁陶瓷結(jié)構(gòu))的情況下，僅僅約為20 μ m的管腳移動(dòng)就足夠了。在本發(fā)明的某些優(yōu)選實(shí)施例中，在測(cè)試過微電子封裝之后，可以從測(cè)試電路板取下封裝，并通過用諸如焊料的導(dǎo)電接合材料將柱體末端結(jié)合到電路面板的接觸焊盤，將所述封裝永久地與諸如電路面板的具有接觸焊盤的另一襯底互連在一起?？梢岳帽砻姘惭b微電子組件的通用常規(guī)設(shè)備來執(zhí)行焊料接合過程。于是，可以在柱體或接觸焊盤上提供焊料塊，并在將柱體與接觸焊盤配合之后對(duì)其進(jìn)行回流。在回流期間，焊料的表面張力會(huì)使柱體在接觸焊盤上居中。這種自定心作用在柱體末端小于接觸焊盤的情況下尤其顯著。此外，焊料至少在一定程度上潤(rùn)濕柱體側(cè)面，從而形成包圍每個(gè)柱體末端的過渡曲面(fillet)以及柱體和焊盤相對(duì)表面之間的強(qiáng)結(jié)合。
可以在柱體末端周圍和接觸焊盤周圍提供諸如環(huán)氧樹脂或其它聚合材料的底填材料(未示出)，以便加強(qiáng)焊料結(jié)合。希望該底填材料僅部分地填充封裝和電路板之間的間隙。在這種設(shè)置中，底填不會(huì)將柔性襯底或微電子器件結(jié)合到電路板。底填僅在柱體與接觸焊盤的連接處加強(qiáng)了柱體。然而，在柱體基底部不需要任何加強(qiáng)，因?yàn)槊總€(gè)柱體基底部和相關(guān)跡線之間的連接特別抗疲勞破壞。以上討論涉及到單個(gè)微電子元件。然而，封裝可以包括一個(gè)以上的微電子元件或一個(gè)以上的襯底。此外，可以在芯片為晶片形式期間執(zhí)行用于將柔性襯底、支撐元件和柱體組裝到芯片上的工藝步驟?？梢詫蝹€(gè)大襯底組裝到整個(gè)晶片或晶片的一些部分上?？梢郧懈罱M件以形成單個(gè)單元，每個(gè)單元包括一個(gè)或多個(gè)芯片以及襯底的相關(guān)部分。上面討論的測(cè)試操作可以在切割步驟之前執(zhí)行。封裝補(bǔ)償測(cè)試板中或晶片本身中的非平面性的能力極大地方便了大單元的測(cè)試。襯底和跡線可能在柱體周圍的區(qū)域中發(fā)生局部形變。這些區(qū)域往往會(huì)向上形變，從而在襯底的底表面中留下凹坑。柱體可以具有頭部，這些頭部可以部分或完全進(jìn)入凹坑之內(nèi)。為了控制襯底的形變，可以將襯底的頂表面抵靠在具有孔的管芯上，該孔與迫使柱體 穿過襯底的位置對(duì)準(zhǔn)。這種管芯也能夠防止襯底和跡線分離。在該工藝的變型中，可以在單層襯底的頂表面或底表面上設(shè)置跡線。可以將所得的柱陣列襯底與微電子元件組裝到一起以形成上述封裝，或者可以將其用在希望具有小的柱陣列的任何其它微電子組件中。該組裝工藝允許選擇性地設(shè)置柱體。在跡線中提供焊接區(qū)和孔并不重要。于是，可以沿著任何跡線在任何位置設(shè)置柱體。此外，基本可以由任何導(dǎo)電材料形成柱體?？梢杂貌煌牟牧闲纬刹煌闹w。例如，可以全部或部分地由諸如鎢的堅(jiān)硬難熔金屬形成要經(jīng)受劇烈機(jī)械載荷的柱體，而可以由諸如銅的較軟金屬形成其它柱體。而且，可以全部或部分地由諸如鎳、金或鉬的耐腐蝕金屬形成一些或全部柱體。如以上較早實(shí)施例所述，導(dǎo)電柱可以獨(dú)立于其它導(dǎo)電柱自由移動(dòng)，從而確保每個(gè)導(dǎo)電柱與測(cè)試板上每個(gè)導(dǎo)電焊盤之間的可靠接觸。導(dǎo)電柱的末端能夠移動(dòng)以補(bǔ)償垂直間隔方面潛在的差異，從而僅通過施加適中的垂直力將可測(cè)試封裝和測(cè)試板壓到一起就可以使所有末端與所有導(dǎo)電焊盤同時(shí)接觸。在該過程中，至少一些導(dǎo)電柱的末端相對(duì)于其它柱體末端在垂直或z方向上位移。此外，與不同導(dǎo)電柱相關(guān)聯(lián)的柔性襯底的不同部分可以彼此獨(dú)立地形變。在實(shí)踐中，襯底的形變可以包括襯底的彎曲和/或拉伸，從而基底部的運(yùn)動(dòng)可以包括繞χ-y平面或水平面中的軸傾斜以及基底部的一些水平位移，且還可以包括其它運(yùn)動(dòng)分量。由于諸如微電子器件正面的非平面性、電介質(zhì)襯底的翹曲和柱體自身的不等高度等因素，柱體末端可能不會(huì)精確地彼此共面。而且，封裝相對(duì)于電路板可能會(huì)稍微傾斜。由于這些和其它原因，柱體末端和接觸焊盤之間的垂直距離可能是不等的。柱體之間彼此獨(dú)立的位移允許所有柱體末端接觸相對(duì)微電子封裝上的所有接觸焊盤。因?yàn)榭梢詫⑺兄w末端與所有接觸焊盤可靠地配合，所以可以借助經(jīng)測(cè)試電路板和經(jīng)相配合的柱體和接觸焊盤施加測(cè)試信號(hào)、功率和地電勢(shì)來可靠地對(duì)封裝進(jìn)行測(cè)試。此外，利用簡(jiǎn)單的測(cè)試電路板實(shí)現(xiàn)了這種可靠的配合。例如，測(cè)試電路板的接觸焊盤是簡(jiǎn)單的平面焊盤。測(cè)試電路板無需包括補(bǔ)償非平面性的特殊功能部件或復(fù)雜的插座構(gòu)造?？梢岳眯纬善胀娐钒逋ㄓ玫募夹g(shù)來制造測(cè)試電路板。這本質(zhì)上降低了測(cè)試電路板的成本，并且還便于構(gòu)造簡(jiǎn)單布局的、與高頻信號(hào)兼容的帶有跡線(未示出)的測(cè)試電路板。而且，根據(jù)特定高頻信號(hào)處理電路的需要，測(cè)試電路板可以包括與接觸焊盤非?？拷闹T如電容器的電子元件。這里，再次因?yàn)闇y(cè)試電路板無需包括適應(yīng)非平面性的特殊功能部件，這種電子元件的放置得到簡(jiǎn)化。在一些情況下，希望盡可能使測(cè)試電路板平面化，以便減小系統(tǒng)的非平面性并從而使對(duì)管腳移動(dòng)的需求最小化。例如，在測(cè)試電路板為高度平面化的陶瓷電路板(例如拋光的氧化鋁陶瓷結(jié)構(gòu))的情況下，僅僅約為20 μ m的管腳移動(dòng)就足夠了。在本發(fā)明的某些優(yōu)選實(shí)施例中，可以在微電子封裝的一個(gè)或多個(gè)導(dǎo)電部分上提供顆粒涂層，例如美國(guó)專利4804132和5083697 (在此通過引用將其公開并入本文)所公開的顆粒涂層，以增強(qiáng)微電子元件之間的電互連的形成并便于微電子封裝的測(cè)試。優(yōu)選在諸如導(dǎo)電端子或?qū)щ娭哪┒说葘?dǎo)電部分上提供顆粒涂層。在一個(gè)特別優(yōu)選的實(shí)施例中，顆粒涂層為金屬化金剛石晶體涂層，其是利用標(biāo)準(zhǔn)光刻膠技術(shù)選擇性電鍍到微電子元件的導(dǎo)電部分上的。在操作中，可以將具有金剛石晶體涂層的導(dǎo)電部分壓到相對(duì)的接觸焊盤上，以穿透接觸焊盤外表面存在的氧化層。除了傳統(tǒng)的擦觸作用之外，金剛石晶體涂層促進(jìn)了通過穿透氧化物層來形成可靠的電互連。
如上所述，柱體的運(yùn)動(dòng)可以包括傾斜運(yùn)動(dòng)。該傾斜運(yùn)動(dòng)導(dǎo)致每個(gè)柱體的末端在末端與接觸焊盤配合時(shí)與接觸焊盤擦觸。這促進(jìn)了可靠的電接觸。如在2004年11月10日提交的共同審查、共同轉(zhuǎn)讓的題為“MICRO PIN GRIDARRAY WITH WIPING ACTION” [TESSERA
3.0-375]的申請(qǐng)No.10/985126(在此通過引用將其公開并入本文)中更詳細(xì)描述的，所述柱體可以具有促進(jìn)這種擦觸作用或者有助于柱體和接觸配合的特征。如在2004年11月10日提交的共同審查、共同轉(zhuǎn)讓的題為“MICRO PIN GRID WITH PIN M0TI0NIS0LATI0N”[TESSERA
3.0-376]的申請(qǐng)No.10/985119 (在此通過引用將其公開并入本文)中更詳細(xì)公開的，柔性襯底可以具有增強(qiáng)柱體彼此獨(dú)立移動(dòng)的能力并增強(qiáng)傾斜和擦觸作用的特征。在本發(fā)明的某些優(yōu)選實(shí)施例中，微電子封裝、組件或堆體可以包括如下專利申請(qǐng)中所公開的一個(gè)或多個(gè)實(shí)施例的一個(gè)或多個(gè)特征2004年10月6日提交的題為“Formation of Circuitry With Modification of FeatureHeight” [TESSERA 3. 0-358]的美國(guó)申請(qǐng) No. 10/959465 ;2005 年 6 月 24 日提交的題為 “Structure With SphericalContact Pins” [TESSERA 3.0-416]的美國(guó)申請(qǐng) No. 11/166861; 2004 年 12 月 16 日提交的美國(guó)申請(qǐng)No. 11/014439 [TESSER a. 3. 0-374]，其要求2003年12月30日提交的美國(guó)臨時(shí)申請(qǐng)No. 60/533210的優(yōu)先權(quán)；2004年11月10日提交的美國(guó)申請(qǐng)No. 10/985126 [TESSERA3. 0-375]，其要求2003年12月30日提交的美國(guó)臨時(shí)申請(qǐng)No. 60/533393的優(yōu)先權(quán)；2004年11月10日提交的美國(guó)申請(qǐng)No. 10/985119[TESSERA 3. 0-376],其要求2003年12月30日提交的美國(guó)臨時(shí)申請(qǐng)No. 60/533437的優(yōu)先權(quán)；2005年5月27日提交的美國(guó)專利申請(qǐng)No. 11/140312[TESSERA 3. 0-415]，其要求2004年6月25日提交的美國(guó)臨時(shí)申請(qǐng)No. 60/583066以及2004年10月25日提交的美國(guó)臨時(shí)申請(qǐng)No. 60/621865的優(yōu)先權(quán)；2005年3月16日提交的美國(guó)臨時(shí)申請(qǐng)No. 60/662199[TESSERA 3.8-429];美國(guó)專利申請(qǐng)公布No. 2005/0035440 [TESSERA 3.0-307];以及2005年12月23日提交的題為“MICROELECTRONIC PACKAGES AND METHODS THEREFOR” 的序列號(hào)為 No. 60/753605、轉(zhuǎn)讓代理文檔號(hào)為TESSERA 3. 8-482的美國(guó)臨時(shí)申請(qǐng)，在此通過引用將其公開并入本文。參考具體實(shí)施例，應(yīng)當(dāng)理解這些實(shí)施例僅僅是本發(fā)明的原理和應(yīng)用的例示。因此要理解，可以對(duì)例示性實(shí)施例作出很多修改，并且可以想到其它布置，而不會(huì)脫離如所附權(quán)利要求定義的本發(fā)明的精神和范圍。工業(yè)實(shí)用性聲明本發(fā)明在半導(dǎo)體封裝行業(yè)中具有實(shí)用性?！?br> 權(quán)利要求
1.一種制造堆疊微電子組件的方法，包括提供第一微電子封裝，所述第一微電子封裝包括第一襯底、導(dǎo)電柱以及導(dǎo)電跡線，所述第一襯底包括第一電介質(zhì)層，所述導(dǎo)電柱的末端位于所述第一電介質(zhì)層上方且與所述第一電介質(zhì)層的表面相距一垂直高度，所述導(dǎo)電跡線沿著所述第一電介質(zhì)層的所述表面延伸，其中所述導(dǎo)電柱具有沿垂直方向背離所述導(dǎo)電跡線延伸的基底，所述柱與所述跡線形成為一體；提供第二微電子封裝，所述第二微電子封裝包括第二襯底、導(dǎo)電可熔塊、在所述第二襯底的支撐所述可熔塊的表面暴露出來的接觸以及導(dǎo)電跡線，所述第二襯底包括第二電介質(zhì)層，所述導(dǎo)電可熔塊的頂點(diǎn)位于所述第二電介質(zhì)層上方且與所述第二電介質(zhì)層的表面相距一垂直高度，所述導(dǎo)電跡線從所述接觸沿著所述第二電介質(zhì)層的所述表面延伸；將微電子元件固定到所述第一或第二襯底中的至少一個(gè)的所述表面之一上，使得所述第一和第二電介質(zhì)層延伸超出所述微電子元件的邊緣，所述微電子元件界定從所述第一或第二襯底的所述至少一個(gè)的固定了所述微電子元件的所述表面之一延伸的垂直高度；將所述第一襯底的所述導(dǎo)電柱末端設(shè)置成與所述第二襯底的所述可熔塊的頂點(diǎn)毗連，且其中每個(gè)所述導(dǎo)電柱/可熔塊組合的垂直高度等于或大于所述微電子元件的垂直高度，并且然后使所述可熔塊回流以使所述柱與所述接觸結(jié)合。
2.根據(jù)權(quán)利要求I所述的方法，其中所述導(dǎo)電柱包括在第一行中對(duì)準(zhǔn)的多個(gè)對(duì)準(zhǔn)柱，所述第一行在一個(gè)正交方向上沿著所述第一襯底的表面遠(yuǎn)離所述第一襯底的面對(duì)所述微電子元件的面的部分延伸，所述對(duì)準(zhǔn)柱設(shè)置在所述微電子元件的所述邊緣中的一個(gè)邊緣之外。
3.根據(jù)權(quán)利要求2所述的方法，其中所述電介質(zhì)層由聚合物材料構(gòu)成
4.根據(jù)權(quán)利要求2所述的方法，其中所述電介質(zhì)層是柔性的。
5.根據(jù)權(quán)利要求2所述的方法，其中柱的高度為50-300微米。
6.一種制造堆疊微電子組件的方法，包括提供第一微電子封裝，所述第一微電子封裝包括第一襯底、導(dǎo)電柱以及導(dǎo)電跡線，所述第一襯底包括第一電介質(zhì)層，所述導(dǎo)電柱的末端位于所述第一電介質(zhì)層上方且與所述第一電介質(zhì)層的表面相距一垂直高度，所述導(dǎo)電跡線沿著所述第一電介質(zhì)層的所述表面延伸，其中通過蝕刻金屬層來形成所述導(dǎo)電柱；提供第二微電子封裝，所述第二微電子封裝包括第二襯底、導(dǎo)電可熔塊、在所述第二襯底的支撐所述可熔塊的表面暴露出來的接觸以及導(dǎo)電跡線，所述第二襯底包括第二電介質(zhì)層，所述導(dǎo)電可熔塊的頂點(diǎn)位于所述第二電介質(zhì)層上方且與所述第二電介質(zhì)層的表面相距一垂直高度，所述導(dǎo)電跡線從所述接觸沿著所述第二電介質(zhì)層的所述表面延伸；將微電子元件固定到所述第一或第二襯底中的至少一個(gè)的所述表面之一上，使得所述第一和第二電介質(zhì)層延伸超出所述微電子元件的邊緣，所述微電子元件界定從所述第一或第二襯底的所述至少一個(gè)的固定了所述微電子元件的所述表面之一延伸的垂直高度；將所述第一襯底的所述導(dǎo)電柱末端設(shè)置成與所述第二襯底的所述可熔塊的頂點(diǎn)毗連，且其中每個(gè)所述導(dǎo)電柱/可熔塊組合的垂直高度等于或大于所述微電子元件的垂直高度。
7.根據(jù)權(quán)利要求6所述的方法，其中所述導(dǎo)電柱包括在第一行中對(duì)準(zhǔn)的多個(gè)對(duì)準(zhǔn)柱，所述第一行在一個(gè)正交方向上沿著所述第一襯底的表面遠(yuǎn)離所述第一襯底的面對(duì)所述微電子元件的面的部分延伸，所述對(duì)準(zhǔn)柱設(shè)置在所述微電子元件的所述邊緣中的一個(gè)邊緣之外。
8.根據(jù)權(quán)利要求7所述的方法，其中所述電介質(zhì)層由聚合物材料構(gòu)成
9.根據(jù)權(quán)利要求7所述的方法，其中所述電介質(zhì)層是柔性的。
10.根據(jù)權(quán)利要求7所述的方法，其中柱的高度為50-300微米。
全文摘要
一種制造堆疊微電子組件的方法包括提供第一微電子封裝(122A)，所述第一微電子封裝具有第一襯底(124A)以及從所述第一襯底(124A)的表面(128A)延伸的導(dǎo)電柱(130A)，以及提供第二微電子封裝(122B)，其具有第二襯底(124B)和從第二襯底(124B)的表面(126B)延伸的導(dǎo)電可熔塊(148B)。在第一和第二襯底(124A，124B)的表面之一上固定微電子元件(154A)，所述微電子元件(154A)界定從所述第一和第二襯底的固定所述微電子元件的表面之一延伸的垂直高度H1。第一襯底的導(dǎo)電柱(130A)的末端(131A)抵靠到第二襯底的可熔塊(148B)的頂點(diǎn)，由此每個(gè)導(dǎo)電柱/可熔塊組合的垂直高度等于或大于固定到所述第一和第二襯底的表面之一的所述微電子元件(154A)的垂直高度。
文檔編號(hào)H01L21/50GK102931103SQ201210393990
公開日2013年2月13日 申請(qǐng)日期2006年12月19日 優(yōu)先權(quán)日2005年12月23日
發(fā)明者B·哈巴, C·S·米切爾 申請(qǐng)人:泰塞拉公司