制作凹入式信道存儲晶體管裝置的方法
【專利摘要】本發(fā)明公開了一種制作凹入式信道存儲晶體管裝置的方法，包括：提供半導(dǎo)體基材，基材上具有凹槽；在凹槽中形成柵極介電層；在凹槽中沉積柵極材料層；在柵極材料層上形成介電蓋層；圖案化介電蓋層和柵極材料層以形成柵極圖案；在柵極圖案上形成襯墊層；在柵極圖案各側(cè)壁的襯墊層上形成間隙壁；蝕刻未被間隙壁覆蓋的襯墊層，以形成一內(nèi)凹底切，其暴露出部分柵極材料層；去除間隙壁；和在內(nèi)凹底切內(nèi)將暴露出來的柵極材料層氧化成絕緣體。
【專利說明】制作四入式信道存儲晶體管裝置的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體裝置制造方法。特別是涉及一種應(yīng)用在高密度動態(tài)隨機存儲器(dynamic random access memory, DRAM)的凹入式信道存儲晶體管(recessedchannel access transistor, RCAT)裝置制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體裝置尺寸逐漸縮小，柵極信道的長度也一起變短。而這樣的結(jié)果會產(chǎn)生短信道效應(yīng)。為了解決短信道效應(yīng)的問題，便發(fā)展出凹入式信道存儲晶體管(RCAT)裝置，通過增加?xùn)艠O信道的長度而且在不增加?xùn)艠O電極側(cè)面面積的條件下，避免短信道效應(yīng)的產(chǎn)生。
[0003]一般來說，RCAT有一蝕刻到基板內(nèi)的內(nèi)凹結(jié)構(gòu)，而且柵極氧化層會形成在內(nèi)凹結(jié)構(gòu)的側(cè)壁和底面上，其中導(dǎo)電層會填入此內(nèi)凹結(jié)構(gòu)中。已經(jīng)知道一般平面柵極式晶體管是將柵極電極形成在基材的平面，相較下，凹入式柵極晶體管具有較高的集成度。
[0004]但是，在公知的RCAT裝置中，當(dāng)施加一漏極電壓(Vd)在電連接于NMOS晶體管的電容器時，可能會發(fā)生柵極引發(fā)漏極漏電流(gate induced drainleakage, GIDL)的現(xiàn)象。此現(xiàn)象是歸因在位在多晶柵極上部角落尖端處和靠近多晶柵極上部角落尖端處的薄柵極氧化層會在DRAM晶胞的晶胞側(cè)產(chǎn)生高強度的電場，而導(dǎo)致漏電流現(xiàn)象的產(chǎn)生?？芍?，GIDL不利在DRAM裝置的數(shù)據(jù)更新和儲存。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在提供一種改進的凹入式信道存儲晶體管裝置的制造方法，可以解決上述公知技術(shù)的問題和缺失。
[0006]根據(jù)本發(fā)明的一優(yōu)選實施例，其特征在于包含有:提供一半導(dǎo)體基材，其上具有凹槽；在凹槽中形成一柵極介電層；在凹槽中沉積一柵極材料層；在柵極材料層上形成一介電蓋層；圖案化介電蓋層和柵極材料層以形成一柵極圖案；在柵極圖案上形成一襯墊層；在柵極圖案各側(cè)壁的襯墊層上形成一間隙壁；蝕刻未被間隙壁覆蓋的襯墊層，以形成一內(nèi)凹底切，其暴露出部分柵極材料層；去除間隙壁；和在內(nèi)凹底切內(nèi)將暴露出來的柵極材料層氧化成一絕緣體。
【專利附圖】

【附圖說明】
[0007]圖1至圖6是一種凹入式信道存儲晶體管裝置制造方法的剖面示意圖。
[0008]其中，附圖標(biāo)記說明如下:
[0009]12 柵極介電層14柵極材料層
[0010]14a 圖案化柵極材料層16導(dǎo)電層
[0011]16a 圖案化導(dǎo)電層18介電蓋層
[0012]15[0013]18a 圖案化介電蓋層 20圖案化光致抗蝕劑層
[0014]22 襯墊層22a、24a間隙壁
[0015]24 間隙壁層32內(nèi)凹底切
[0016]40 絕緣體42氧化硅層
[0017]100 薄膜堆疊層IOOa 柵極圖案
[0018]20
[0019]102 凹槽106輕摻雜漏極區(qū)
[0020]110 側(cè)壁240復(fù)合式間隙壁
[0021]
[0022]【具體實施方式】
[0023]在下文中，會清楚描述本發(fā)明的【具體實施方式】，這些【具體實施方式】可以參考對應(yīng)的附圖，因此這些附圖會構(gòu)成實施方式的一部分。同時也通過說明，揭露本發(fā)明可以實施的方式。在下文中，會清楚地描這些優(yōu)選實施例的細節(jié)，使本【技術(shù)領(lǐng)域】中的技術(shù)人員可以實施本發(fā)明。在不違反在本發(fā)明宗旨的前提下，相關(guān)的具體實施例也可被加以施行，并且對在其結(jié)構(gòu)上、邏輯上和電性上所做的改變?nèi)詫俦景l(fā)明所涵蓋的范疇。因此，下文中的敘述不是用來加諸限制用，而所述的優(yōu)選實施例通過本發(fā)明的權(quán)利要求加以定義。
[0024]根據(jù)晶體管和集成電路的制造，本發(fā)明提到的術(shù)語「主表面」是指一半導(dǎo)體層表面，在此半導(dǎo)體層內(nèi)含有多個晶體管，例如通過平面工藝所制造的晶體管。而本文中所提到的術(shù)語「垂直」是定義為大體上垂直上述的「主表面」。一般來說，「主表面」是沿著單晶硅的< 100 >平面，并且場效晶體管裝置是制作在此單晶硅上。
[0025]圖1至圖6是一種制造凹入式信道存儲晶體管裝置方法的剖面示意圖。根據(jù)圖1，提供半導(dǎo)體基材10，例如硅基材或包含有硅層的基材。半導(dǎo)體基材10有一主表面IOa和至少一凹槽102，凹槽102會被蝕刻入半導(dǎo)體基材10的主表面10a。形成凹槽102后，接著形成一柵極介電層12，例如氧化硅層或高介電常數(shù)(high-k)氧化層，在凹槽102的內(nèi)部表面。且柵極介電層12同時也會覆蓋在主表面IOa上。
[0026]接著，形成一薄膜堆疊層100在半導(dǎo)體基材10上。舉例來說，柵極材料層14首先被沉積在凹槽102內(nèi)，并且完全填滿凹槽102。根據(jù)本發(fā)明的優(yōu)選實施例，柵極材料層14包含有多晶硅或摻雜多晶硅，但不限于此。接著，沉積一導(dǎo)電層16到柵極材料層14上，例如金屬層，包含鎢、鈦、氮化鈦或上述組合，但不限于此。沉積一介電蓋層18至導(dǎo)電層16上。根據(jù)本優(yōu)選實施例，介電蓋層18可包含氮化硅，但不限于此。
[0027]根據(jù)圖2，形成一圖案化光致抗蝕劑層20在介電蓋層18上?？衫霉钠毓怙@影工藝而形成圖案化光致抗蝕劑層20。在形成圖案化光致抗蝕劑層20后，進行一各向異性的干蝕刻工藝，蝕刻未被圖案化光致抗蝕劑層20覆蓋住的介電蓋層18、導(dǎo)電層16和柵極材料層14。更明確地來說，根據(jù)本發(fā)明的優(yōu)選實施例，未被圖案化光致抗蝕劑層20覆蓋住的薄膜堆疊層100會通過一次性的蝕刻而被完全蝕刻去除，也就是說，單一步驟的蝕刻工藝，因此可以定義出一具有垂直平滑面的柵極圖案100a。柵極圖案IOOa包含有一圖案化柵極材料層14a、一圖案化導(dǎo)電層16a和一圖案化介電蓋層18a。根據(jù)此優(yōu)選實施例,各向異性的干蝕刻工藝會被持續(xù)進行，直到暴露出柵極介電層12。接著，移除圖案化光致抗蝕劑層20。[0028]根據(jù)圖3，去除位在柵極圖案IOOa上的圖案化光致抗蝕劑層20后，可以進行一輕摻雜漏極(lightly doped drain, LDD)離子注入工藝，在柵極圖案IOOa各側(cè)的半導(dǎo)體基材10中形成一輕摻雜漏極區(qū)106。接著，一共形襯墊層22被沉積在側(cè)壁110和柵極圖案IOOa的頂端表面，并且同時形成在柵極介電層12上。根據(jù)此優(yōu)選實施例，襯墊層22可包含氮化娃，但不限于此?？赏ㄟ^化學(xué)氣相沉積(chemical vapor deposition, CVD)或原子層沉積來形成襯墊層22，但不限于此。當(dāng)襯墊層22沉積完后，共形間隙壁層24接著會沉積在氮化硅襯墊層22上。根據(jù)本優(yōu)選實施例，襯墊層22可含氧化硅，但不限于此。值得注意的是，襯墊層22的蝕刻選擇性高于間隙壁層24和柵極介電層12。
[0029]根據(jù)圖4，形成襯墊層22和間隙壁層24后，進行一用來蝕刻間隙壁層24的各向異性的干蝕刻工藝，直到暴露出襯墊層22，因此形成一位在柵極圖案IOOa各側(cè)壁110的間隙壁24a。而且間隙壁層24遮住位在柵極圖案IOOa各側(cè)壁110的襯墊層22。
[0030]參考圖5，形成間隙壁24a后，進行一等向性蝕刻工藝，例如濕蝕刻工藝，蝕刻暴露出的襯墊層22，因此形成一位在柵極圖案IOOa各側(cè)壁110的間隙壁22a。間隙壁22a和間隙壁24a會構(gòu)成一復(fù)合式間隙壁240。這個時候，內(nèi)凹底切32會形成在復(fù)合式間隙壁240下。根據(jù)此優(yōu)選實施例，柵極圖案IOOa中的部分圖案化柵極材料層14a的側(cè)壁會暴露出于內(nèi)凹底切32。
[0031 ] 根據(jù)圖6，形成內(nèi)凹底切32后，去除間隙壁24a。根據(jù)此優(yōu)選實施例，可以利用公知濕式蝕刻方式去除間隙壁24a。接著，移除位在主表面IOa的柵極介電層12，而暴露出部分的半導(dǎo)體基材10。接著進行一柵極-源極/漏極氧化工藝，氧化圖案化柵極材料層14a的側(cè)壁和暴露出的半導(dǎo)體基材10，因此形成絕緣體40，此絕緣體40位在內(nèi)凹底切32內(nèi)。接下來，形成一氧化娃層42,氧化娃層42位在暴露出的半導(dǎo)體基材10上。最后,可以在柵極圖案IOOa各側(cè)形成重摻雜源極/漏極區(qū)(圖沒有畫出)，完成RCTA裝置的制造流程。
[0032]以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種制作凹入式信道存儲晶體管裝置的方法，其特征在于包括: 提供半導(dǎo)體基材，基材上有凹槽； 在所述的凹槽中形成柵極介電層； 在所述的凹槽中沉積柵極材料層； 在所述的柵極材料層上形成一介電蓋層； 圖案化所述的介電蓋層和所述柵極材料層而形成柵極圖案； 在所述的柵極圖案上形成襯墊層； 在所述的柵極圖案各側(cè)壁的所述襯墊層上形成間隙壁； 蝕刻未被所述間隙壁覆蓋的所述襯墊層，而形成內(nèi)凹底切，其暴露出部分所述的柵極材料層； 去除所述的間隙壁；以及 在所述的內(nèi)凹底切內(nèi)將暴露出來的所述柵極材料層氧化成絕緣體。
2.根據(jù)權(quán)利要求1所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于在沉積所述的柵極材料層后，另包含有: 在所述的柵極材料層上形成導(dǎo)電層。
3.根據(jù)權(quán)利要求2所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于所述的導(dǎo)電層包含鎢、鈦、氮化鈦或上述組合。
4.根據(jù)權(quán)利要求1所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于所述的柵極材料層包含多晶硅或摻雜多晶硅。
5.根據(jù)權(quán)利要求1所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于所述的介電蓋層包含氮化硅。
6.根據(jù)權(quán)利要求1所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于圖案化所述介電蓋層和所述柵極材料層而形成所述柵極圖案包含: 利用單一蝕刻步驟將未被圖案化光致抗蝕劑覆蓋的所述介電蓋層和所述柵極材料層完全蝕刻去除。
7.根據(jù)權(quán)利要求1所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于所述的襯墊層包含氮化硅。
8.根據(jù)權(quán)利要求7所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于所述的間隙壁包含氧化硅。
9.根據(jù)權(quán)利要求1所述的一種制作凹入式信道存儲晶體管裝置的方法，其特征在于，在圖案化所述介電蓋層和所述柵極材料層而形成所述柵極圖案后，另包含有: 進行一輕摻雜漏極離子注入工藝，在所述柵極圖案各側(cè)的所述半導(dǎo)體基材中形成一輕摻雜漏極區(qū)。
【文檔編號】H01L21/28GK103681283SQ201210413317
【公開日】2014年3月26日 申請日期:2012年10月25日 優(yōu)先權(quán)日:2012年9月11日
【發(fā)明者】周仲彥, 吳鐵將, 何欣戎 申請人:南亞科技股份有限公司